JPH09237975A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法

Info

Publication number
JPH09237975A
JPH09237975A JP4179196A JP4179196A JPH09237975A JP H09237975 A JPH09237975 A JP H09237975A JP 4179196 A JP4179196 A JP 4179196A JP 4179196 A JP4179196 A JP 4179196A JP H09237975 A JPH09237975 A JP H09237975A
Authority
JP
Japan
Prior art keywords
conductive pattern
layer
inspection
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4179196A
Other languages
English (en)
Other versions
JP3252085B2 (ja
Inventor
Takeshi Kanai
健 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4179196A priority Critical patent/JP3252085B2/ja
Publication of JPH09237975A publication Critical patent/JPH09237975A/ja
Application granted granted Critical
Publication of JP3252085B2 publication Critical patent/JP3252085B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 内部導電パターン層の不都合の有無を短時間
で検査する。 【解決手段】 6層の導電パターン層63〜68が絶縁
層71〜75を介して積層された多層配線基板61に
は、内部導電パターン層の導体と接続される検査用バイ
アホール93が形成される。検査用バイアホール93
は、一方端部が基板の表面に露出したブラインドバイア
ホールである。基板61の配線回路は、バイアホール9
3と接続された導体90の他方端部を境として2つに区
分され、各配線回路部分毎に導通検査が行われる。これ
らの区分された配線回路部分には、配線回路の端部と検
査用バイアホール93とを介して、基板61の一方表面
78および他方表面79の少なくとも一方から、基板6
1を破壊することなく、電気信号を個別的に印加して、
導通検査を行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の導電パター
ン層が絶縁体層を介して積層され、各導電パターン層が
スルーホールまたはバイアホールを介して電気的に接続
される多層配線基板およびその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小形軽量化に伴って、
電子機器内部の配線の高密度化が要求されている。この
ために、電子機器内で回路部品の接続配線に用いられる
プリント配線基板の高多層化および高細密化が進められ
ている。高多層化および高細密化が図られた配線基板と
して、インナーバイアホールを含む多層配線基板があ
る。
【0003】図8は、第1の従来技術である多層配線基
板1の簡略化した構成を示す断面図である。この多層配
線基板1は、6層の導電パターン層3〜8を有する。導
電パターン層3〜8は各層の配線パターンに応じた形状
の導体から成る。導電パターン層3〜8は、間に絶縁体
層11〜15がそれぞれ介在されて積層されている。絶
縁体層11,13,15は、たとえばプリント配線基板
に用いられる硬質の絶縁体基板材料で実現される。また
絶縁体層12,14はプリプレグで実現される。プリプ
レグとは、ガラスなどの基材に樹脂を浸漬させ樹脂を半
硬化させたシート状部材である。
【0004】絶縁体層11の一方面11aおよび他方面
11bにそれぞれ形成された導電パターン層3,4は、
絶縁体層11を貫通するバイアホール17を介して電気
的に接続される。同様に、絶縁体層13,15の一方お
よび他方面13a,13b;15a,15bにそれぞれ
形成された導電パターン層5,6;7,8は、絶縁体層
13,15をそれぞれ貫通するバイアホール18,19
を介して電気的に接続される。さらにまた、多層配線基
板1の一方面1aおよび他方面1bに形成され、外部に
露出する外部の導電パターン層3,8は、スルーホール
20を介して電気的に接続される、スルーホール20
は、絶縁体層11〜15および導電パターン層4〜7を
貫通する。
【0005】図9は、図8の多層配線基板1を製造する
製造工程を段階的に説明するための基板の断面図であ
る。まず図9(1)に示すように、複数の内部基板21
〜23を製造する。内部基板21は、絶縁体基板材料で
形成される絶縁体層11の一方面11aおよび他方面1
1bに、導電体膜24および導電パターン層4がそれぞ
れ形成されたものである。導電体膜24は、後に加工さ
れ導電パターン層3になる。
【0006】導電パターン層4は、たとえばサブトラク
ティブ法で形成される。サブトラクティブ法では、まず
絶縁体層11の他方面11bにそれぞれ各面の全面を覆
う導電体の薄膜を成膜する。次いで、この薄膜のうちの
所望とする配線パターンに合う部分以外の部分を、たと
えばエッチングなどによって選択的に除去する。これに
よって、配線パターンに沿って導体が残され、導電パタ
ーン層が形成される。
【0007】導電体膜24および導電パターン層4は、
スルーホール25によって電気的に接続される。このス
ルーホール25は、多層配線基板1の完成後にはバイア
ホール17となる。スルーホール25は、まず絶縁体層
11のうちスルーホール17を形成すべき位置に、ドリ
ルを用いて一方面11aから他方面11bにまで貫通す
る孔を形成する。次いで、この孔の壁面に導電体の薄膜
を成膜して、スルーホール25が形成される。
【0008】内部基板22,23は、内部基板21と同
様の手法によって製造される。内部基板22は、絶縁体
基板材料の絶縁体層13の一方面13aおよび他方面1
3bに導電パターン層5,6がそれぞれ形成される。内
部基板23は、絶縁体基板材料の絶縁体層15の一方面
15aおよび他方面15bに導電パターン層7および導
電体膜26が形成される。導電パターン層5,6ならび
に導電パターン層7および導電体膜26は、スルーホー
ル27,28によってそれぞれ電気的に接続される。
【0009】続いて、図9(2)に示すように、内部基
板21の他方面21bと内部基板22の一方面22aと
を、プリブレグから成る絶縁体層12を介して対向して
配置する。同様に、内部基板22の他方面22bと内部
基板23の一方面23aとをプリブレグから成る導電体
層14を介して対向して配置する。これによって、内部
基板21〜23が、絶縁体層12,14を介在してそれ
ぞれ重ね合わされる。重ね合わされた内部基板21〜2
3を、矢符29で示す基板外部側から内部側に向かう方
向に加圧する。これによって、内部基板21〜23は接
着され、6層の導電体層を有する多層基板が形成され
る。
【0010】この多層基板には、さらに図9(3)に示
すように、絶縁体層11〜15を貫通するスルーホール
20が形成される。スルーホール20は、たとえば多層
基板の導電体層24側から導電体層8側にまで貫通する
孔をドリルであけ、この孔の壁面に導電体薄膜を成膜し
て形成される。
【0011】さらに、スルーホール20が形成される
と、たとえばサブトラクティブ法を用いて導電体膜2
4,26を加工し、導電パターン層3,8を形成する。
さらに多層基板の一方面および他方面には、導電パター
ン層3,8の配線パターンに沿って、たとえば錆を防ぐ
ために絶縁体の保護膜30が成膜される。これによっ
て、導電パターン層の導体が電気的に外部から遮断され
る。上述した手法によって、たとえば6層の導電体が積
層された多層配線基板1を形成することができる。
【0012】図10は、第2の従来技術である多層配線
基板31の構成を簡略化して示す断面図である。多層配
線基板31もまた、6層の導電パターン層を有する。図
10の多層配線基板31は図8の多層配線基板1に類似
の構成を有し、同一の構成要素には同一の符号を付して
説明は省略する。
【0013】多層配線基板31は、6層の導電パターン
層3〜8を有する。この6層の導電パターン層3〜8
は、絶縁体層33〜37を介在してそれぞれ積層され
る。導電体層34,36は、硬質の絶縁体基板材料で実
現される。導電体層33,35,37は、たとえばプリ
ブレグで実現される。導電パターン層4,5は、バイア
ホール39を介して電気的に接続される。同様に導電パ
ターン層6,7はバイアホール40を介して電気的に接
続される。
【0014】このような多層配線基板31は、次のよう
にして作成される。まず、たとえば絶縁体層33,3
5,37の間に配置される導電パターン層4,5および
絶縁体層34から成る内部基板、ならびに導電パターン
層6,7および絶縁体層36から成る内部基板をそれぞ
れ形成する。次いで、絶縁体層33,35,37の間に
形成された内部基板をそれぞれ介在させて重ね合わせ、
各層表面に垂直な方向から圧力を加えて積層する。最後
に、絶縁体層33の一方面側33aおよび絶縁体層37
の他方面側37bに、たとえばサブトラクティブ法を用
いて導電パターン層3,8を形成する。スルーホール2
0は、たとえば各層を積層した段階で、絶縁体層33の
一方面側33aから絶縁体層37の他方面側37bにま
で貫通する孔をドリルを用いて形成し、その孔の壁面に
導電体層を成膜して形成される。
【0015】上述したような多層配線基板1では、内部
基板21〜23において絶縁体層11,13,15を介
して隣接する導電パターン層3,4;5,6;7,8を
バイアホール17〜19を介して電気的に接続すること
ができる。また、多層配線基板1の一方面1a側の導電
パターン層3および他方面1b側の導電パターン層8を
スルーホール20を介して電気的に接続することができ
る。ゆえに、このようにして接続される導電パターン層
を組み合わせて、電気的に接続された単一の配線回路を
形成することができる。
【0016】このとき、上述した接続関係以外の構成
を、バイアホールを介して電気的に接続することによっ
て実現することは困難である。たとえば、導電体層3と
導電体層5とをだけ電気的に接続することが困難であ
る。また、プリブレグで実現される導電体層12,14
を介して隣接する導電パターン層4,5;6,7をバイ
アホールを介して電気的に接続することが困難である。
ゆえに、多層配線基板1の各導電パターン層のうち、単
一の配線回路を構成することができる導電パターン層の
組合せが限られる。同様に、図8に示す多層配線基板3
1でもまた、配線回路を構成することができる導電パタ
ーン層の組合せが限られる。
【0017】また、上述した多層配線基板1,31の製
造工程では、各導電パターン層3〜8の断線、短絡およ
び接触不良などの不都合の有無を検出する電気的接続性
の検査が行われる。電気的検査は、まず図9(2)に示
す積層工程前に行われる。この検査は、たとえば内部基
板21〜23の一方面および他方面を目視して、断線、
短絡および接触不良である箇所を発見する。たとえばこ
のような内部基板の目視検査は、AOI(Automatic Op
tical Inspector)を用いて行われる。また、導電パタ
ーン層の導体に直接検査装置の端子を接触させ、検査信
号を印加して導体が導通するか否かを検査する。このよ
うな導通検査では、たとえばベアボードテスタが用いら
れる。
【0018】さらにまた、多層配線基板1では、たとえ
ば外部の導電パターン層3,8を内部の導電パターン層
4〜7とスルーホール17〜20で電気的に接続した配
線回路が考えられる。たとえば内部基板21〜23の積
層工程において異物が混入したとき、この異物に起因す
る不都合は、スルーホール形成工程後にならないと検出
することが困難である。この配線回路の電気的接続性も
また検査される。
【0019】前記検査は、多層基板外部の導電パターン
層形成後であって防錆処理などの工程を行う前に行われ
る。たとえば積層工程およびスルーホール20形成工程
において発生した不都合は、該形成工程後に初めて検出
することができる。この段階の電気的接続性の検査で
は、導電パターン層3,8にそれぞれテスタの端子を接
触させ、導電パターン層3〜8を電気的に接続した配線
回路の不都合を検出する。
【0020】上述した外部形成工程直後の検査では、複
数の導電パターン層を含む配線回路全体の電気的接続性
の検査を行うことができるけれども、内部の導電パター
ン層4〜7に対して個別的に電気的接続性の検査を行う
ことは困難である。
【0021】上述した電気的接続性の検査でたとえば断
線、短絡および接触不良である不都合が検出されると、
その具体的な発生箇所の特定と不都合の発生原因の究明
を行う。この結果に基づいて、不都合を生じさせないよ
うに生産ラインを改良する。検出された不都合に対する
対応策は、早急に実行し、生産ラインに反映する必要が
ある。
【0022】多層配線基板の電気的接続性の良否の判定
は、テスタを用いた導通検査によって行われる。テスタ
を用いた導通検査では、テスタの端子間に接続された配
線回路に短絡などの不都合が生じているか否かの情報を
得ることができるけれども、配線回路内の不都合の箇所
を特定することが困難である。導通検査で不都合の箇所
を特定するには、配線回路を細分化し、細分化された各
回路部分をテスタの端子間に接続して短絡の有無を検査
する。また、この導通検査は、回路の目視検査を併用す
ることが多い。このとき、各回路の回路部分は少なくと
もその端部がテスタの端子と直接接触ができるように露
出していなければならない。
【0023】外部の導電パターン層3,8およびスルー
ホール20は、目視および直接接触することができるの
で、この位置に生じた不都合は、前述した目視検査およ
びテスタを用いた導通検査などによって容易に発見する
ことができるけれども、内部の導電パターン層4〜7お
よびバイアホール17〜19は、間に絶縁体層11〜1
5が介在されるので、テスタの端子を接触させることが
困難である。したがってこの場合、いわゆる破壊検査が
行われる。
【0024】破壊検査は、多層配線基板の各層を研磨し
て削除し、各層を順次的に露出させる。たとえば外部の
導電パターン層3,8の部分に関してだけ不都合の有無
が検査されると、導電パターン層3および絶縁体層11
を内部の導電パターン層4が露出するまで研磨機で研磨
する。このように露出させた導電パターン層4の回路部
分に関して目視検査および導通検査を行う。内部の導電
パターン層4に関する検査が終了すると、続いて内部の
導電パターン層4および絶縁体層12を研磨してさらに
内部の導電パターン層5を露出させる。このような検査
を繰返してすべての導電パターン層3〜8の不都合の有
無を検査する。
【0025】このような破壊検査には時間が掛かるの
で、不都合に対する対応策の立案が遅れる。ゆえに、発
見された不都合の箇所を改善するための生産ラインへの
対応に時間がかかる。したがって、生産ラインの改良に
時間がかかり、この多層配線基板の生産計画に支障を来
すことになるおそれがある。
【0026】このような時間のかかる検査に対して、短
時間で検査を行うことができる多層配線基板として、内
部の導電パターン層の一部に内部の導電パターン層の電
気的接続性を確認するための検査用スルーホールが形成
された多層配線基板が考えられる。この多層配線基板で
は、テスタの端子を基板内の配線回路の端部である外部
の導電パターン層3と検査用スルーホールとに接続す
る。または異なる導電パターン層の導体に接続される2
つの検査用スルーホールに接続する。これによって、こ
れら外部導電パターン層と検査用スルーホールとの間の
配線回路部分と、2つの検査用スルーホール間の配線回
路部分との欠陥などの不都合を検出することができる。
【0027】
【発明が解決しようとする課題】スルーホールは、一般
に、バイアホールと比較して孔の直径が大きくなるの
で、多層配線基板の表面における前記検査用スルーホー
ルの占める面積が多くなる。またスルーホールは、一般
に、その両端に接続される導体であるランドの占める面
積が大きいので、さらに基板表面における占有面積が多
くなる。検査用スルーホールは多層配線基板内の配線回
路そのものとは無関係であるので、検査用スルーホール
の数が増えるほど、多層配線基板に形成される実際の配
線回路のための導電パターンの有効面積が少なくなる。
これによって、多層配線基板の配線の高密度化が困難と
なる。
【0028】また検査用スルーホールは、当該検査用ス
ルーホールと接続すべき所望の導電パターン層以外の残
余の導電パターン層から電気的に絶縁される位置に形成
される。ゆえに、検査用スルーホールが形成される位置
が限られる。
【0029】さらにまたスルーホールは、たとえばドリ
ルを用いて1つ1つ基板に孔をあけて形成されるので、
スルーホール1個に対して1回の研削工程が必要とな
る。すなわちスルーホールの数が増えるほどドリルでの
研削工程が増加し、多層配線基板の製造工程が長くな
る。多層配線基板の配線回路を細分化するほど、不都合
の箇所を絞り混むことができる。多層配線基板の配線回
路を細分化して各細分化された回路部分にそれぞれ検査
用スルーホールを接続させると、スルーホールの数はき
わめて多くなるので、ドリルでの研削工程が非常に増大
する。このように研削工程を増加させることによって、
単一の多層配線基板の製造時間が増大し、また製造コス
トが増大する。
【0030】本発明の目的は、内部の導電パターン層の
電気的接続性を破壊検査を行うことなく検査することが
でき、かつ配線の高密度化を図ることができる多層配線
基板を提供することである。
【0031】
【課題を解決するための手段】本発明は、少なくとも3
層の導電パターン層が絶縁体層を介在して積層され、各
導電パターン層は絶縁体層に形成されたバイアホールま
たはスルーホールを介して他の導電パターン層と電気的
に層間接続される多層配線基板において、電気的接続性
を検査すべき内部の導電パターン層以外の他の導電パタ
ーン層の導体から電気的に絶縁されて絶縁体層を貫通
し、一方端部が多層配線基板の最外表面に露出し、他方
端部が検査すべき内部導電パターン層の導体と電気的に
接続される内部導電パターン層の検査用バイアホールを
有することを特徴とする多層配線基板である。 本発明に従えば、多層配線基板は、少なくとも3層の導
電パターン層が絶縁体層を介在して積層されて形成され
る。各導電パターン層は、絶縁体層に形成されたバイア
ホールまたはスルーホールを介して、他の導電パターン
層と電気的に層間接続される。スルーホールは、両端部
が多層配線基板の一方表面及び他方表面に露出したホー
ルである。これに対してバイアホールは、少なくとも一
方端部が露出したホールまたは両端部がともに露出して
いないホールである。スルーホールおよびバイアホール
は、絶縁体層を層表面に垂直な法線方向に貫通した孔の
壁面に導電体膜が形成されて構成される。これらのホー
ルを介して、各導電パターン層の導体が電気的に接続さ
れ、配線回路が形成される。この配線回路は、たとえば
電子回路の各構成部品間で電気信号を伝達する配線とし
て用いられる。このような多層配線基板は、検査用バイ
アホールを有する。検査用バイアホールは、多層配線基
板の内部導電パターン層やバイアホールの断線、短絡お
よび接触不良などの不都合を発見する導通検査のために
設けられる。この検査用バイアホールは、電気信号を伝
達する配線回路とは別に設けられる。 すなわち検査用バイアホールは、検査すべき導電パター
ン層と多層配線基板の最外表面との間の絶縁体層を貫通
し、その一方端部は多層配線基板の最外表面に露出し、
他方端部は検査すべき内部導電パターン層の導体と電気
的に接続され、さらに検査用バイアホールは、検査すべ
き内部導電パターン層以外の他の導電パターン層の導体
から電気的に絶縁される。このような検査用バイアホー
ルは、いわゆるブラインドバイアホールである。 多層配線基板の製造工程では、複数の導電パターン層が
絶縁体層を介して積層された段階で、この基板の配線回
路の導通検査が行われる。たとえば、テスタを用いた導
通検査が行われる。導電検査では、検査対象となる配線
回路の多層配線基板の一方表面に露出した一方端部に検
査用信号を印加し、多層配線基板の一方または他方表面
に露出した他方端部でその信号を検出できるか否かを検
査する。このような検査は、検査対象となる配線回路の
両端部にテスタの端子を直接接触することが可能なとき
に行うことができる。この検査では、回路の他方端部で
信号が検出されないときに、その配線回路の一方端部か
ら他方端部までの間のいずれかの場所で不都合が生じて
いると判断される。 前記検査用バイアホールを有さない従来技術の多層配線
基板では、配線回路内のどこで不都合が生じているのか
を検出することは困難である。すなわち、配線回路の内
部導電パターン層の内部導体およびバイアホールなどに
は、テスタの端子を直接接触させることが困難である。
ゆえに、この内部導電パターン層に対して個別的に導通
検査を行うことは困難である。その不都合の発生箇所を
特定するには、配線回路を細分化して各配線回路部分を
独立した配線回路とみなし、この分割された各配線回路
部分に検査用信号を印加する必要がある。このために
は、多層配線基板を破壊する必要があり、検査に時間が
かかる。 本発明の多層配線基板には、検査すべき内部導体とだけ
に電気的に接続される前述したような検査用バイアホー
ルが形成される。検査用バイアホールと配線回路の一方
または他方端部間に検査用信号を印加することによっ
て、当該間での導通検査を行うことができる。また、検
査用バイアホールが2つの場合、2つの検査用バイアホ
ール間に検査用信号を印加して当該間での導通検査を行
うことができる。ゆえに、内部導電パターン層の内部導
体およびバイアホールに対して、個別的に導通検査を行
うことができる。 これによって、配線回路を細分化して検査することがで
きるので、断線、短絡、および接触不良などの不都合の
発生箇所を容易に特定することができる。検査用バイア
ホールを用いた導通検査では、多層配線基板の内部導電
パターン層を破壊して露出させる必要がない。ゆえに、
従来行われていた破壊検査を必要としないので、検査時
間を短縮することができる。また、検査用バイアホール
はスルーホールと比較して貫通する絶縁体層の数が少な
く、孔の直径が比較的小さい。また、一般的にバイアホ
ールのランドはスルーホールのランドよりも小さい。ゆ
えに、検査用ホールにスルーホールを用いるときと比較
して、検査用ホールの多層配線基板表面を占める面積を
小さくすることができる。
【0032】また本発明は、前記検査用バイアホールの
他方端部は、前記検査すべき内部導電パターン層が形成
される絶縁体層表面にさらに形成される補助導体を介し
て、検査すべき内部導電パターン層の導体と接続される
ことを特徴とする。 本発明に従えば、前記検査用バイアホールは、補助導体
を介して検査すべき内部導電パターン層の内部導体に接
続される。この補助導体は、検査すべき内部導電パター
ン層が形成される絶縁体層表面にさらに形成される。 検査用バイアホールは、検査対象である内部導体パター
ン層から基板の一方表面または他方表面間にある絶縁体
層を、層表面に対して法線方向に貫通する。検査用バイ
アホールは、貫通される絶縁体層上の導電パターン層の
導体から絶縁されていなければならない。検査用バイア
ホールは、補助導体を介して検査対象の内部導体と接続
されるので、検査対象の内部導体の位置に拘わらずに形
成することができる。ゆえに、貫通される絶縁体層上の
導電パターン層の配線パターンを変更することなく、そ
の層の導体とは絶縁された検査用バイアホールを形成す
ることができる。
【0033】また本発明は、少なくとも3層の導電パタ
ーン層が絶縁体層を介在して積層され、導電パターン層
は絶縁体層に形成されたバイアホールまたはスルーホー
ルを介して他の導電パターン層と電気的に層間接続され
た多層配線基板であって、電気的接続性を検査すべき内
部の導電パターン層以外の他の導電パターン層の導体か
ら電気的に絶縁されて絶縁体層を貫通し、一方端部が多
層配線基板の最外表面に露出し、他方端部が検査すべき
内部導電パターン層の導体と電気的に接続される内部導
電パターン層の検査用バイアホールを含む多層配線基板
の製造方法において、絶縁性基板の一方表面および他方
表面に導電パターン層がそれぞれ形成された内部基板を
形成し、前記内部基板の少なくとも一方表面に感光性材
料膜を成膜し、当該感光性材料膜を形成すべきバイアホ
ールのパターンを有するマスクを用いて露光した後に現
像して、孔を有する絶縁体層を形成し、前記孔の壁面お
よび前記絶縁体層表面に導電体膜を形成し、当該導電体
膜を選択的に削除して、前記絶縁体層上に導電パターン
層を形成し、かつ前記絶縁体層にバイアホールを形成
し、このようにして形成される絶縁体層および導電パタ
ーン層を所定回数交互に積層することを特徴とする多層
配線基板の製造方法である。 本発明に従えば、前述した検査用バイアホールを含む多
層配線基板は、たとえばフォトVIA法を用いて作成さ
れる。多層配線基板の製造工程では、まず内部基板が形
成される。内部基板は、絶縁性基板の一方表面および他
方表面に導電パターン層がそれぞれ形成された配線基板
である。内部基板は、一般的な両面配線基板の作成手法
と同等の手法で形成される。たとえば絶縁基板の一方表
面および他方表面に導電体薄膜を成膜し、その薄膜を配
線パターンに沿って選択的に除去して導電パターン層を
形成する。また、内部基板の一方および他方表面に形成
される導電パターン層は、絶縁性基板を貫通するスルー
ホールによって電気的に接続されていてもよい。多層配
線基板の完成品では、このスルーホールは単一の絶縁体
層を貫通するバイアホールとなる。あるいは、複数の絶
縁体層を貫通するスルーホールまたはバイアホールの一
部となる。 内部基板が形成されると、次いで内部基板の少なくとも
一方表面に絶縁体層を形成する。絶縁体層は、フォトV
IA法によって形成される。すなわち、絶縁体層を形成
するには、まず内部基板の表面に感光性材料膜を成膜す
る。次いで、感光性材料膜を、形成すべきバイアホール
のパターンを有するマスクを用いて露光し、その後に現
像する。このマスクには、該絶縁体層を貫通する全ての
バイアホールのパターンが含まれる。また、多層配線基
板にスルーホールが形成されるときには、マスクにはこ
のスルーホールのパターンを含んでいてもよい。たとえ
ば、感光性材料が光を照射された部分だけが現像液に対
して不溶となるときには、マスクによって絶縁体層を貫
通する全てのバイアホール部分に照射された光を遮断さ
せる。これによって、層を貫通する全てのバイアホール
またはスルーホールとなるべき孔を有する絶縁体層が形
成される。 絶縁体層が形成されると、次いで、バイアホールおよび
導電パターン層が形成される。導電パターン層は、たと
えばサブストラクティブ法を用いて形成される。導電パ
ターン層を形成するときには、まず絶縁体層の孔の壁面
および絶縁体層表面に一様な導電体膜を形成する。次い
で、この導電体膜を、導電パターン層の配線パターンお
よびバイアホールのパターンに応じて選択的に削除す
る。これによって、絶縁体層表面に配線パターンに対応
した導体が残され、前記絶縁体層上に導電パターン層が
形成される。かつ、絶縁体層の孔の壁面に導電体層が形
成される。この導電体層は絶縁体層表面に残されたラン
ドと電気的に接続される。ランドとは、絶縁体表面のバ
イアホールの孔の周囲に残される導体である。これによ
って、前記絶縁体層にバイアホールが形成される。 上述した製造工程を経て、単一層の絶縁体層およびその
表面の導電パターン層が形成される、多層配線基板が3
層以上の複数の絶縁体層および導電パターン層を有する
とき、形成された導電パターン層に重ねて次の絶縁体層
が形成される。このように、絶縁体層および導電パター
ン層の形成工程を多層配線基板の絶縁体層および導電パ
ターン層の積層回数だけ所定回数交互に繰返すと、所望
とする多層配線基板を製造することができる。 またこのとき、複数の絶縁体層を貫通するバイアホール
およびスルーホールを形成するには、各絶縁体層形成工
程において、孔を層表面に対して垂直な法線方向に設け
る。すなわち、各層の面内での位置を一致させる。この
手法で形成されたバイアホールを順次電気的に接続する
と、複数層を貫通するバイアホールおよびスルーホール
を形成することができる。 従来技術の製造方法では、バイアホールおよびスルーホ
ールは絶縁体層にドリルで孔を空けたのち導電体層を形
成していたので、ホールの数だけ孔を形成する工程を繰
り返す必要がある。ゆえに、ホールの数が増えるほど、
ホールの製造時間が増加していた。本発明の製造方法で
は、同一導電体層を貫通するバイアホールの孔を1度の
露光現像工程で形成することができ、バイアホールの数
が増加したときには、マスクを変更するだけで、個々の
絶縁体層にホールを形成するための工程の繰返し数は変
わらない。したがって、バイアホールの数が増加して
も、基板製造に必要な時間が増加しない。 検査用バイアホールは、配線回路の不都合の発生箇所を
厳密に特定しようとするほど数が多くなる。このような
検査用バイアホールを含む多層配線基板を製造すると
き、上述した製造方法を使用すると、バイアホールの数
が増えても、短い時間で製造することができる。さらに
フォトVIA法では、バイアホールの孔を化学処理で形
成する。このような手法で形成された孔は、ドリルで形
成する孔よりも孔の直径が小さい。ゆえに、基板表面に
おいてバイアホールが占める面積をさらに減少させるこ
とができ、多層配線基板の小型化を図ることができる。
あるいは、多層配線基板の高密度化が可能となる。
【0034】また本発明は、少なくとも3層の導電パタ
ーン層が絶縁体層を介在して積層される多層配線基板に
おいて、各導電パターン層に設けられ、絶縁体層の電気
的特性を検査する同一面積の検査用導体であって、各導
電パターン層を構成する導体から電気的に遮断され、絶
縁体層を介在して互いに対向するようにそれぞれ配置さ
れる検査用導体と、一方端部が多層配線基板の最外表面
に露出し、他方端部が各検査用導体と個別的に電気的に
接続される複数のバイアホールとを含むことを特徴とす
る多層配線基板である。 本発明に従えば、多層配線基板は、少なくとも3層の導
電パターン層が絶縁体層を介在して積層される。これら
各導電パターン層には、検査用導体がそれぞれ形成され
る。検査用導体は、絶縁体層を介在して互いに対向する
ようにそれぞれ配置され、各検査用導体間の絶縁体層の
電気的特性を検査するために用いられる。たとえば各絶
縁体層の層の厚さが予め定める厚さであり、必要な絶縁
性が確保されているか電気的に検査する。または、各絶
縁体層の層の厚さが予め定める厚さであって、予め定め
る静電容量の許容誤差内に入っているかを電気的に検査
する。各検査用導体は、相互に同一面積であって、各導
電パターン層を構成する導体から電気的に遮断されて配
置される。 2つの検査用導体と、それに介在された絶縁体層部分と
は、電極間に誘電体が介在されたコンデンサと等価であ
る。ゆえに、この部分を仮想的なコンデンサとみなし、
このコンデンサの静電容量を計測することによって、検
査用導体間の間隔、すなわち絶縁体層の厚さを得ること
ができる。このような検査用導体を設けることによっ
て、絶縁体層の厚さを検査することができる。特に、フ
ォトVIA法を用いて絶縁体層を形成するとき、絶縁体
層の厚さがばらつく恐れがある。このときに検査用導体
を形成しておけば、層の厚さ、すなわち層間の絶縁性お
よび静電容量を確認することができる。 前記複数の検査用導体のうち、各内部導電パターン層に
形成される検査用導体は、バイアホールと電気的に接続
される。このバイアホールは、一方端部が多層配線基板
の最外表面に露出し他方端部が各検査用導体と個別的に
電気接続される、いわゆるブラインドバイアホールであ
る。前記検査用導体は、外部導電パターン層および内部
導電パターン層のいずれに形成されるものであっても、
基板外部から電気的に直接信号を印加し検出することが
できる。したがって、検査が容易である。
【0035】また本発明は、前記バイアホールの他方端
部は、各導電パターン層が形成される絶縁体層表面にさ
らに形成される補助導体を介して、検査用導体と電気的
に接続されることを特徴とする。 本発明に従えば、前記バイアホールの他方端部は、各導
電パターン層が形成される絶縁体層表面にさらに形成さ
れる補助導体を介して、検査用導体と電気的に接続され
る。これによって、バイアホールの形成位置が検査用導
体の形成位置によって制限されることがなくなる。この
ため、導電パターン層の配線パターンに応じて、バイア
ホールの形成位置を選ぶことができる。
【0036】
【発明の実施の形態】図1は、本発明の第1実施形態で
ある多層配線基板61の簡略化した構成を示す断面図で
ある。多層配線基板61は、6層の導電パターン層63
〜68を有する。導電パターン層63,64間、63,
65間、64,66間、65,67間および66,68
間には、それぞれ絶縁体層71〜75が介在される。導
電パターン層63〜66は内部の導電パターン層であ
る。内部の導電パターン層63〜66は、多層配線基板
61外部から直接目視および接触することが困難であ
る。導電パターン層67,68は、それぞれ多層配線基
板61の一方面78および他方面79に露出して形成さ
れる外部の導電パターン層である。外部の導電パターン
層67,68は、多層配線基板61外部から直接目視お
よび接触することができる。
【0037】導電パターン層63〜68は、それぞれ1
または複数の導体を含んで構成される。各導体は、符号
80で示す層表面の2方向の座標上に所望とする配線パ
ターンに応じて配置される。配線パターンは、各導電パ
ターン層毎に異なる。層表面の前記2方向は、符号80
aで示す図1の紙面の法線方向、および矢符80bで示
す図1紙面水平方向の2方向である。
【0038】外部の導電パターン層67の導体86,8
7および,外部の導電パターン層68の導体88,89
は、それぞれスルーホール82,83を介して電気的に
接続される。スルーホール82,83は、矢符81に示
す層表面の法線方向に沿って形成される。スルーホール
82には、さらに導電パターン層63の導体90の一方
端部が電気的に接続される。導電パターン層63の導体
90の他方端部と導電パターン層64の導体91の一方
端部とは、バイアホール92によって電気的に接続され
る。導電パターン層91の他方端部は、スルーホール8
3と電気的に接続される。さらに、導電パターン層63
の導体90の他方端部は、検査用バイアホール93に電
気的に接続される。検査用バイアホール93は、導体9
0と接続される端部と反対側の一方端部が、多層配線基
板61の一方面78に露出する。スルーホールとは、絶
縁体層71〜75を全て貫通する全層貫通の孔の壁面に
導電体を析出させたものである。バイアホールとは、絶
縁体層71〜75のうち所望とする層だけを貫通した孔
の壁面に導電体を析出させたものである。
【0039】たとえばこの多層配線基板61において、
配線回路は、導体86,90,91,89、スルーホー
ル82の導体86と導体90との間のホール部分95、
スルーホール83の導体91と導体89との間のホール
部分96、およびバイアホール92から構成される。ホ
ール部分95は、スルーホール82の一部であり、導体
86と接続される一方端部から導体90と接続される部
分までを示す。導電パターン層67の導体86に与えら
れた電気信号は、たとえばホール部分95、導体90、
バイアホール92、導体91、ホール部分96を順次介
して導電パターン層68の導体89に伝達される。
【0040】導体90のバイアホール92と接続される
他方端部には、検査用バイアホール93が接続される。
検査用バイアホール93は、その一方端部が基板61の
一方面78に露出する、いわゆるブラインドバイアホー
ルである。前述した配線回路は、検査用バイアホール9
3と接続された点を境にして、2つの配線回路部分に区
分することができる。たとえば区分された第1の配線回
路部分は、導体86,90およびホール部分95を含
む。分割された第2の配線回路部分は、バイアホール9
2、導体91,89およびホール部分96を含む。
【0041】この配線回路の電気的接続性の検査は、た
とえばテスタなどの検査器具を用いた導通検査によって
行われる。導通検査が行われるとき、まず導体86,8
9に検査器具の端子を接触させ、導体86,89のいず
れか一方に電気信号を与える。配線回路の電気的接続性
が良好であり、短絡、断線、接触不良などの不都合が生
じていないとき、電気信号は導体86,89のいずれか
一方からいずれか他方に伝達される。電気信号が伝達さ
れないとき、配線回路のいずれかに少なくとも1つの不
都合が生じていると見なされる。
【0042】外部の導電パターン層67,68に生じる
不都合は、導通検査および目視検査によって検出され
る。目視検査は、直接導電パターン層の導体を目視し
て、導体の裂け目、断線、短絡を発見する検査である。
この検査には、たとえばAOIと称される光学的画像診
断装置が用いられる。外部の導電パターン層67,68
以外の導電パターン層63〜66を含む配線に生じる不
都合は、導通検査によって検出される。このとき、これ
ら構成のいずれの部分に不都合が生じているかを特定す
るには、基板内部の構成を細分化し、細分化された各部
分ごとに導通検査を行う。このとき細分化された各部分
は、それぞれ検査器具から個別的に電気信号を供給さ
れ、部分内を伝達した信号を検出させる必要がある。
【0043】前述した区分された各配線回路部分は、検
査用バイアホール93に接続される。すなわち、導体8
6,90、ホール部分95およびバイアホール93とが
1つの配線回路を構成する。同様に検査用バイアホール
93、バイアホール92、導体91,89およびホール
部分96が1つの配線回路を構成する。これらの配線回
路は、すべて多層配線基板61の一方面78および他方
面79のいずれか一方にその端部が露出している。ゆえ
にこれら配線回路には、多層配線基板61の外部から、
たとえばテスタである検査装置の端子を直接接触させる
ことができる。
【0044】多層配線基板61の配線回路は、区分され
た各配線回路部分ごとに導通検査を行うことができる。
したがって、配線回路のうち多層配線基板61の内部に
形成される導体90,91およびバイアホール92に生
じる不都合を、多層配線基板61を破壊することなく容
易に短時間で検査することができる。
【0045】上述した多層配線基板61は、たとえばフ
ォトVIA法を用いて製造される。フォトVIA法で
は、絶縁体層の材料として、光を照射することによって
現像液に不溶または可溶となる感光性絶縁材料を用い
る。フォトVIA法では、絶縁体層を形成するときに、
感光性絶縁体材料の薄膜に選択的に光を照射した後に現
像液に浸漬させる。これによって、バイアホールまたは
スルーホールを形成すべき位置の絶縁体膜が選択的に除
去されて、孔が形成される。この孔の壁面を導電体材料
で覆うことによって、スルーホールおよびバイアホール
を形成する。
【0046】図2は、フォトVIA法を用いて形成する
ことができるバイアホールおよびスルーホールを示す多
層配線基板101の断面図である。この多層配線基板1
01は、複数の絶縁体層102が積層され、各絶縁体層
間には、図示しない導電パターン層が介在される。
【0047】フォトVIA法では、たとえば単一の絶縁
体層102だけを貫通するブラインドバイアホール10
5を形成することができる。ブラインドバイアホール
は、ホールの一方端部だけが多層配線基板101の最外
層に達して外部に露出し、他方端部は該ホールが貫通し
ない他の絶縁体層に到達するバイアホールである。ま
た、単一の絶縁体層102だけを貫通するインナーバイ
アホール104を形成することができる。インナーバイ
アホールは、その一方端部および他方端部が該ホールが
貫通しない他の絶縁体層にそれぞれ到達するバイアホー
ルである。
【0048】さらにフォトVIA法では、各絶縁体層1
02を形成するときに、各層に形成されるバイアホール
を、層表面の法線方向に沿った同一線分上に形成するこ
とよって、複数の絶縁体層を貫通するバイアホールを形
成することができる。すなわち、単一層を貫通するバイ
アホールを矢符81で示す法線方向に連結して電気的に
接続すると、複数層を貫通するバイアホールを形成する
ことができる。
【0049】この手法を用いると、たとえば複数の絶縁
体層102を貫通するブラインドバイアホール106お
よびインナーバイアホール107のどちらも製造するこ
とができる。さらに、すべての絶縁体層102において
面表面の同一位置にバイアホールを形成すると、基板1
01の一方面から他方面にかけてすべての絶縁体層10
2を貫通するスルーホール108を形成することができ
る。
【0050】図3は、図1の多層配線基板61の製造手
順を段階的に説明するための基板の断面図である。本実
施形態の多層配線基板61は、バイアホールおよびスル
ーホールがフォトVIA法を用いて形成される。
【0051】まず最初に、図3(1)に示す内部基板1
11が形成される。内部基板111は、絶縁体層71の
一方面113および他方面114に導電パターン層6
3,64が形成されたものである。この絶縁体層71に
は、導電パターン層63,64を接続するスルーホール
116が形成される。このスルーホール116は、図1
に示す多層配線基板61が形成された段階ではバイアホ
ール92およびスルーホール82,83の一部となる。
【0052】スルーホール116は、以下の手法で形成
される。まず、絶縁体層71のスルーホール116を形
成する位置に一方面113から他方面114にまで貫通
する孔をあける。この孔の壁面に、たとえば金属膜であ
る導電体膜を成膜して、壁面に導電体を析出させる。さ
らにこのスルーホール116は、続いて絶縁体層71の
一方面113および他方面114に導電体の薄膜または
絶縁体の膜が形成されるときには充填材118によって
穴埋めがなされている。
【0053】導電パターン層63,64は、たとえばサ
ブトラクティブ法を用いて形成される。サブトラクティ
ブ法では、まず絶縁体層71の一方面113および他方
面114に均一な膜厚の導電体膜が形成される。この導
電体膜を、たとえばエッチング法を用いて選択的に除去
し、所望とする部分だけに導電体層を残す。これによっ
て、1または複数の導体からなる導電パターン層が形成
される。残された導電体層である導体は、たとえば導電
パターン層の配線パターンに沿って、絶縁体層71の一
方面113および他方面114に配置される。
【0054】導電パターン層63,64を形成するため
の導電体膜の成膜と、スルーホール116の壁面を覆う
導電体膜の成膜とは同時に行われてもよい。すなわち、
絶縁体層71に孔を空けた段階で、この絶縁体層71の
表面および孔壁面に導電体膜を成膜する。この導電体膜
のうち、絶縁体層71表面の膜をサブトラクティブ法に
よって選択的に除去して、導電パターン層を形成する。
孔壁面を覆う導電体膜は、そのまま残される。また、ス
ルーホール端部周辺の一方面113および他方面114
にはランドと称される導体が形成され、ホール116壁
面の導電体と電気的に接続される。これによって、図3
(1)に示す内部基板111が形成される。
【0055】続いて、図3(2)に示すように内部基板
111の一方面122および他方面123に感光性絶縁
体膜124,125が成膜される。感光性絶縁体膜12
4,125を形成する感光性絶縁材料は、光が照射され
ると硬化する。この感光性絶縁体膜124,125は、
たとえば光を照射した部分および照射しない部分のいず
れか一方だけが後述する現像液に不溶となる。光を照射
した部分および照射しない部分のいずれか他方は現像液
に可溶となる。感光性絶縁体膜124,125は、前述
した図1の多層配線基板では絶縁体層72,73となる
ものである。
【0056】感光性絶縁体膜124,125は内部基板
111の一方面122および他方面123に一様な膜と
して成膜される。この感光性絶縁体膜124,125
を、バイアホールおよびスルーホールを形成すべき位置
に対応した位置だけが光を透過しないマスク、または前
述した位置だけが光を透過するマスクで覆う。このマス
クを介して、感光性絶縁体膜124,125に対して光
を照射する。光照射後、感光性絶縁体膜124,125
が成膜された内部基板111を現像液に浸漬させる。こ
れによって、スルーホールおよびバイアホールが形成さ
れるべき位置の感光性絶縁材料が除去され、その位置に
孔があく。この孔以外の感光性絶縁材料は、光を照射し
たときに硬化する。これによって、図3(3)に示す部
材が形成される。
【0057】絶縁体層72,73に形成される孔12
7,128のうち、孔128はスルーホールまたは2層
以上の絶縁体層を貫通するバイアホールの一部となる。
孔128は、内部基板111のスルーホール98aと、
層表面の法線方向から見たときに同一位置となる位置に
形成される。スルーホール98aは、孔128から形成
されるバイアホールと連結されるべきスルーホールであ
る。
【0058】絶縁体層72,73が形成されると、次い
で図3(4)に示すように絶縁体層72の一方面133
および絶縁体層73の他方面133に、導電体膜13
5,136が形成される。この導電体膜135,136
は、絶縁体層72の孔127,128の壁面および底面
にも連続して形成される。これによって、バイアホール
138,139が形成される。またバイアホール139
は、内部基板111のスルーホール118aと導電パタ
ーン層63の一部の導体を介して電気的に接続される。
【0059】絶縁体層72の一方面132および絶縁体
層73の他方面133は、導電体膜135,136に覆
われている。この導電膜135,136をサブトラクテ
ィブ法を用い選択的に除去して、導電パターンを形成す
る。また、本実施形態の多層配線基板61では、導電体
膜135,136の上にさらに別の導電体膜を成膜し、
この2層の導電体膜を用いて1層の導電パターン層を形
成する。
【0060】導電体膜135,136の上に重ねてさら
に別の導電体膜を成膜するとき、バイアホール138,
139は、図3(5)に示すように穴埋め材118によ
って穴埋めされる。これによって、導電体膜135,1
36の露出する面が平坦にされる。導電体膜135,1
36の表面が平坦にされると、図3(6)に示すよう
に、導電体膜135,136にさらに重ねて導電体膜1
41,142が成膜される。
【0061】このように積層された導電体膜135,1
41;136,142をそれぞれ単一の導電体膜とみな
し、サブトラクティブ法によってその一部分を選択的に
除去する。これによって、図3(7)に示すように、絶
縁体層72の一方面132および絶縁体層73の他方面
133に重ねて導電パターン層層65,66が形成され
る。
【0062】さらに、この部材の表面に重ねて絶縁体層
74,75を積層するには、図3(2)〜図3(3)に
示す製造工程を繰返す。これによって、導電パターン層
65の一方面144に絶縁体層74が形成される。同様
に導電パターン層66の他方面145に重ねて絶縁体層
75が形成される。さらに絶縁体層74,75を含む部
材表面に重ねて導電パターン層67,68を積層するに
は、図3(4)〜図3(7)に示す製造工程を繰返す。
これによって、図1に示す6層の導電パターン層63〜
68を有する多層配線基板61が形成される。
【0063】このようにフォトVIA法では、図3
(3)で示す露光および現像工程ならびに図3(4)で
示す導電体膜の成膜工程を1回ずつ行うだけで、同一絶
縁体層に形成される多数のバイアホールを一度に形成す
ることができる。また2層以上の絶縁体層を貫通するバ
イアホールおよびすべての絶縁体層を貫通するスルーホ
ールは、フォトVIA法によって形成されるバイアホー
ルの位置を各層表面の法線方向から見たときの面内での
位置が一致するように順次作成することによって形成す
ることができる。したがって、バイアホールを形成する
位置を層表面に垂直な法線方向に一致させるだけで、単
一のバイアホールと同一工程を複数回繰返して複数層の
バイアホールおよびスルーホールを形成することができ
る。
【0064】このように、スルーホールおよびバイアホ
ールは、その数を増加させても、感光性絶縁体膜を露光
するときのマスクの形状が変更されるだけで、その他の
製造工程に変更を加える必要がなくなる。したがって、
容易にスルーホールおよびバイアホールの数を増加させ
ることができる。かつ、ホールの数を増加させても、製
造時間は増加前と等しくすることができる。
【0065】さらに、フォトVIA法では、スルーホー
ルおよびバイアホールとなるべき孔を露光および現像の
化学処理で形成する。この孔は、従来技術においてスル
ーホールを形成するのに用いられるドリルを用いて形成
された孔よりも、その直径が小さい。
【0066】たとえば、ドリルで形成された孔の最小の
直径は、量産工程においては0.35mmである。この
直径未満に小さい孔は孔の加工が難しい。たとえば、
0.35mm未満の孔を明けるドリルは極めて折れやす
い。また、多層配線基板の厚さが大きくなるほど、ドリ
ルの直径を大きくする必要がある。本実施形態のフォト
VIA法を用いるとき、孔の直径は現在の量産工程にお
いて0.15mmである。この直径は、たとえば露光工
程において感光材料およびマスクの光学的特性などを改
善することによて、将来的に0.05mm程度まで縮小
することができると考えられる。
【0067】したがって、フォトVIA法を用いて形成
されたホールは、基板表面において占める面積が狭い。
ゆえに、従来技術で同一の配線パターンを示す多層配線
基板の配線回路と比較して、本実施形態の多層配線基板
61の配線回路が占める面積が小さくなる。ゆえに、多
層配線基板の配線パターンをを高密度化することができ
る。
【0068】図4は、本発明の第2実施形態である多層
配線基板151の簡略化した構成を示す断面図である。
図4の多層配線基板151は図1の多層配線基板61に
類似のものであり、同一の構成要素には同一の符号を付
し説明は省略する。多層配線基板151の検査用バイア
ホール153は、補助導体154を介して導電パターン
層63の導体90と電気的に接続される。
【0069】たとえば、2点鎖線で示す第1実施形態の
検査用バイアホール93は、導体90の他方側端部か
ら、絶縁体層71〜75の層表面の法線方向に沿って、
多層配線基板151の一方面156に向かって形成され
る。このとき、基板の一方面156の導電パターン層6
7に、導体90の他方端部と層表面の法線方向から見て
重なる位置に形成される導体158が含まれるとする。
これによって、この位置に検査用バイアホール93を形
成することができなくなる。
【0070】本実施形態の検査用バイアホールは、補助
導体154を介して導体90の他方端部と電気的に接続
される。ゆえに、検査用バイアホール153は、導体9
0の位置に拘わらず、他の導電パターン層65,67の
うち導体が形成されない位置を通過して一方面156に
露出するように形成することができる。すなわち、第1
実施形態の検査用バイアホール93を、表面内において
自由に移動させることができる。ゆえに、検査用バイア
ホール153を設けるために導電パターン層63〜68
の配線パターンを変更する必要がなくなる。したがっ
て、導電パターン層63〜68の設計の自由度を変更す
ることなく検査用のバイアホール153を形成すること
ができる。補助導体154は、たとえば導電パターン層
63の導体90以外の他の導体と電気的に絶縁されるよ
うに形成される。
【0071】図5は、本発明の第3実施形態である多層
配線基板161の簡略化した構成を示す断面図である。
この多層配線基板161は、図1の多層配線基板61と
類似の構成を有し、同一の構成要素には同一の符号を付
し説明は省略する。本実施形態の多層配線基板161で
は、検査用バイアホール93の他にさらに検査用バイア
ホール163が形成される。
【0072】検査用バイアホール163の一方端部は、
バイアホール92と接続された導体91の一方端部に電
気的に接続される。また検査用バイアホール163の他
方端部は、絶縁体層73,75を貫通して、多層配線基
板161の他方面165に露出する。
【0073】これによって、前述した配線回路は、導体
86,90およびホール部分95と、バイアホール92
と、導体91,89およびホール部分96との3つに区
分することができる。ゆえに、導体86,90およびホ
ール部分95、検査用バイアホール93で、多層配線基
板161外部からの接触が可能な検査用の配線回路が構
成される。検査用バイアホール93,163およびバイ
アホール92で、外部から接触可能な検査用の配線回路
が構成される。さらに、検査用バイアホール163、導
体91,89およびホール部分96で、外部から接触可
能な検査用の配線回路が構成される。
【0074】このように分割され、かつ外部から接触可
能な分割された配線回路は、各回路に個別的にテスタを
用いた導通検査を行うことができる。ゆえに、導体9
0,91およびバイアホール92を個別的に電気的接続
性を検査することができる。また検査用バイアホール1
63の数を増加させることによって、内部の導電パター
ン層の導体の電気的接続性および断線および短絡などの
不都合の位置をさらに明確に決定することができる。た
とえばこれらの配線回路のうちいずれか1つに断線など
の不都合が生じれば、その回路に含まれる内部の導電パ
ターン層の導体にその不都合が生じているものと判断す
ることができる。
【0075】図6は本発明の第4実施形態である多層配
線基板166の簡略化した構成を示す断面図である。図
6の多層配線基板166は図1および図4の多層配線基
板61,151と類似の構成を有し、同一の構成要素に
は同一の符号を付し説明は省略する。本実施形態の多層
配線基板166では、検査用のホールをスルーホールと
する。
【0076】検査用スルーホール167は、その一方端
部が多層配線基板166の一方面164に露出し、他方
端部が基板166の他方面169に露出する。この検査
用スルーホール167の一方端部および他方端部は導電
パターン層67,68の配線パターンを形成する導体と
電気的に遮断された位置に露出する。この検査用スルー
ホール167は、補助導体154を介して導体90とだ
け電気的に接続される。これによって、この配線基板の
配線回路を、少なくとも一方端部が検査用スルーホール
に接続された複数の配線回路に分割することができる。
ゆえに、このような検査用スルーホールを用いて、導体
90,91およびバイアホール92の短絡および断線な
どの不都合および電気的接続性を検査することができ
る。
【0077】図7は、本発明の第5実施形態である多層
配線基板191の簡略化した構成を示す断面図である。
図7の多層配線基板は図1および図4〜図6の多層配線
基板61,151,161,166と類似の構成を有
し、同一の構成要素には同一の符号を付し説明は省略す
る。この多層配線基板191には、絶縁体層71〜75
の層厚を検出するための検査用導体が設けられる。
【0078】導電パターン層63〜68には、その導電
パターン層の導体と電気的に絶縁された位置であって、
各層表面の法線方向から見て重なる位置に検査用導体1
93〜198がそれぞれ設けられる。検査用導体193
〜198は、たとえば同一面積同一形状の導体である。
各検査用導体193〜198は、絶縁体層71〜75を
介して対向する。
【0079】内部の導電パターン層63〜66に形成さ
れる導体193〜196は、補助導体201〜204を
介して検査用バイアホール206〜209の一方端部と
接続される。検査用バイアホール206,208は、そ
れぞれ多層配線基板191の一方面211に露出するブ
ラインドバイアホールである。検査用バイアホール20
7,209は一方端部が多層配線基板191の他方面2
12に露出するブラインドバイアホールである。これに
よって、導体193〜198はすべて多層配線基板19
1の最外層にその端部を有し、電気的に容易に接触する
ことができる。
【0080】上述した多層配線基板では、絶縁体層71
〜75の層の厚さを均一に保つ必要がある。この多層配
線基板では、隣接する2つの導電パターン層の検査用導
体が絶縁体層を介して対向しているとき、その対向部分
が平行平板コンデンサと同等と見なされる。すなわち、
検査用導体193〜198のうち単一の絶縁体層を介し
対向する検査用導体によって仮想的な平行平板コンデン
サが形成されているとみなされる。隣接する導電パター
ン層の導体同士の間に介在される絶縁体層は、平行平板
コンデンサにおける電極間に介在される誘電体とみなす
ことができる。
【0081】この仮想的なコンデンサでは、一対の電極
に当たる検査用導体間の間隔は、間に介在される絶縁体
層の層厚さと等しい。また、絶縁体層の誘電率は厚さに
よって異なる。ゆえに、検査用導体193〜198間に
介在される絶縁体層71〜75の層厚さが異なると、こ
の仮想的なコンデンサの容量が異なる。ゆえに、検査用
導体193〜198の面積および絶縁体層の材質の誘電
率が分かっていれば、この仮想的なコンデンサの容量を
測定することによって、介在される絶縁体層71〜75
の層の厚さを求めることができる。
【0082】特にフォトVIA法では、絶縁体層71〜
75を印刷などの手法を用いて形成するので、絶縁体層
71〜75の層厚さがばらつきやすい。このような手法
を用いると、確実に厚さが均一になっているかを検査す
ることができる。また、検査用導体193〜198は層
表面の同一位置に形成される必要がある。内部の検査用
導体193〜196に接続された検査用バイアホール2
06〜209は補助導体201〜204を介して接続さ
れている。ゆえに、これら検査用バイアホール206〜
209を形成する位置は、検査用導体193〜198の
配置に拘わらず、各導電パターン層63〜68の導体が
形成されない位置に形成することができる。ゆえに、導
電パターン層63〜68の配線パターンを変えずに作成
することができる。
【0083】
【発明の効果】以上のように本発明によれば、多層配線
基板は、少なくとも3層の導電パターン層が絶縁体層を
介在して積層される。各導電パターン層の導体は、バイ
アホールまたはスルーホールを介して他の導電パターン
層の導体と電気的に接続されて、配線回路を形成する。
この配線回路の内部導体には、検査用バイアホールが電
気的に接続される。配線回路は検査用バイアホールの接
続箇所間で複数の回路部分に区分される。配線回路の電
気的接続性を検査する導通検査によって、断線、短絡、
および接触不良などの不都合の有無が、各回路部分単位
で測定される。ゆえに、配線回路の不都合の発生箇所
を、配線回路を区分した回路部分単位まで絞り込んで特
定することができる。
【0084】また、検査用バイアホールは、一方端部が
基板外部に露出するブラインドバイアホールである。ゆ
えに各配線回路部分のうちの内部導体およびインナーバ
イアホールに対して基板外部から電気的に容易に接触す
ることができる。ゆえに、この回路部分に対する導通検
査を基板外部から個別的に容易に実施することができ
る。したがって、従来行われた破壊検査と比較して、検
査時間が短縮され、不都合の発生箇所の特定が速くな
る。これによって、発見された不都合の対応策を短時間
で作成し、該多層配線基板の生産ラインの改良を早期に
行うことができる。
【0085】また、検査用バイアホールは数が多い程、
不都合の発生箇所の特定精度が向上する。このとき、ス
ルーホールと比較してバイアホールは基板表面の占める
面積が小さい。ゆえに、基板の高密度化を図ることがで
きる。
【0086】また本発明によれば、前記検査用バイアホ
ールは、検査すべき内部導電パターン層と同一面に形成
される補助導体を介して、検査すべき内部導体に接続さ
れる。これによって、検査対象の内部導体の位置に拘わ
らずに検査用バイアホールを形成することができる。ゆ
えに、貫通される導電パターン層の配線パターンを変更
することなく、検査用バイアホールを形成することがで
きる。したがって、導電パターン層の配線パターンの自
由度が減少することがなくなる。
【0087】さらにまた本発明によれば、前述した検査
用バイアホールを含む多層配線基板は、たとえばフォト
VIA法を用いて作成される。この多層配線基板の絶縁
体層は、まず内部基板の表面に形成した感光性材料膜
に、バイアホールのパターンに応じたマスクを介して感
光する。感光後の材料膜を現像すると、バイアホールの
パターンに応じた部分に孔が空いた絶縁体層が形成され
る。続いて、この絶縁体層の上に成膜された導電体膜を
サブストラクティブ法で配線パターンに応じて選択的に
除去すると、導電パターン層が形成される。これと同時
に、孔の壁面に導電体層が析出されて、バイアホールが
形成される。このように手法で形成される絶縁体層およ
び導電パターン層を交互に所定回数積層すると、多層配
線基板が形成される。
【0088】また検査用バイアホールは、このホールが
貫通する絶縁体層に形成されるバイアホールの位置を、
面表面の法線方向から見て重なるように配置する。これ
によって、絶縁体層を積層してバイアホールを形成する
たびに、形成されたバイアホールがこの層以前に形成さ
れたバイアホールと電気的に接続される。この動作を基
板最外表面の絶縁体層まで繰返すと、ブラインドバイア
ホールが形成される。
【0089】上述した製造工程では、複数のバイアホー
ルを一度に形成することができる。ゆえに、検査用バイ
アホールを多量に含む基板を短時間で形成することがで
きる。したがって、製造コストを減少させることができ
る。また、フォトVIA法で形成されるバイアホール
は、従来のドリル加工で形成されるバイアホールよりも
孔の直径およびランドの大きさが小さい。ゆえに、基板
表面において検査用バイアホールが占める面積が小さ
い。これによって、多層配線基板を高密度化することが
できる。
【0090】さらにまた本発明によれば、多層配線基板
には、各絶縁体層の層厚さを検査する検査用導体が形成
される。1対の検査用導体に介在された絶縁体層部分
は、仮想的なコンデンサとみなすことができる。この仮
想的なコンデンサの静電容量を計測して、検査用導体間
の絶縁体層の厚さを算出することができる。フォトVI
A法を用いて絶縁体層を形成するとき、絶縁体層の厚さ
がばらつく恐れがある。このときに検査用導体を形成し
ておけば、層の厚さを確認することができる。ゆえに、
製造された製品の品質検査が容易となる。また、各内部
導電パターン層に形成される検査用導体は、ブラインド
バイアホールを介して基板外部から電気的に接触するこ
とができる。ゆえに、検査がさらに容易となる。
【0091】さらにまた本発明によれば、前記バイアホ
ールの他方端部は、前記検査用導体が形成される絶縁体
層表面にさらに形成される補助導体を介して、検査用導
体と電気的に接続される。これによって、バイアホール
の配置位置を加味して導電パターン層の配線パターンを
変更する必要がなくなる。ゆえに、配線パターンの自由
度を保つことができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態である多層配線基板61
の簡略化した構成を示す断面図である。
【図2】フォトVIA法を用いて形成することができる
バイアホールおよびスルーホールを示す多層基板の断面
図である。
【図3】図1の多層配線基板61の製造手順を段階的に
説明するための基板の断面図である。
【図4】本発明の第2実施形態である多層配線基板15
1の簡略化した構成を示す断面図である。
【図5】本発明の第3実施形態である多層配線基板16
1の簡略化した構成を示す断面図である。
【図6】本発明の第4実施形態である多層配線基板16
6の簡略化した構成を示す断面図である。
【図7】本発明の第5実施形態である多層配線基板19
1の簡略化した構成を示す断面図である。
【図8】第1の従来技術である多層配線基板1の簡略化
した構成を示す断面図である。
【図9】図8の多層配線基板1を製造する製造工程を段
階的に説明するための基板の断面図である。
【図10】第2の従来技術である多層配線基板31の簡
略化した構成を示す断面図である。
【符号の説明】
61,151,161,166 多層配線基板 63,64,65,66,67,68 導電パターン層 71,72,73,74,75 絶縁体層 82,83 スルーホール 86,89,90,91 導体 92 バイアホール 93,153,163,167 検査用バイアホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも3層の導電パターン層が絶縁
    体層を介在して積層され、各導電パターン層は絶縁体層
    に形成されたバイアホールまたはスルーホールを介して
    他の導電パターン層と電気的に層間接続される多層配線
    基板において、電気的接続性を検査すべき内部の導電パ
    ターン層以外の他の導電パターン層の導体から電気的に
    絶縁されて絶縁体層を貫通し、一方端部が多層配線基板
    の最外表面に露出し、他方端部が検査すべき内部導電パ
    ターン層の導体と電気的に接続される内部導電パターン
    層の検査用バイアホールを有することを特徴とする多層
    配線基板。
  2. 【請求項2】 前記検査用バイアホールの他方端部は、
    前記検査すべき内部導電パターン層が形成される絶縁体
    層表面にさらに形成される補助導体を介して、検査すべ
    き内部導電パターン層の導体と接続されることを特徴と
    する請求項1記載の多層配線基板。
  3. 【請求項3】 少なくとも3層の導電パターン層が絶縁
    体層を介在して積層され、導電パターン層は絶縁体層に
    形成されたバイアホールまたはスルーホールを介して他
    の導電パターン層と電気的に層間接続された多層配線基
    板であって、電気的接続性を検査すべき内部の導電パタ
    ーン層以外の他の導電パターン層の導体から電気的に絶
    縁されて絶縁体層を貫通し、一方端部が多層配線基板の
    最外表面に露出し、他方端部が検査すべき内部導電パタ
    ーン層の導体と電気的に接続される内部導電パターン層
    の検査用バイアホールを含む多層配線基板の製造方法に
    おいて、 絶縁性基板の一方表面および他方表面に導電パターン層
    がそれぞれ形成された内部基板を形成し、 前記内部基板の少なくとも一方表面に感光性材料膜を成
    膜し、当該感光性材料膜を形成すべきバイアホールのパ
    ターンを有するマスクを用いて露光した後に現像して、
    孔を有する絶縁体層を形成し、 前記孔の壁面および前記絶縁体層表面に導電体膜を形成
    し、当該導電体膜を選択的に削除して、前記絶縁体層上
    に導電パターン層を形成し、かつ前記絶縁体層にバイア
    ホールを形成し、 このようにして形成される絶縁体層および導電パターン
    層を所定回数交互に積層することを特徴とする多層配線
    基板の製造方法。
  4. 【請求項4】 少なくとも3層の導電パターン層が絶縁
    体層を介在して積層される多層配線基板において、 各導電パターン層に設けられ、絶縁体層の電気的特性を
    検査する同一面積の検査用導体であって、各導電パター
    ン層を構成する導体から電気的に遮断され、絶縁体層を
    介在して互いに対向するようにそれぞれ配置される検査
    用導体と、 一方端部が多層配線基板の最外表面に露出し、他方端部
    が各検査用導体と個別的に電気的に接続される複数のバ
    イアホールとを含むことを特徴とする多層配線基板。
  5. 【請求項5】 前記バイアホールの他方端部は、各導電
    パターン層が形成される絶縁体層表面にさらに形成され
    る補助導体を介して、検査用導体と電気的に接続される
    ことを特徴とする請求項4記載の多層配線基板。
JP4179196A 1996-02-28 1996-02-28 多層配線基板およびその製造方法 Expired - Fee Related JP3252085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4179196A JP3252085B2 (ja) 1996-02-28 1996-02-28 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4179196A JP3252085B2 (ja) 1996-02-28 1996-02-28 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09237975A true JPH09237975A (ja) 1997-09-09
JP3252085B2 JP3252085B2 (ja) 2002-01-28

Family

ID=12618171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4179196A Expired - Fee Related JP3252085B2 (ja) 1996-02-28 1996-02-28 多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3252085B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177583A (ja) * 2009-01-30 2010-08-12 Tdk Corp 電子部品内蔵基板、その製造方法、及びその検査方法
JP2012124455A (ja) * 2010-12-06 2012-06-28 Headway Technologies Inc 積層チップパッケージの製造方法
JP2013038209A (ja) * 2011-08-08 2013-02-21 Denso Corp 半導体装置の製造方法および半導体装置
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2015002262A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板の製造方法
JP2015130444A (ja) * 2014-01-08 2015-07-16 富士通株式会社 プリント基板の検査方法及びプリント基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177583A (ja) * 2009-01-30 2010-08-12 Tdk Corp 電子部品内蔵基板、その製造方法、及びその検査方法
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2012124455A (ja) * 2010-12-06 2012-06-28 Headway Technologies Inc 積層チップパッケージの製造方法
US8652877B2 (en) 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
JP2013038209A (ja) * 2011-08-08 2013-02-21 Denso Corp 半導体装置の製造方法および半導体装置
JP2015002262A (ja) * 2013-06-14 2015-01-05 日本特殊陶業株式会社 多層配線基板の製造方法
JP2015130444A (ja) * 2014-01-08 2015-07-16 富士通株式会社 プリント基板の検査方法及びプリント基板

Also Published As

Publication number Publication date
JP3252085B2 (ja) 2002-01-28

Similar Documents

Publication Publication Date Title
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
JPH03158777A (ja) プリント回路基板試験装置及びプリント回路基板の製造方法
US7659727B2 (en) Multilayer wiring board and method for testing the same
JPH1151905A (ja) 渦流探傷装置用探傷コイルアレイおよび該探傷コイルアレイを用いた渦流探傷方法
JP3252085B2 (ja) 多層配線基板およびその製造方法
EP1363482A1 (en) Printed wiring board, multilayer printed wiring board, and, method of detecting foreign matter and voids in inner layer of multilayer printed wiring board
JP2020088318A (ja) 配線基板の検査方法及び配線基板の製造方法
KR102095221B1 (ko) 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법
JP2009021401A (ja) プリント配線板およびプリント配線板の検査方法
US20080017508A1 (en) Non-contact type single side probe structure
JP3206635B2 (ja) 多層印刷配線板
KR101039775B1 (ko) 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
JP2002100845A (ja) ブラインドビアホール位置ずれ検査用回路パターン
JP6699215B2 (ja) プリント配線板
CN111869336A (zh) 测试样品和用于检查电路板的方法
JPH1146068A (ja) 多層配線基板の製造プロセスの評価方法
JP2023065902A (ja) 積層基板の検査方法、積層基板の製造方法および積層基板
JP2002261425A (ja) 回路基板の製造方法
KR20220148688A (ko) 프로브 카드용 공간 변환기의 임피던스 정합 방법
JPH0682881U (ja) 多層印刷配線板
JPH0611532Y2 (ja) プリント基板の検査用パターン
TW201218878A (en) Method for testing missing legend printing of circuit board
JP2003198144A (ja) マスク形成基板の検査方法
JP2814722B2 (ja) プリント配線基板
CN116441180A (zh) 一种高性能电路板的制作工艺

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20121116

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees