JPH0922588A - オーディオ・プレーヤ用スマート・トレー - Google Patents

オーディオ・プレーヤ用スマート・トレー

Info

Publication number
JPH0922588A
JPH0922588A JP8126784A JP12678496A JPH0922588A JP H0922588 A JPH0922588 A JP H0922588A JP 8126784 A JP8126784 A JP 8126784A JP 12678496 A JP12678496 A JP 12678496A JP H0922588 A JPH0922588 A JP H0922588A
Authority
JP
Japan
Prior art keywords
music
chip
tray
processor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8126784A
Other languages
English (en)
Inventor
Anthony James Grewe
ジェームス グレウ アンソニー
Nuggehally Sampath Jayant
サンパス ジャヤント ヌグヘハリー
Kevin Alan Shelby
アラン シェルビー ケヴィン
Howard M Singer
エム.シンガー ハワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A T and T I P M CORP
AT&T Corp
Original Assignee
A T and T I P M CORP
AT&T Corp
AT&T IPM Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A T and T I P M CORP, AT&T Corp, AT&T IPM Corp filed Critical A T and T I P M CORP
Publication of JPH0922588A publication Critical patent/JPH0922588A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02Control of operating function, e.g. switching from recording to reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • G11C11/4085Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

(57)【要約】 【課題】 オーディオ装置の処理能力を有効に利用し
て、予め録音された音楽を効率的に再生する。 【解決手段】 ミュージック・チップは、予め定めた数
のチップを保持し、オーディオ・プレーヤの一部として
挿入されるスマート・トレー内に装着される。各トレー
は、トレー上の個々のチップから音楽を探しだしアクセ
スする、低コスト低電力搭載マイクロプロセッサを有し
ている。スマート・トレーを使用することにより、選曲
サーチ時間を最低限度に短縮することができ、DSPは
チップからのコード化された音楽の処理に専念すること
ができ、それによりDSPが行う雑用処理が最低限度に
減り、効率が増大する。スマート・トレーの使用によ
り、ユーザは積極的に選曲を行うことができるようにな
り、ボタンを押すだけで、特定の演奏家、曲、曲のスタ
イル等を選択することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ミュージッ
ク・チップ収容素子を使用するオーディオ・プレーヤに
関し、特にミュージック・チップ上に記憶されている情
報にアクセスしたり、解読したりするための内蔵プロセ
ッサを有しているミュージック・チップ収容トレーに関
する。
【0002】
【従来の技術】消費者向けの予め録音された音楽および
他のオーディオの用途を記憶するために、現在種々の録
音媒体が使用されている。これらの媒体としては、CD
ROM(コンパクト・ディスク・リードオンリー・メ
モリ)、DAT(デジタル・オーディオ・テープ)およ
び昔ながらの磁気カセット・オーディオ・テープなどが
あるが、これらはほんの一部にしか過ぎない。これらの
技術の内、コンパクト・ディスク・フォーマットは、デ
ジタル録音したオーディオの音質がいいのと、使い勝手
がいいので、その人気は確実に上昇してきているし、ユ
ーザの中に浸透してきている。
【0003】しかし、コンパクト・ディスクおよび他の
フォーマットは、いくつかの有意な欠点を持っている。
欠点の一つをあげると、コンパクト・ディスクは、通常
プレーヤで選曲をする前に、ディスク上に記録された情
報の内容を登録することができない。すなわち、選んだ
特定の音楽の内容に関する任意の情報を入手するために
は、まず最初にそのような選曲をプレーヤにより予め手
動で行わなければならない。それに代わる方法として、
ある種のDCプレーヤは、ユーザが入力することによ
り、いくつかの選曲を演奏するように手動でプログラム
することができる。しかし、いずれの場合においても、
ユーザが選曲について事前に知識を持っていないかぎ
り、例えば、演奏家、音楽のタイプ等のジャンル別に音
楽を自動的にサーチし、演奏することはできない。上記
の知識の範囲は、最低でも、録音媒体上の選曲の正確な
位置、その位置にプレーヤ装置をセットする方法および
選曲およびその位置を検索するためのサーチ可能な索引
を含んでいなければならない。主として、録音媒体内の
制限から、これらの機能の多くをよいコスト・パフォー
マンスで実現することもできないし、効率的に実行する
こともできない。
【0004】ユーザ向けのオーディオの録音に関する最
新の技術革新は、予め録音されたオーディオを半導体ミ
ュージック・チップと呼ばれる媒体上に録音する方法で
ある。ミュージック・チップ上に録音したデジタル・デ
ータには、録音したデジタル・データをオーディオ信号
に変換するデジタル信号プロセッサを有している半導体
オーディオ・プレーヤによってアクセスすることができ
る。最近まで、ポピュラー音楽アルバムを再生するため
のデジタル・データを、単一の半導体チップ上に録音す
ることは、大容量のメモリが必要であり、大容量のメモ
リは高価なので実現不可能であった。
【0005】
【発明が解決しようとする課題】しかし、データ圧縮技
術がさらに進歩したので、小さな半導体チップ上にアル
バム全部を録音することができるようになった。そのよ
うな場合であって、音楽が半導体メモリ装置上にデジタ
ル的にコード化されているときには、大量のデータにア
クセスし、そのデータを信頼できる方法で、ミュージッ
ク・チップとオーディオ・プレーヤとの間で転送しなけ
ればならない。複数のチップがシステムに接続されてい
るので、アクセスしなければならないメモリの量および
転送しなければならないデータが非常に増大する。ま
た、チップの数も増えるので、関連するサーチの量およ
びデータの流れを収容するために、プロセッサーが行わ
なければならない他の「雑用」も増大する。ソリッドス
テート・オーディオ・システムの場合には、単一のプロ
セッサが処理しなければならない雑用が増えれば増える
ほど、録音したデジタル・データをオーディオ信号に変
換する際のプロセッサの効率はますます低下し、その結
果、音質が劣化する。
【0006】それ故、本発明の一つの目的は、オーディ
オ装置の処理能力を有効に利用して、予め録音した音楽
を効率的に再生するシステムを提供することである。本
発明の他の目的は、録音媒体からの一般的内容および選
曲に関する情報を「自分で登録し」それによりプログラ
ミングやセットアップを追加しないで、上記の情報をユ
ーザが容易に利用することができるようなオーディオ・
システムを提供することである。
【0007】
【課題を解決するための手段】本発明は、半導体ミュー
ジック・チップ収容媒体上の予め録音した音楽を演奏す
るための家庭用オーディオ・プレーヤ用のスマート・ト
レーに関する。本発明の一実施例においては、スマート
・トレーを使用しているオーディオ・プレーヤは、ユー
ザの現在の娯楽システムに美的にマッチするラック装着
タイプのプレーヤである。ミュージック・チップは、予
め定めた数のチップを収容することができるスマート・
トレー内に収容されていて、このトレーは、オーディオ
・プレーヤの一部として、挿入される。各トレーは、ト
レー上の個々のチップから、音楽を探しだしアクセスす
るための低コストの低電力型搭載マイクロプロセッサを
有している。
【0008】例えば、トレー・レベルのマイクロプロセ
ッサは、オーディオ・プレーヤの基部内のデジタル信号
プロセッサ(DSP)が、現在の選曲の解読を行ってい
る間に、次の選曲の頭出しを行うことができる。このス
マート・トレーにより、音楽選曲サーチ時間は最小限に
短縮され、DSPはチップからのコード化された音楽の
処理に専念することができ、それによりDSPが行う雑
用が最小限度まで減り、また効率が増大する。
【0009】このスマート・トレーにより、ユーザは音
楽の選曲を積極的に行うことができ、その結果、ユーザ
はボタンを押すだけで、特定の演奏家、曲目、音楽のス
タイル等を選択することができる。このようなことがで
きるのは、ミュージック・チップが、電源がオンされた
ときに、内容および音楽のスタイルに関する情報をスマ
ート・トレーに自分で登録するからである。無接点型イ
ンタフェースを通して、ミュージック・チップからデー
タを受け取る際の遅れを克服するために、スマート・ト
レー内には潜在読み取り方式が使用されている。この方
式の場合、データ・バスから読み込むデータは、前の読
み取りサイクル内に発行されたアドレスに対応する。こ
のようにして、データをいつでもトレー・プロセッサか
らDSPに移動させることができる。
【0010】ベース・プロセッサとトレー・プロセッサ
ーとの間の通信を容易にするために、オーディオ・プレ
ーヤ内では、コマンド・プロトコルが使用されている。
ベース・プロセッサは、演奏モード(例えば、シーケン
シャル、ランダム、内容サーチ等)、再生速度(例え
ば、通常演奏、ポーズ、早送り/巻戻し)およびトラッ
ク選択を要求する。これに応答して、トレー・プロセッ
サは、再生用に要求された速度で、チップからコード化
されたデータをベース・プロセッサに送る。トレー・プ
ロセッサは、急速/通常再生および各チップ上に記憶さ
れている内容に関する情報を含んでいるヘッダへのアク
セスを含むすべてのアドレス生成を行う。またトレー・
プロセッサは、ベース・プロセッサを通して行われた特
定の要求に答えて、ヘッダ情報のサーチを行う。
【0011】ベース・プロセッサは、ベクトル化割込み
を使用してコマンド入力を行うために、例えば、キーパ
ッド、ディスプレイおよびリモコンのようなユーザ・イ
ンタフェースをモニタし、また再生するためにトレー・
プロセッサから受け取ったビット・ストリームを解読す
る。このアーキテクチャを使用することにより、ベース
・プロセッサは、トレー・レベルで行われているチップ
/ビット・アドレス指定を意識する必要がなくなる。ま
た、これにより効率を増大させるチップ・インタフェー
スの細かい仕事からベース・プロセッサを開放し、もっ
と古いプロセッサ・アーキテクチャを使用することがで
きる。予め定めた制限内でスマート・トレーを追加する
ことにより、オーディオ・プレーヤを拡張することがで
きる。
【0012】
【発明の実施の形態】本発明の「スマート」オーディオ
・プレーヤ・トレーは、その上に音楽が予め録音されて
いる半導体ミュージック・チップ録音媒体と、上記のチ
ップと一緒に使用することができるオーディオ・プレー
ヤとの間で通信を行うための、ソリッドステート・オー
ディオ・システム内で使用される。図1に、ミュージッ
ク・チップを保持し、オーディオ・プレーヤ12の基部
に対してインタフェースとして機能する、本発明のスマ
ート・トレー20を使用している、ソリッドステート・
オーディオ・システム10の好適な実施例のブロック図
を示す。一つまたはそれ以上のミュージック・チップ1
6が、スマート・トレー20により、オーディオ・プレ
ーヤ12に接続されている。オーディオ・プレーヤ12
は、ミュージック・チップからの情報にアクセスするた
めに、スマート・トレー20と通信するためのデジタル
信号プロセッサ(DSP)14によって動作する。オー
ディオ・プレーヤの音楽解読に適しているDSPの例と
しては、AT&T社製のDSP No.1606があ
る。
【0013】ミュージック・チップ16は、本質的に
は、予め録音された音楽に対応する、その上に記憶され
ているデジタル・データを有しているメモリ装置であ
る。予め録音されたオーディオ・データは、オーディオ
・コード化アルゴリズムによって、圧縮した形でチップ
16上に記憶される。このアルゴリズムにより、マスタ
録音から記憶しなければならないデジタル情報の量が減
るが、このデータを読み出した場合には、本質的には同
じ音質で再生することができる。チップ上の音楽の演奏
時間を現在のアルバムの演奏時間と同じにするために十
分な量のデータを録音するためには、このアルゴリズム
を使用してコード化を行う必要がある。音楽の種類、演
奏家および特定のアドレス指定情報を含む、チップの音
楽的内容に関する他の情報は、チップが装着されると、
一連のヘッダに記憶され、そこからオーディオ・プレー
ヤにダウンロードされる。ミュージック・チップに関連
するデータ記憶プロトコルのもっと詳細な説明について
は、本発明の譲受人に譲渡された「ミュージック・チッ
プ用のデータ・プロトコル」という名称の関連米国特許
出願第08/447、321号を参照してほしい。
【0014】図1に示すとおり、オーディオ・プレーヤ
12の主ハードウエア・アーキテクチャは、DSP14
およびスマート・トレー20のほかに、ステレオ・コー
ダ/デコーダ(コーデック)18、キーパッド22、デ
ィスプレイ24およびアプリケーション仕様集積回路
(ASIC)26の形をした関連インタフェース・ロジ
ックからなっている。キーパッドおよびディスプレイ
は、ユーザ・インタフェースを含んでいて、このインタ
フェースにより自分だけの音楽選曲を行うことができ
る。オーディオ・プレーヤ12は、ミュージック・チッ
プ16から読み出したコード化されたビット・ストリー
ムを解読し、スピーカまたはヘッドホン28を通して音
楽を出力する。解読プロセスを補助するために、チップ
16がオーディオ・プレーヤ12に装着されると、特定
のアルゴリズムのパラメータが、外部RAM30内にダ
ウンロードされる。
【0015】図1とともに、図2も本発明のスマート・
トレー20を使用しているオーディオ・プレーヤ12の
例示としての実施例を示す。オーディオ・プレーヤ12
は、家庭/商業用の準据置装置で、ユーザの現在使用し
ている娯楽システムに組み込み、それに接続して使用す
るためのものである。オーディオ・プレーヤ12は、基
部32およびスマート・トレー20を収容している階層
状の上部34を含んでいる。基部は、ベース・プロセッ
サとも呼ばれるDSP14、コーデック18およびユー
ザ用のインタフェースである関連ロジックを内蔵してい
る。リモコン装置36はまた、ユーザが離れたところか
ら操作することができるように、ユーザ・インタフェー
スの一部として、システム内に含まれている。オーディ
オ・プレーヤの基部32は、リモコン装置36からの信
号を受信するためのドッキング・ポート38を含んでい
る。この場合、ユーザがインテリジェント選曲をするこ
とができるように、選曲情報がリモコンにアップロード
される。
【0016】図に示すオーディオ・プレーヤの上部の階
層状の部分34は、複数のミュージック・トレー・レセ
プタクル40を有している。トレー・レセプタクル40
は、積み重ねた形で相互に接続することができ、またミ
ュージック・トレー20を収容することができる中空の
部分41を有している。例えば、トレー20はレセプタ
クル40内でスライドし、図2Aに示すように、コネク
タ43によりオーディオ・プレーヤ12に電気的に接続
される。この家庭用オーディオ・プレーヤは、ユーザの
ミュージック・チップのコレクションが増加するにつれ
て、ある数までトレー20およびトレー・レセプタクル
40を容易にプラグインして追加することができるよう
に余裕をもたせて設計されている。図2、図2Aおよび
図2Bには相互に接続した形で図示されているが、ミュ
ージック・トレー20は、本質的にはミュージック・チ
ップを挿入するための複数の収容部分42を有している
平らで四角い部材である。
【0017】トレーを容易に操作することができるよう
に、楕円形の凹部46を有しているプル・タブ・ハンド
ル44が設けられている。ミュージック・トレーには、
ヒンジによりトレーに接続されていて、ミュージック・
チップを取り囲むように作られているカバー・フラップ
部分45を取り付けることができる。しかし、ミュージ
ック・トレーおよびトレー・レセプタクルも同様に、単
一の積み重ねることができる装置内にまとめて、複数の
ミュージック・チップを収容するようにすることもでき
ることを理解してほしい。
【0018】本発明の好適な実施例においては、トレー
20の収容部分42は、18個のミュージック・チップ
を収容することができるように、三つの横の列A,B,
Cおよび6つの縦の列D,E,F,H,I,Jを持つマ
トリックス形に配列されている。しかし、上記の数とは
異なる数のミュージック・チップを収容するように、ス
マート・トレーを設計することもできるし、スマート・
トレーの数を18スロットに限定する必要もないことを
理解してほしい。インタフェースは、ミュージック・チ
ップと個別に接続するために、スマート・トレー20の
各収容部分42内に収容される。
【0019】システム10の好適な実施例においては、
ミュージック・チップ16は、チップおよびトレー上に
誘電性プレートを相互に近接して整合した場合にできる
容量性結合により、オーディオ・プレーヤ12に接続し
ている。電力信号およびクロック信号は、収容部分の側
面上に位置していて、挿入されたとき、チップ上の対応
する接点を押して、それと係合する接点によって、スマ
ート・トレーからチップ16に供給される。ミュージッ
ク・チップ16上のノッチ17は、トレーのチップ・レ
セプタクル40上のブロッキング部分19と対応してい
て、チップが間違って挿入されるのを防止し、それによ
り、間違った挿入による損傷を最小限度に少なくしてい
る。オーディオ・プレーヤとミュージック・チップとの
間の通信についてのより詳細な説明については、「ミュ
ージック・チップとオーディオ・プレーヤとの間の容量
性インタフェースという名称の米国特許出願第 号を参照
してほしい。
【0020】図3に、本発明のスマート・オーディオ・
プレーヤ・トレー20の回路アーキテクチャの好適な実
施例を示す。この図に示すように、スマート・トレー2
0の一部には、ミュージック・チップが装着されてい
て、この場合は、縦の列D,EおよびJの収容部分42
が占有されている。すでに説明したように、スマート・
トレーは、マトリックス状に構成されていて、ベース・
プロセッサ(DSP)14は各収容部分に個々にアクセ
スすることができる。各トレー20は、ベース・レベル
・プロセッサ14へのデータ転送機能を管理するため
に、スマート・トレーのハウジング内に埋設されている
トレー・レベル・プロセッサ50を含んでいる。
【0021】トレー・プロセッサ50の機能としては、
データ・アドレスの発行、個々のチップにアクセスする
ための横の列および縦の列へのアクセス・ストローブの
提供、およびベース・プロセッサが要求するチップ上に
記憶されている情報に対するすべての内容サーチ・コマ
ンドの実行などがある。本質的には、関連トレー・レベ
ルの雑用処理を行うために、スマート・トレー20の専
用プロセッサ50を使用することにより、サーチ時間は
有効に最小限度まで短縮され、DSP14は、音楽デー
タ解読用のアルゴリズムの実行に専念することができ
る。この方法は、より低いレベルのアドレス指定処理
を、実際に、遮蔽し、DSPによって処理する必要がな
くなるので、資源の割当の面で有利である。
【0022】すでに説明したように、トレー・レベル・
プロセッサ50は、起動されたミュージック・チップに
アクセス・ストローブを供給する。従って、図では、ト
レー・レベル・プロセッサは、マトリックスのアクセス
機能、すなわち、横列選択RS 、縦列選択CS 、横列イ
ネーブルRE および縦列イネーブルCE を実行するため
に、各デコーダ52、53、54、55に接続してい
る。アドレス・バス56およびデータ・バス58は、デ
ータをミュージック・チップ16に送ったり、ミュージ
ック・チップ16から受け取るために、スマート・トレ
ー内に設置されている。
【0023】ミュージック・チップ16の回路アーキテ
クチャは、並列アドレス・バスを通して、メモリ・セル
に個々にアクセスすることができ、データが並列データ
・バスを通して読み/書きされるフラッシュEEPRO
Mに類似している。チップ16の内容には、スマート・
トレー20のアドレス・バス56上にアドレスを設定
し、データが読み出されるチップに対する横列および縦
列選択ラインを作動させることによってアクセスするこ
とができる。そのアドレスに対応するデータは、チップ
16を有しているデータ・インタフェースを通って、例
えば、シフト・レジスタのようなデータ・レジスタに送
られた後、スマート・トレーのデータ・バス58上に出
力される。
【0024】図3と関連している図4に、スマート・ト
レー20の収容場所42のインタフェース部分60の例
示としての図を示す。スマート・トレーのアドレス・バ
ス56およびデータ・バス58へのアクセスは、それぞ
れチップ選択および出力イネーブル信号RS 、CS およ
びRE 、CE により制御される。アドレス・ライン62
は、横列および縦列選択ラインRS ,CS とともに、ト
レー・レベル・プロセッサからANDゲート64の入力
に接続している。ANDゲート64の出力は、ミュージ
ック・チップ16に、直列にデータを送るために、スマ
ート・トレーの出力タ−ミナル66に接続している。そ
れ故、ANDゲート64を通して、ミュージック・チッ
プ16にアドレスを送るには、横列および縦列選択ライ
ンRS ,CS の両方がイネーブルにならなければならな
い。同じように、ミュージック・チップからのデータ・
ライン72は、トレー・レベル・プロセッサ50からの
横列および縦列イネーブル・ラインRE 、CE ととも
に、第二のANDゲート74の入力に接続している。
【0025】第二のANDゲート74の出力は、データ
・バス58を通して、トレー・プロセッサ50に接続し
ている。この場合、第二のANDゲート74を通して、
データを送るためには、横列および縦列イネーブルR
E 、CE の両方がイネーブルにならなければならない。
ミュージック・チップ16とスマート・トレー20との
間のインタフェース60を通してのデータの流れは、直
列に送られるので、並列データから直列データへの変化
を行うために、例えば、シフト・レジスタのようなデー
タ・レジスタを、スマート・トレー上のインタフェース
60とアドレス・バス56およびデータ・バス58との
間に、挿入することができることを理解してほしい。
【0026】ベース・プロセッサ14が、別々の記憶チ
ップから連続して読み出すことを要求した場合に、いろ
いろの場合に対応するために、ミュージック・チップに
アクセスするには、チップ選択ラインおよびチップ・イ
ネーブル・ラインの両方が使用される。この場合には、
受け取る次のデータのアドレスは、そのRS ,CS を通
して、一つのチップに発行され、一方、RE 、CE をす
でにアドレスしたチップへ発行することによって、デー
タの受信が行われる。図4に示すのは、ロジック・ゲー
ト64、74を、ミュージック・チップからのデータの
流れおよびミュージック・チップへのデータの流れを制
御するために使用した場合であるが、アドレス・バス5
6およびデータ・バス58に接続しているデータ・シフ
ト・レジスタ上の能動横列イネーブル信号として存在す
る制御信号は別の方法で実行される。このようにして、
イネーブル信号が存在しない限り、シフト・レジスタか
らのデータの移動は禁止される。
【0027】チップ選択ラインおよびチップ・イネーブ
ル・ラインを使用している、今説明したトレー・アーキ
テクチャは、無接点インタフェース60を通して、ミュ
ージック・チップ16からデータを送信する際の遅れを
克服するために、潜在読み出し方法を使用している。こ
の潜在読み出し方法の場合には、データ・バス58から
読み出したデータは、前の読み出しサイクル中に発行し
たアドレスに対応している。すなわち、トレー・プロセ
ッサ50は、各読み出しサイクル中に、ベース・プロセ
ッサ14に送りたい次のデータと一致しているアドレス
を発行する。一方、トレー・プロセッサ50は、前の読
み出しサイクル中に要求されたデータを読み出し、それ
をベース・プロセッサ14に送る。この方法により、デ
ータはいつでもトレー・プロセッサから直ちに転送する
ことができる。何故なら、読み出すことができるよう
に、前のサイクルのデータの頭出しが行われているから
である。
【0028】図5に、ベース・プロセッサ14と多重ト
レー・レベル・プロセッサ50との間で行われる通信方
法の図を示す。すでに説明したように、ソリッドステー
ト・オーディオ・システム10は、予め定めた数まで、
複数のスマート・トレー20を追加することができる拡
張可能なシステムである。各スマート・トレー・プロセ
ッサ50は、別々の通信ポート76およびデータ・ポー
ト77を通して、ベース・プロセッサ14と連絡してい
る。ベース・プロセッサ14に対して、係合した、すな
わち、装着し、電力の供給が行われているトレー20を
表示するために、ビット入/出力(BIO)方法が使用
されている。電力が供給されると、各トレー・プロセッ
サ50は、使用中/使用可能ラインとなる。別々のBI
Oライン78は、各トレー・スロットに対するベース・
プロセッサに接続している。電力が供給された時に、ト
レーが存在しないか、またはその後で取り出された場合
には、BIOライン78の使用は中止され、そのトレー
に対する通信は以後行われない。
【0029】ベース・プロセッサ14とトレー・プロセ
ッサ50との間の通信を容易にするために、コマンド・
プロトコルが使用されている。ベース・プロセッサ14
は、演奏モード(例えば、シーケンシャル、ランダム、
内容サーチ等)、再生速度(例えば、通常演奏、ポー
ズ、早送り/巻戻し)およびトラック選択を要求する。
これに応答して、トレー・プロセッサ50は、再生用に
要求された速度で、チップ16からコード化されたデー
タを送る。トレー・プロセッサは、高速演奏/通常演奏
および各チップに記憶されているヘッダへのアクセスを
含めて、すべてのアドレスの生成を行う。トレー・プロ
セッサ50は、またベース・プロセッサ14を通して行
われた特定の要求に答えて、ヘッダ情報のサーチを行
う。
【0030】ベース・プロセッサ14は、ベクトル化割
込みを使用してコマンドを入力するために、例えば、キ
ーパッド22,ディスプレイ24およびリモコン36の
ようなユーザ・インタフェースをモニタし、また再生の
ためにトレー・プロセッサ50から受け取ったビット・
ストリームを解読する。このアーキテクチャを使用する
ので、ベース・プロセッサ14は、トレー・レベル50
で行われているチップ/ビットアドレス指定を無視する
ことができる。また、このアーキテクチャにより、効率
を上げ、ベース・プロセッサを、より古いプロセッサの
アーキテクチャを使用することができるチップ・インタ
フェースの仕様から開放することができる。
【0031】スマート・トレー内に挿入された各ミュー
ジック・チップは、目次に割り当てられたメモリ部分を
有している。チップ上でのトラックの選択は、個々のヘ
ッダにより、この目次の一部として記録される。この目
次は、演奏時間、タイトル、音楽の種類および演奏家に
ついての情報を含んでいる。この情報を供給することに
より、オーディオ・プレーヤ12のスマート・トレー2
0に装着されると、チップ16は自分でそれを登録する
ことができる。図6に、ミュージック・チップ16上の
一本のトラックに対応する個々のヘッダ80の好適な実
施例を示す。この個々のヘッダは、トラックに録音され
ている音楽の種類82、例えば、クラシック、ジャズ、
カントリー、ロック等を含んでいる。また、個々のヘッ
ダ80の中には、各トラックを選択するための演奏家フ
ィールド84およびアドレス指定情報86が含まれてい
る。個々のヘッダ情報は、チップ16が挿入され、電力
が供給されると、スマート・トレー20上のRAMによ
って、自己登録される。
【0032】個々のヘッダというコンセプトにより、ユ
ーザは、音楽の種類または演奏家によって音楽を選択す
ることができ、それにより、システムは全体としてさら
に柔軟性を持つことになる。例えば、ユーザは、一晩中
カントリー・ウエスタン・ソングを聞くために、ランダ
ムに選択を行うことができるし、例えば、ビリー・ジョ
エルのような特定の演奏家の歌を聞くこともできる。音
楽の演奏は、ランダムにでも、シーケンシャルにでも聞
くことができるし、またユーザが聞きたい特定の内容に
従って聞くこともできる。ミュージック・チップ16
は、スマート・トレー20のメモリ内にその内容を自分
で登録しているので、サーチ時間を最低限度まで短縮す
ることがき、ベース・プロセッサDSP14は、コード
化されたビット・ストリームの解読に専念することがで
き、その雑用処理を最低限度に減らすことができる。さ
らに、トレー・レベル・プロセッサ50が、搭載トラッ
クを自分自身のトレーに持っているので、最短のブート
時間で、トレーの移動を行うことができる。すなわち、
あるオーディオ・プレーヤからトレーを取り出して他の
オーディオ・プレーヤにセットすることができる。
【0033】いままでいろいろと説明してきたが、図面
に示したいくつかの実施例は、単に例示としてのものに
過ぎず、当業者なら本発明の精神および範囲から逸脱し
ないで、これら実施例に種々の変更および修正を行うこ
とができることを理解してほしい。例えば、本発明のス
マート・トレーはまた、トレーを家庭用システムとポー
タブル・システムとの間で交換することができるポータ
ブルのボックス型のオーディオ・システムと一緒に使用
することもできることを理解してほしい。これらのすべ
ての変更および修正は、附属の特許請求の範囲に記載し
た発明の範囲内に含まれる。
【図面の簡単な説明】
【図1】本発明のスマート・オーディオ・プレーヤ・ト
レーと一緒に使用するソリッドステート・オーディオ・
プレーヤの好適な実施例のブロック図である。
【図2】本発明のスマート・トレーを内蔵しているソリ
ッドステート家庭用オーディオ・プレーヤの好適な実施
例である。
【図2A】スマート・トレーの好適な実施例の背面図で
ある。
【図2B】スマート・トレーの頂部の平面図である。
【図3】本発明のスマート・トレーの回路アーキテクチ
ャのブロック図である。
【図4】スマート・トレーの収容部分内のインタフェー
ス部分の詳細図である。
【図5】スマート・トレー上のプロセッサとベース・デ
ジタル信号プロセッサとの間の通信方式である。
【図6】ミュージック・チップ内に記憶されている個々
のヘッダの例示としての図面である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヌグヘハリー サンパス ジャヤント アメリカ合衆国 07933 ニュージャーシ ィ,ギレット,プレストン ドライヴ 135 (72)発明者 ケヴィン アラン シェルビー アメリカ合衆国 07076 ニュージャーシ ィ,スコッチ プレインズ,キャサリーン ストリート 235 (72)発明者 ハワード エム.シンガー アメリカ合衆国 07746 ニュージャーシ ィ,マールボロー,ボタンウッド ドライ ヴ 11

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 予め録音した音楽が、集積回路ミュージ
    ック・チップのアドレスを指定することができるメモリ
    内にデジタル的にコード化されていて、上記のチップか
    らの音楽が、プロセッサ、オーディオ・プレーヤと接続
    するためのトレー装置を含む関連ソリッドステート・オ
    ーディオ・プレーヤにより演奏されるオーディオ・シス
    テム内で使用されるトレー装置であって、 上記のミュージック・チップの少なくとも一つと連絡す
    ることができる収容手段と、 上記の受信手段に接続していて、上記のオーディオ・プ
    レーヤ内で、上記のプロセッサに対してインタフェース
    として動作し、上記のミュージック・チップ上に記憶さ
    れている情報について、上記のプロセッサが要求する選
    択されたサーチ・コマンドを実行し、上記のミュージッ
    ク・チップと上記の予め録音した音楽を解読するための
    上記のデジタル信号プロセッサとの間にデータ・パスを
    供給するように作られている処理手段とからなる装置。
  2. 【請求項2】 すべて上記のミュージック・チップ上の
    個々のトラックの選択に関連している音楽の種類、演奏
    家およびアドレスを指定することができる情報の形をし
    た内容に関する情報が、上記のミュージック・チップ上
    の一連の個々のヘッダ内に記憶されていて、上記のトレ
    ー装置の上記の処理手段が、関連ランダム・アクセス・
    メモリに接続していて、上記のオーディオ・プレーヤに
    より、ミュージック・チップが上記の収容手段内に挿入
    されたことが認識されたとき、上記の一連の個々のヘッ
    ダ内に記憶されている上記の内容に関する情報が、上記
    の関連メモリ内に自己登録される請求項1に記載のトレ
    ー装置。
  3. 【請求項3】 要求された場合、上記の処理手段が、上
    記の内容に関する情報と、上記の個々のトラック選択に
    関する特定のアドレスを上記のプロセッサに供給し、そ
    れにより、上記のミュージック・チップ内の上記の予め
    録音した音楽の解読をより効率的に行うことができるよ
    うに、上記のプロセッサによって行われるサーチに関す
    る処理を最低限度に減らす請求項2に記載のトレー装
    置。
  4. 【請求項4】 上記の収容手段が、マトリックス状のチ
    ップ・レセプタクルを含み、さらに上記のプロセッサ手
    段によって、上記のチップ・レセプタクル内に収容され
    ている上記の個々のミュージック・チップにアクセスす
    ることができる解読手段を含んでいる請求項1に記載の
    トレー装置。
  5. 【請求項5】 上記の解読手段が、個々のミュージック
    ・チップ用の上記のプロセッサから連続読み出し要求を
    収容するための第一および第二の組のイネーブル・ライ
    ンを含み、上記のイネーブル・ラインの第一の組がミュ
    ージック・チップにアドレスを送るために使用され、上
    記のイネーブル・ラインの第二の組が上記のミュージッ
    ク・チップからデータを受け取るために使用される請求
    項4に記載のトレー装置。
  6. 【請求項6】 上記の収容手段が、上記の各チップ・レ
    セプタクル内の上記の通信インタフェースに接続してい
    る第一および第二のデータ・レジスタを含み、上記のデ
    ータ・レジスタが上記のイネーブル・ラインに接続して
    いて、それにより上記の個々のミュージック・チップと
    上記のプロセッサ手段との間のデータの流れを制御する
    請求項5に記載の装置。
  7. 【請求項7】 上記の処理手段が、上記のミュージック
    ・チップからデータを読み出すために潜在読み出し方法
    を使用することができ、それにより上記の通信インタフ
    ェースによるデータの送信中のすべての遅れを補償し、
    それにより現在の読み出しサイクル中に上記の処理手段
    によって発行されたアドレスが、上記の処理手段が次の
    読み出しサイクル中に上記のプロセッサに送りたいデー
    タに対応する請求項1に記載の装置。
  8. 【請求項8】 上記のオーディオ・プレーヤが、複数の
    トレーを収容することができるように拡張することがで
    き、個々のビット入/出力(BIO)ラインが、上記の
    プロセッサと上記の各トレー内の上記の処理手段との間
    に接続されていて、トレーが、上記のBIOラインによ
    り、その存在を上記のプロセッサに表示する請求項1に
    記載の装置。
  9. 【請求項9】 上記のオーディオ・プレーヤが、少なく
    とも一つのトレー・レセプタクルを含み、上記のトレー
    ・レセプタクルが、積み重ねることができる形で、他の
    トレー・レセプタクルに接続することができるようにな
    っていて、上記の収容手段が、本質的に平らで四角な部
    材を含んでいて、上記の四角い部材が、上記のトレー・
    レセプタクル内に挿入することができるようになってい
    て、それにより上記のオーディオ・プレーヤに電気的に
    接続される請求項1に記載の装置。
  10. 【請求項10】 上記の収容手段が、上記のミュージッ
    ク・チップに容量的に接続するための手段を含み、それ
    により上記の収容手段と上記のミュージック・チップと
    の間に無接点通信インタフェースを提供する請求項1に
    記載の装置。
  11. 【請求項11】 ベース・プロセッサが半導体ミュージ
    ック・チップ上の予め録音された音楽を解読し、上記の
    ミュージック・チップ上の一連のヘッダ内に記憶された
    内容に関する情報に対して、ユーザ用のインタフェース
    から要求を発行し、上記のベース・プロセッサと上記の
    ミュージック・チップとの間の通信を行うことができる
    ように作られている、階層状の処理方法を使用している
    オーディオ・プレーヤ内で使用するためのミュージック
    ・チップ収容装置であって、この収容装置が、 一群のミュージック・チップを収容し、上記のミュージ
    ック・チップ間で通信をすることができるように作られ
    ている収容トレーと、 上記の収容手段内に設置されていて、上記のベース・プ
    ロセッサにより発行された上記の要求を実行し、それに
    より上記のベース・プロセッサが上記のミュージック・
    チップ内の上記の予め録音された音楽を、より効率的に
    解読するように処理時間を割り当てることができる中間
    処理手段とからなる装置。
  12. 【請求項12】 上記のミュージック・チップ上に記憶
    されている上記の内容に関する情報が、音楽の種類、演
    奏家および上記のミュージック・チップ上に記憶された
    オーディオの個々のトラックに関するアドレス指定情報
    を含み、上記の中間処理手段が関連するメモリに接続し
    ていて、それによりミュージック・チップが上記の収容
    トレー内に挿入されると、上記の内容に関する情報が上
    記のメモリに自動的にダウンロードされる請求項11に
    記載の装置。
  13. 【請求項13】 上記の収容トレーが、複数のチップ・
    レセプタクルを含み、さらに上記の中間処理手段によっ
    て、上記の複数のチップ・レセプタクル内に収容されて
    いる個々のミュージック・チップにアクセスすることが
    できる解読手段を含む請求項11に記載の装置。
  14. 【請求項14】 上記の解読手段が、上記の複数のチッ
    プ・レセプタクルのそれぞれに個々に接続している一組
    のチップ選択ラインおよびチップ・イネーブル・ライン
    を含み、上記の中間処理手段が上記のベース・プロセッ
    サが発行した連続読み出し要求を実行するために、上記
    のチップ選択ラインおよびチップ・イネーブル・ライン
    を選択的にイネーブルする請求項13に記載の装置。
  15. 【請求項15】 上記の中間処理手段が、上記のミュー
    ジック・チップからデータを読み出すために潜在読み出
    し方法を使用することができ、それにより上記の通信イ
    ンタフェースによるデータの送信中のすべての遅れを補
    償し、それにより上記の潜在読み出し方法内で、現在の
    読み出しサイクル中に上記の中間処理手段によって発行
    されたアドレスが、上記の中間処理手段が次の読み出し
    サイクル中に上記のベース・プロセッサに送りたいデー
    タに対応する請求項11に記載の装置。
  16. 【請求項16】 上記のベース・プロセッサおよび上記
    の中間処理手段が、通信バスによって通信し、上記の収
    容トレー手段が上記の通信バスに電気的に接続するため
    の接続手段を含んでいる請求項11に記載の装置。
  17. 【請求項17】 上記の収容トレーが、本質的に平らな
    部材からなり、積み上げることができる形で、上記の他
    の平らな他の部材に接続することができるように作られ
    ていて、それにより上記のオーディオ・システムの拡張
    を容易に行うことができる請求項11に記載の装置。
  18. 【請求項18】 上記の部材が取り外すことができるト
    ップ・カバーを持ち、上記のトップ・カバーがヒンジに
    より上記の平らな部材に取り付けられていて、上記の収
    容トレー内で上記のミュージック・チップを収容するこ
    とができるようにつくられている請求項17に記載の装
    置。
  19. 【請求項19】 上記の各チップ・レセプタクルが、上
    記の通信インタフェースに接続している各データ・レジ
    スタを含み、上記のデータ・レジスタが上記のチップ選
    択ラインおよびチップ・イネーブル・ラインに接続して
    いて、それにより上記の個々のミュージック・チップと
    上記の処理手段との間のデータの流れを制御する請求項
    14に記載の装置。
  20. 【請求項20】 上記のミュージック・チップが、その
    一端部にノッチを持ち、それによりチップの挿入端部を
    識別し、上記のチップ・レセプタクルが上記のミュージ
    ック・チップの上記のノッチに対応する係合ブロッキン
    グ手段を持ち、それにより上記のブロッキング手段が上
    記のチップ・レセプタクルへの上記のミュージック・チ
    ップの誤った挿入を防止する請求項13に記載の装置。
JP8126784A 1995-05-22 1996-05-22 オーディオ・プレーヤ用スマート・トレー Pending JPH0922588A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/447322 1995-05-22
US08/447,322 US5724482A (en) 1995-05-22 1995-05-22 Smart tray for audio player

Publications (1)

Publication Number Publication Date
JPH0922588A true JPH0922588A (ja) 1997-01-21

Family

ID=23775906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8126784A Pending JPH0922588A (ja) 1995-05-22 1996-05-22 オーディオ・プレーヤ用スマート・トレー

Country Status (6)

Country Link
US (1) US5724482A (ja)
EP (1) EP0744751B1 (ja)
JP (1) JPH0922588A (ja)
KR (1) KR100248447B1 (ja)
CA (1) CA2176985C (ja)
DE (1) DE69614313T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199076B1 (en) * 1996-10-02 2001-03-06 James Logan Audio program player including a dynamic program selection controller
KR100287366B1 (ko) * 1997-11-24 2001-04-16 윤순조 엠피이지 방식을 이용한 휴대용 음향 재생장치 및 방법
US6425018B1 (en) 1998-02-27 2002-07-23 Israel Kaganas Portable music player
US7120509B1 (en) * 1999-09-17 2006-10-10 Hasbro, Inc. Sound and image producing system
US7424446B2 (en) * 2000-05-26 2008-09-09 Comverse Network System, Ltd. Apparatus and method for storing predetermined multimedia information
US6824063B1 (en) * 2000-08-04 2004-11-30 Sandisk Corporation Use of small electronic circuit cards with different interfaces in an electronic system
US7277765B1 (en) * 2000-10-12 2007-10-02 Bose Corporation Interactive sound reproducing
EP1683401A4 (en) * 2003-10-14 2007-02-07 Philippe Feret VISUAL PRESENTATION MEDIUM AND METHOD THEREOF
US20070182710A1 (en) * 2005-04-13 2007-08-09 Macdonald Frederic Integrated material handling and displaying unit, system and method of use
CN100479055C (zh) * 2006-04-11 2009-04-15 北京金山软件有限公司 一种手机游戏中的音频播放方法以及系统
US7411502B2 (en) * 2006-04-28 2008-08-12 Motorola, Inc. Radio frequency identification tag based tray and tray receiving method and apparatus
US7528720B2 (en) * 2006-04-28 2009-05-05 Motorola, Inc. Radio frequency identification tag-based task effectuation method and apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938883A (ja) * 1982-08-30 1984-03-02 Dainippon Printing Co Ltd レコ−ド
JPS6177184A (ja) * 1984-09-25 1986-04-19 Toshiba Corp マルチデイスク自動再生装置
JPH0411288A (ja) * 1990-04-27 1992-01-16 Brother Ind Ltd 楽曲検索機能付きカラオケ装置
JPH0478087A (ja) * 1990-07-13 1992-03-12 Nippon Columbia Co Ltd オートチェンジャ
JPH0478986A (ja) * 1990-07-23 1992-03-12 Okamoto Kosaku Kikai Seisakusho:Kk 情報記憶再生装置
JPH0561492A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd マルチメデイア用カラオケチエンジヤシステム
JPH06111548A (ja) * 1992-09-28 1994-04-22 Alpine Electron Inc デジタルオーディオのチェンジャーシステム
JPH06309515A (ja) * 1993-04-19 1994-11-04 Takaoka Electric Mfg Co Ltd オーディオ・ビジュアル情報の再生方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287568A (en) * 1977-05-31 1981-09-01 Lester Robert W Solid state music player using signals from a bubble-memory storage device
DE2826870A1 (de) * 1978-06-19 1980-01-03 Siemens Ag Halbleitergeraet zur reproduktion akustischer signale
US4717261A (en) * 1985-01-16 1988-01-05 Casio Computer Co., Ltd. Recording/reproducing apparatus including synthesized voice converter
US4772873A (en) * 1985-08-30 1988-09-20 Digital Recorders, Inc. Digital electronic recorder/player
US4813014A (en) * 1986-04-14 1989-03-14 Phi Technologies, Inc. Digital audio memory system
US4881205A (en) * 1987-04-21 1989-11-14 Casio Computer Co., Ltd. Compact electronic apparatus with a refresh unit for a dynamic type memory
EP0294202A3 (en) * 1987-06-03 1989-10-18 Kabushiki Kaisha Toshiba Digital sound data storing device
US4890259A (en) * 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system
US4963866A (en) * 1989-03-27 1990-10-16 Digital Recorders, Inc. Multi channel digital random access recorder-player
JPH0467490A (ja) * 1990-07-06 1992-03-03 Pioneer Electron Corp 情報再生装置
US5164915A (en) * 1990-09-26 1992-11-17 Information Storage Devices, Inc. Cascading analog record/playback devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938883A (ja) * 1982-08-30 1984-03-02 Dainippon Printing Co Ltd レコ−ド
JPS6177184A (ja) * 1984-09-25 1986-04-19 Toshiba Corp マルチデイスク自動再生装置
JPH0411288A (ja) * 1990-04-27 1992-01-16 Brother Ind Ltd 楽曲検索機能付きカラオケ装置
JPH0478087A (ja) * 1990-07-13 1992-03-12 Nippon Columbia Co Ltd オートチェンジャ
JPH0478986A (ja) * 1990-07-23 1992-03-12 Okamoto Kosaku Kikai Seisakusho:Kk 情報記憶再生装置
JPH0561492A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd マルチメデイア用カラオケチエンジヤシステム
JPH06111548A (ja) * 1992-09-28 1994-04-22 Alpine Electron Inc デジタルオーディオのチェンジャーシステム
JPH06309515A (ja) * 1993-04-19 1994-11-04 Takaoka Electric Mfg Co Ltd オーディオ・ビジュアル情報の再生方法

Also Published As

Publication number Publication date
EP0744751A3 (en) 1998-01-28
EP0744751B1 (en) 2001-08-08
CA2176985A1 (en) 1996-11-23
US5724482A (en) 1998-03-03
DE69614313D1 (de) 2001-09-13
CA2176985C (en) 2000-05-16
EP0744751A2 (en) 1996-11-27
DE69614313T2 (de) 2002-07-25
KR100248447B1 (ko) 2000-03-15
KR960042645A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US6388961B1 (en) Recording apparatus, playback apparatus, recording method, and playback method
US5798921A (en) Audio storage/reproduction system with automated inventory control
US20050044574A1 (en) Audio/visual server
US6990208B1 (en) Vehicle sound system
US20040255340A1 (en) Methods and apparatus for playing different programs to different listeners using a compact disk player
US20040255334A1 (en) Methods and apparatus for seamlessly changing volumes during playback using a compact disk changer
JP2000123463A (ja) マルチディスクプレーヤ
JPH0922588A (ja) オーディオ・プレーヤ用スマート・トレー
JP2009151763A (ja) メディア処理装置
JP2008524759A (ja) ブックマーク付き着脱式メディア
JP2008500670A (ja) ディスク・ジョッキーのためのデジタル・ミュージック・システム
US6175537B1 (en) Method for skipping and/or playing tracks on a CD or a DVD
US5276810A (en) Information item selection apparatus producing multi-channel output signals
US20040267988A1 (en) Smart hard-disk drive
WO2000031742A1 (en) Audio player system
US6493787B1 (en) Device, system and method for accessing plate-shaped memory
JPH02216687A (ja) 音声・音楽情報管理システムおよび音声・音楽情報管理ネットワークシステム
JP3751163B2 (ja) データ再生装置,データ供給装置,及びデータ供給システム
US20080181080A1 (en) Distributing media using a portable digital device compatible with optical drive devices
KR100449709B1 (ko) 미디어 컨텐츠의 부가정보 제공 방법 및 그에 대한 미디어 재생기
KR0133858B1 (ko) 멀티-체인저 cdp의 선곡 예약회로 및 그 운영방법
KR100606516B1 (ko) 디지털 녹화기에서의 오디오 및 비디오 분리 녹화 및재생장치 및 방법
JP2003178572A (ja) ハードディスクユニットおよびリムーバブルハードディスクプレーヤ並びにディスク再生装置
JPH10508973A (ja) 順次アクセスデータ記憶及びランダムアクセスデータ検索を行う情報検索システム
Crawford MP3 Audiobooks: A New Library Medium?

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061101