JPH09222454A - 電子部品の半田接続検査方法及び検査装置 - Google Patents

電子部品の半田接続検査方法及び検査装置

Info

Publication number
JPH09222454A
JPH09222454A JP8054024A JP5402496A JPH09222454A JP H09222454 A JPH09222454 A JP H09222454A JP 8054024 A JP8054024 A JP 8054024A JP 5402496 A JP5402496 A JP 5402496A JP H09222454 A JPH09222454 A JP H09222454A
Authority
JP
Japan
Prior art keywords
lead
electric field
solder connection
circuit board
detection sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8054024A
Other languages
English (en)
Other versions
JP2865046B2 (ja
Inventor
Masayuki Yoshima
政幸 與島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8054024A priority Critical patent/JP2865046B2/ja
Publication of JPH09222454A publication Critical patent/JPH09222454A/ja
Application granted granted Critical
Publication of JP2865046B2 publication Critical patent/JP2865046B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】狭ピッチの電子部品の半田接続検査を高速かつ
確実に行う。 【解決手段】回路基板上に実装された半導体パッケージ
2のリード4の中で半田接続部とは離れた樹脂モールド
側のリード肩部5、5′に近接してリード4、4′の電
界強度の総和を検出するEOセンサ7を配置し、検査対
象リード4が半田接続されるべき回路基板上のパッド6
部にプローブ8を当接して信号源9から電圧を印加し、
EOセンサ7でリード肩部5、5′の電界強度の総和を
検出し、EOセンサ7の出力を入力する信号処理部10で
信号レベルの大きさにより、検査対象リード4と回路基
板上のパッド6との半田接続状態及び隣接リードとのシ
ョートを検査する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半田接続検査方法
及び検査装置に関し、特に電子部品のリードの半田接続
を検査する方法及び検査装置に関する。
【0002】
【従来の技術】リードを有するQFP(Quad Flat Pack
age)等の半導体パッケージのリードの半田接続検査方
法(単に「リード接続検査方法」ともいう)として、例
えば、インサーキットテスタ(例えば日置電気社製)を
用いて2本のプローブにて導通試験する電気的検査方法
がある。
【0003】半導体パッケージ等の電子部品のリード接
続検査方法の従来例を図面を参照して以下に詳細に説明
する。
【0004】図6は、2本のプローブで導通試験する電
気的検査方法による、従来の電子部品のリード接続検査
方法を説明するための図である。
【0005】図6を参照して、従来の検査方法は、4端
子測定用の同軸プローブ56、56′を2本用いて、回
路基板50側のパッド55と半導体パッケージ51のリ
ード53のリード肩部54との間に電流源57により電
流を流し、これにより発生した2本のプローブ56、5
6′間の電圧を電圧計58で測定し、電流値と電圧測定
値からオームの法則によりプローブ56、56′間の抵
抗値を求め、リード53とパッド55との半田の接続状
態を検査するものである。
【0006】4端子測定法の場合、一般には4本のプロ
ーブで測定するが、半導体パッケージの狭ピッチ化に伴
い、リード53に2本のプローブと当接してプロービン
グすることは困難となってきており、このため同軸プロ
ーブを用いている。
【0007】なお、狭ピッチ化に伴い、半導体パッケー
ジのリード幅及びリード厚みが共に小さくなり、プロー
ブのコンタクトによるリードへの損傷(ダメージ)が大
きくなるため、接触式プロービングでは狭ピッチの半導
体パッケージへの対応に限界がある。
【0008】
【発明が解決しようとする課題】上記従来の電子部品の
リード半田接続検査方法は、4端子測定法による接触方
式の測定であるため、例えば、わずかに浮いているリー
ドに対して、接触圧力即ちプローブによる押圧により、
そのリードが回路基板50のパッド55と接触し、これ
によりプロービング時に該リードは電気的に接続状態と
なり良品と誤判定され、接続不良(不良品)を見逃して
しまうという可能性がある。
【0009】また、上記従来の電子部品のリード半田接
続検査方法においては、コンタクト(プローブ先端部と
の当接)に伴うリード53の損傷の発生等の問題がある
上、さらにフロービング時にソフトタッチ(コンタクト
に時間を要する)が要求されるため、高速フロービング
を実現することが困難であるという問題を有している。
【0010】従って、本発明の目的は、上記従来技術の
問題点を解消し、狭ピッチの電子部品の半田接続検査
を、高速かつ確実に行うことを可能とする半田接続検査
方法及び検査装置を提供することにある。
【0011】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、回路基板上に実装された、少なくとも半
導体パッケージを含む電子部品のリードの半田接続を検
査する方法において、前記リードが半田接続されるべき
前記回路基板上のパッド部にプローブを当接して信号を
印加し、当該リードとそれに隣接するリードに誘起され
る電界の総和を前記リードの、半田接続側とは離間して
位置する、所定の領域に近接して配設した電界検出セン
サで測定し、電界強度からオープンとショートを識別す
ることを特徴とする電子部品の半田接続検査方法を提供
する。
【0012】本発明においては、好ましくは、前記電界
検出センサが近接して配設される前記リードの所定の領
域が、前記リードの肩部であることを特徴とする。
【0013】また、本発明においては、好ましくは、前
記電界検出センサが、前記リード肩部に対して、その検
出感度が確保される範囲内の空間ギャップを介して配置
され、非接触状態に電界強度を検出するようにしたこと
を特徴とする。
【0014】さらに、本発明は、前記電界検出センサ
の、前記リード肩部と近接する電界ガイドのための、金
属先端面が、少なくとも前記電界検出センサの、前記リ
ードの配列方向への、被検査対象半導体パッケージの一
リード幅に相当する量の移動範囲において、前記検査対
象リードとこれに隣接する前記リードの肩部に対する対
向面積が略一定である形状を有していることを特徴とす
る。
【0015】そして、本発明は、前記電界検出センサ
が、前記リード肩部に対して所定の空間ギャップを保ち
所定の走査方向に沿って移動制御されるようにしたこと
を特徴とする。
【0016】また、本発明は、前記電界検出センサの出
力を信号処理手段を用いて予め定めた所定のサンプリン
グ周期で取り込み信号処理する際に、被検査半導体パッ
ケージの一リード幅に相当するデータ数を加算平均の最
大単位として平均化処理したのち、前記平均化処理後の
電界強度のレベルを予め定めた所定の値と比較判定し、
前記リードと前記回路基板上のパッドとの半田接続状態
及び隣接リードとのショートを検出することを特徴とす
る。
【0017】また、本発明は、回路基板上に実装され
た、少なくともリードを有する半導体パッケージを含む
電子部品の半田接続を検査する装置において、前記リー
ドが半田接続されるべき前記回路基板上のパッド部に位
置決めされて当接されるプローブと、前記プローブを介
して前記パッド部に信号を印加するための信号発生器
と、前記プローブで信号が印加されるべきリード及び隣
接リードの半田接続側とは離間して位置する所定の領域
の近傍に予め定めた所定の空間ギャップを介して配設さ
れ電界強度の総和を検出する電界検出センサと、前記電
界検出センサの出力を入力し前記リードの前記所定の領
域における電界強度の検出信号の処理を行う信号処理手
段と、を備え、前記電界強度のレベルを予め定めた所定
の値と比較判定し、前記リードと前記回路基板上のパッ
ドとの半田接続状態及び隣接リードとのショートを検出
することを特徴とする電子部品の半田接続検査装置を提
供する。
【0018】本発明によれば、信号を印加するためのプ
ローブは回路基板のパッドのみに当接し、電気光学効果
を利用して電界を検出するEOセンサを用いてQFP等
の半導体パッケージのリード部の電界強度を測定し、非
接触方式で半田の接続状態を検査するようにしたことに
より、リードに与える損傷(ダメージ)を与えることな
く、確実に半田の未接続状態を検出することができる。
また、本発明によれば、接触式の検査で必要とされるソ
フトタッチのプロービング動作が不要とされるため(本
発明ではEOセンサはリード部と非接触とされる)、高
信頼性、高速、及び高効率な検査を可能とする。
【0019】さらに、本発明によれば、EOセンサの先
端金属の形状を工夫することにより、検査対象リードに
加え、これに隣接するリードに誘起される電界も同時に
測定することができ、得られた電界強度の総和を予め設
定した所定の出力と比較することにより、検査対象リー
ドと隣接リードとのオープンとショートを1度の測定で
検査することができる。
【0020】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に詳細に説明する。
【0021】図1は、本発明の実施形態に係る電子部品
の半田接続検査方法の概要を説明するための図である。
【0022】図1を参照して、本実施形態においては、
回路基板1上に実装された半導体パッケージ2のリード
4の中で半田接続部11とは離れた樹脂モールド3側の
リード肩部5に近接して電界強度を検出するEOセンサ
7を配置し、リード4が半田接続されるべき回路基板1
上のパッド6部にプローブ8を当接して信号源9から電
圧を印加し、EOセンサ7でリード肩部5の電界強度を
検出し、EOセンサ7の出力を入力する信号処理部10
で信号レベルの大きさにより、リード4と回路基板1上
のパッド6との半田接続状態及び隣接リードとのショー
トを検査する。
【0023】図2は、図1に示したEOセンサ7の構成
の一例を模式的に示す断面図である。
【0024】図2を参照して、EOセンサ7は、光源と
してのレーザ21と、戻り光を除去するアイソレータ2
2と、レーザ光のS成分を100%反射すると共にP成
分はその一部を透過させる偏光ビームスプリッタ23
と、レーザ光を集光する第1の集光レンズ24と、電界
中に置かれると電気光学効果によりその屈折率が変化す
る電気光学素子(EO素子)25と、被測定物に近接し
て配設された電界を電気光学素子25に導く金属体26
と、電気光学素子25の金属体26側の端面で反射し電
気光学素子25中で偏光変化を受けて偏光ビームスプリ
ッタ23で反射されたレーザ光をP、S成分に分光する
ウォラストンプリズム27と、ウォラストンプリズム2
7で分光されたP、S2つのレーザ光を集光する第2の
集光レンズ28と、集光された2つのレーザ光を受光し
光量を電流に変換する2チャンネルのフォトディテクタ
29と、から構成されている。
【0025】電界強度の変化に伴って、P、S成分の2
つのレーザ光強度が変化するため、両者の光強度の差を
検出することにより、被測定物の電位状態を測定でき
る。
【0026】図1を参照して、リード肩部5の電位によ
り生じる電界強度は、パッド6とリード4が接続されて
いる場合は一定レベル以上の電界強度を示すが、未接続
の場合はその電界強度はゼロレベルとなるため、検出さ
れた電界強度からリード4の半田接続状態を検査するこ
とができる。
【0027】また、電界強度は、リード肩部5からのE
Oセンサ7の距離、すなわち空間ギャップの大きさに依
存して指数関数的に減少するが、予め定めたしきい値を
基準として検出レベルとの比較により半田接続の良否判
定を行うために、EOセンサ7の検出感度内で許容し得
る空間ギャップが設けられる。
【0028】すなわち、EOセンサを用いることによ
り、非接触方式による半田接続の検査が可能とされる。
特に、半田の未接続を検出するためには、リード肩部5
へのEOセンサ7の接触は極力避けた方が良い。本実施
形態は、このように、非接触方式で半田の接続状態(良
/不良)を検出することを特徴としており、リードに対
する損傷(ダメージ)の発生が回避され、確実に半田の
未接続状態を検出することができ、高信頼性、高速及び
高効率な検査を実現するという作用効果を有する。
【0029】図3は、図1に示した実施形態に係る電子
部品の半田接続検査方法のプローブ走査方法を説明する
ための斜視図である。
【0030】図3を参照して、回路基板上の1本のパッ
ド部6にプローブ8で信号源9からの電圧を印加し、電
圧の印加されるべきリード4及び隣接リード4′のリー
ド肩部5、5′に近傍に配設されたEOプローブ7で、
2つのリード4、4′に誘起される電界の総和をEOセ
ンサ7の先端に取り付けた金属体26を介して測定す
る。EOプローブ7は、その金属体26の先端がリード
肩部5、5′に対して、所定の空間ギャップを保って走
査方向30に定速移動されるが、このEOプローブ7の
移動に同期して信号供給用のプローブ8も走査方向30
に垂直プロービング動作を繰り返しながら定速移動され
る。
【0031】図4(A)、図4(B)は、図3に示した
電子部品の半田接続検査方法の電界強度の検出方法につ
いて説明するための図である。
【0032】図4(A)は、検査対象リードが回路基板
上のパッドに正常に半田接続された場合を、また、図4
(B)は、隣接リードとのショートがあった場合をそれ
ぞれ模式的に表している。
【0033】図4(A)を参照して、金属体26の上面
に設置された端面を透明電極33で接地した電気光学結
晶25内には、信号源9から回路基板上のパッドを介し
て信号が印加された検査対象リードのリード肩部5と、
リード肩部5に対向するEOセンサの金属体26と、の
間に発生する電界31に比例した強度の電界32が誘起
される。
【0034】一方、図4(B)を参照して、検査対象リ
ードが隣接リードとショートしていた場合には、金属体
26と、これと対向する2つのリード肩部5、5′との
間に、対向する面積に比例した電界31、31′が発生
し、電気光学結晶25内にも図4(A)に比べ、強度が
約2倍の電界32′が誘起される。
【0035】従って、検査対象リードに加え隣接リード
に誘起される電界も合わせて同時に測定することによ
り、測定した電界強度から、検査対象リードと回路基板
上のパッドとの半田接続状態に加え、検査対象リードと
隣接リードとのショートも同時に判別することができ
る。
【0036】図5は、図4に示した金属体26の先端形
状について説明するための平面図である。
【0037】図5を参照して、検査対象リード4及びそ
の隣接するリード4′のリード肩部5に対向して、金属
体26が設置されている。検査対象リード4の回路基板
側パッド6にはプローブ8が当接されており、プローブ
8は金属体26に同期して走査方向30に定速移動され
る。プローブ8がパッド6に当接している間、信号源か
ら検査対象リード4に信号が供給されることになる。
【0038】実際の測定においては、プローブ8が当接
している間、予め定めた所定のサンプリング周期でEO
センサで検出した電界強度に比例した信号を取り込み、
信号処理部10(図1参照)にて所定の信号処理を行
う。
【0039】一般に、EOセンサの出力信号は、レーザ
光源や電気回路のノイズ成分を含んでおり、信号処理に
おいて、S/N比(信号対雑音比)を改善するために平
均化処理等を行う。
【0040】このため、EOセンサの検出感度は、プロ
ーブ8が当接している間一定であることが望ましく、こ
れは、金属体26とリード肩部5との対向面積が一定で
あることを要求している。
【0041】図5に示す本実施形態においては、金属体
26の先端部の平面形状が矩形型の形状を有し、かつ、
金属体26の走査方向30に少なくとも被検査リード4
のリード幅に相当する長さの余裕を有しており、このた
め、被検査リード4にプローブ8が当接している間、一
定の検出感度を保証することができる。すなわち、EO
センサの金属体26先端は、リードの配列方向(走査方
向30)への検査対象半導体パッケージの一リード幅に
相当する量の移動範囲において、検査対象リード4とこ
れに隣接するリード4′の肩部に対する対向面積が一定
とされる形状(図では走査方向30が長辺)とされてい
る。
【0042】信号処理部10では、EOセンサ7の出力
信号について、半導体パッケージの一リード幅に相当す
るデータ数を加算平均の最大単位として平均化処理した
のち、この平均化処理後の電界強度レベルを予め定めた
所定の値と比較判定する。
【0043】なお、半導体パッケージは、品種により、
ピッチやリード幅が異なるため、実用的には、ピッチ+
リード幅が最大の製品に合わせて、金属体26の形状を
設定することにより、その他の製品に対しても、同一の
金属体26で対応できることになる。
【0044】
【発明の効果】以上説明したように、本発明の電子部品
の半田接続検査方法及び装置は、従来の4端子法による
半田接続検査方法が接触式であるのに対して、EOセン
サを用いて半導体パッケージのリード電圧を非接触で測
定するようにしたことにより、リードに対する損傷(ダ
メージ)を与えることなく、確実に半田の未接続状態を
検出できる上、接触式の検査で必要なソフトタッチのプ
ロービング動作が不要とされるため、高信頼性で且つ高
速に検査を行うことができるという効果を有する。
【0045】さらに、本発明によれば、EOセンサの先
端金属の形状を工夫したことにより、検査対象リードに
加え、この検査対象リードに隣接するリードに誘起され
る電界も同時に測定することができ、得られた電界強度
の総和を予め設定した所定の出力と比較することによ
り、オープンとショートを1度の測定で検査することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施形態を説明するための図であ
る。
【図2】本発明の一実施形態におけるEOセンサの構成
を説明するための断面図である。
【図3】本発明の一実施形態を説明するための斜視図で
ある。
【図4】本発明の一実施形態を説明するための図であ
る。(A)は検査対象リードが回路基板上のパッドに正
常に半田接続された場合の電界の様子を模式的に示し、
(B)は隣接リードとショートがあった場合の電界の様
子を模式的に示している。
【図5】本発明の一実施形態を説明するための平面図で
ある。
【図6】従来例を説明するための図である。
【符号の説明】
1、50 回路基板 2、51 半導体PKG 3、52 樹脂モールド 4、4′、4″、53 リード 5、5′、5″、54 リード肩部 6、55 パッド 7 EOセンサ 8、56、56′ プローブ 9 信号源 10 信号処理部 21 レーザ 22 アイソレータ 23 偏光ビームスプリッタ 24 第1の集光レンズ 25 電気光学素子 26 金属体 27 ウォラストンプリズム 28 第2の集光レンズ 29 フォトディテクタ 30 走査方向 31、31′、32、32′ 電界 33 透明電極 57 電流計 58 電圧計

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】回路基板上に実装された、少なくとも半導
    体パッケージを含む電子部品のリードの半田接続を検査
    する方法において、 前記リードが半田接続されるべき前記回路基板上のパッ
    ド部にプローブを当接して信号を印加し、 前記リードとこれに隣接するリードに誘起される電界の
    総和を、前記リードの、半田接続側とは離間して位置す
    る、所定の領域に近接して配設した、電界検出センサに
    て測定し、 測定された電界強度からオープンとショートを識別する
    ことを特徴とする電子部品の半田接続検査方法。
  2. 【請求項2】前記電界検出センサが近接して配設される
    前記リードの所定の領域が、前記リードの肩部であるこ
    とを特徴とする請求項1記載の電子部品の半田接続検査
    方法。
  3. 【請求項3】前記電界検出センサが、前記リード肩部に
    対して、その検出感度が確保される範囲内の空間ギャッ
    プを介して配置され、非接触状態にて電界強度を検出す
    るようにしたことを特徴とする請求項2記載の電子部品
    の半田接続検査方法。
  4. 【請求項4】前記電界検出センサの、前記リード肩部と
    近接する電界ガイドのための、金属先端面が、少なくと
    も前記電界検出センサの、前記リードの配列方向への、
    被検査対象半導体パッケージの一リード幅に相当する量
    の移動範囲において、前記検査対象リード及び隣接する
    リードの肩部に対する対向面積が略一定とされる形状を
    有していることを特徴とする請求項3記載の電子部品の
    半田接続検査方法。
  5. 【請求項5】前記電界検出センサが、前記リード肩部に
    対して所定の空間ギャップを保ち所定の走査方向に沿っ
    て移動制御されるようにしたことを特徴とする請求項4
    記載の電子部品の半田接続検査方法。
  6. 【請求項6】前記電界検出センサの出力を信号処理手段
    を用いて予め定めた所定のサンプリング周期で取り込み
    信号処理する際に、被検査半導体パッケージの一リード
    幅に相当するデータ数を加算平均の最大単位として平均
    化処理したのち、 前記平均化処理後の電界強度のレベルを予め定めた所定
    の値と比較判定し、前記リードと前記回路基板上のパッ
    ドとの半田接続状態、及び少なくとも隣接リードとのシ
    ョートを検出することを特徴とする請求項5記載の電子
    部品の半田接続検査方法。
  7. 【請求項7】前記電界検出センサが、電気光学効果によ
    り電界強度を検出することを特徴とする請求項1から請
    求項6のいずれか一に記載の半田接続検査方法。
  8. 【請求項8】前記プローブから前記パッド部に電圧を印
    加することを特徴とする請求項1から請求項7のいずれ
    か一に記載の半田接続検査方法。
  9. 【請求項9】回路基板上に実装された、少なくともリー
    ドを有する半導体パッケージを含む電子部品の半田接続
    を検査する装置において、 前記リードが半田接続されるべき前記回路基板上のパッ
    ド部に位置決めされて当接されるプローブと、 前記プローブを介して前記パッド部に信号を印加するた
    めの信号発生器と、 前記プローブで信号が印加されるべきリード及び隣接リ
    ードの半田接続側とは離間して位置する所定の領域の近
    傍に予め定めた所定の空間ギャップを介して配設され電
    界強度の総和を検出する電界検出センサと、 前記電界検出センサの出力を入力し前記リードの前記所
    定の領域における電界強度の検出信号の処理を行う信号
    処理手段と、 を備え、 前記電界強度のレベルを予め定めた所定の値と比較判定
    し、前記リードと前記回路基板上のパッドとの半田接続
    状態、及び少なくとも隣接リードとのショートを検出す
    ることを特徴とする電子部品の半田接続検査装置。
  10. 【請求項10】前記電界検出センサを前記電子部品の長
    手方向に直交する方向に前記リードの肩部に対して所定
    の空間ギャップを保って移動する手段を備えたことを特
    徴とする請求項9記載の半田接続検査装置。
  11. 【請求項11】前記電界検出センサが、電気光学効果を
    有する素子を含むEOセンサからなることを特徴とする
    請求項9記載の半田接続検査装置。
JP8054024A 1996-02-16 1996-02-16 電子部品の半田接続検査方法及び検査装置 Expired - Lifetime JP2865046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8054024A JP2865046B2 (ja) 1996-02-16 1996-02-16 電子部品の半田接続検査方法及び検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8054024A JP2865046B2 (ja) 1996-02-16 1996-02-16 電子部品の半田接続検査方法及び検査装置

Publications (2)

Publication Number Publication Date
JPH09222454A true JPH09222454A (ja) 1997-08-26
JP2865046B2 JP2865046B2 (ja) 1999-03-08

Family

ID=12959026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054024A Expired - Lifetime JP2865046B2 (ja) 1996-02-16 1996-02-16 電子部品の半田接続検査方法及び検査装置

Country Status (1)

Country Link
JP (1) JP2865046B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937035B2 (en) 2001-07-19 2005-08-30 Omron Corporation Method and apparatus for inspecting printed circuit boards
JP2010164464A (ja) * 2009-01-16 2010-07-29 Fujitsu Ltd プローブ接触用冶具
US20130104660A1 (en) * 2010-07-07 2013-05-02 Giesecke & Devrient Gmbh Ultrasonic sensor for value documents, transducer module for said sensor, and method for manufacturing the ultrasonic sensor
JP2021170584A (ja) * 2020-04-15 2021-10-28 株式会社東芝 半導体装置、半導体装置の検査装置、及び、半導体装置の検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937035B2 (en) 2001-07-19 2005-08-30 Omron Corporation Method and apparatus for inspecting printed circuit boards
US7250785B2 (en) 2001-07-19 2007-07-31 Omron Corporation Method and apparatus for inspecting printed circuit boards
JP2010164464A (ja) * 2009-01-16 2010-07-29 Fujitsu Ltd プローブ接触用冶具
US20130104660A1 (en) * 2010-07-07 2013-05-02 Giesecke & Devrient Gmbh Ultrasonic sensor for value documents, transducer module for said sensor, and method for manufacturing the ultrasonic sensor
US9086355B2 (en) * 2010-07-07 2015-07-21 Giesecke & Devrient Gmbh Ultrasonic sensor for value documents, transducer module for said sensor, and method for manufacturing the ultrasonic sensor
JP2021170584A (ja) * 2020-04-15 2021-10-28 株式会社東芝 半導体装置、半導体装置の検査装置、及び、半導体装置の検査方法

Also Published As

Publication number Publication date
JP2865046B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
JP2994259B2 (ja) 基板検査方法および基板検査装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
EP0862061A2 (en) Circuit board inspection apparatus and method
KR20050110324A (ko) 비파괴 검사 장치 및 검사 방법
JP2865046B2 (ja) 電子部品の半田接続検査方法及び検査装置
JP5105442B2 (ja) プリント基板の検査装置および検査方法
WO2004057350A1 (ja) 回路パターン検査装置及びパターン検査方法
JP2735048B2 (ja) 電子部品の半田接続検査方法及び検査装置
JP2002048833A (ja) 回路基板検査装置
JP5415134B2 (ja) 検査装置および検査方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JPS62187258A (ja) 回路板の検査方法
JPH1026647A (ja) 基板検査方法及び装置
KR200169688Y1 (ko) 반도체 웨이퍼 검사장치
JP2002310933A (ja) 回路基板の検査装置および検査方法ならびに電気光学素子
JP4292013B2 (ja) 回路基板検査装置
JP2767291B2 (ja) 検査装置
JP3717502B2 (ja) 検査装置及び検査方法
JPH1090359A (ja) 波形プローブ装置およびこれを用いる検査方法
JP3703042B2 (ja) Icのインサーキットテスタによる足浮き検出方法並びにその足押え具
JPH04364485A (ja) 混成集積回路装置の検査方法
JPH03167490A (ja) 実装プリント板試験装置
TWI604204B (zh) 用於電測探針頭的電測裝置及其電測方法
JPH04236365A (ja) 基板検査装置
JP4369002B2 (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981117