JPH09219841A - 文字データのフォーマット判定回路 - Google Patents

Abstract

(57)【要約】 【課題】 映像信号の所定の水平走査期間に重畳する文
字データが第１又は第２フォーマットの何れか一方であ
ることを確実に判定する。 【解決手段】 第１ウインドウ回路１４のハイレベル出
力期間において、カウンタ１５の計数値と閾値「０１１
１００」との大小を比較し、この結果に基づき、映像信
号の所定の水平走査期間に重畳した情報がキャプション
データ（第１フォーマット）又はテレビガイドプラスデ
ータ（第２フォーマット）の何れか一方であるものと判
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビ受像機等に
文字情報、時間情報、番組情報等（以下、文字情報と言
う）を表示する際に、文字情報が如何なるフォーマット
で送信されているのかを判定するのに好適な、文字デー
タのフォーマット判定回路に関する。

【０００２】

【従来の技術】最近のテレビ受像機、ＶＴＲ等の電子機
器は、文字放送に対応する文字表示機能を内蔵してい
る。この文字表示機能とは、テレビ信号の所定の水平走
査期間に重畳された文字データを解読し、テレビ画面上
に所定フォントの文字情報としてオンスクリーン表示さ
せる機能である。

【０００３】ところで、最近では、複数の形式の文字デ
ータの送信が認可されており、前記電子機器は、文字デ
ータが如何なる形式であるのかを識別する機能を備えて
いなければならない。そこで、前記文字データは、如何
なる形式の文字データであるのかを識別する識別コード
と接続された状態で、テレビ信号に重畳される。図６は
異なる形式の文字データの一例を示している。

【０００４】図６（ａ）はキャプションデータ（第１フ
ォーマット）である。該キャプションデータは、聾唖者
又は学習者を対象として、テレビ信号を構成する奇数フ
ィールドの２１番目の水平走査期間に重畳されるもので
ある。該キャプションデータは、テレビ信号から抜き取
られた後、所定レベルでスライスされ、図６（ａ）の状
態となる。詳細には、該キャプションデータは、７周期
のランインクロック、３ビットのスタートビット「００
１」、及び１６ビットの文字データから成る。尚、前記
スタートビット及び前記文字データの各ビットは前記ラ
ンインクロックと同一周波数であり、前記ランインクロ
ック及び前記スタートビットが識別データに相当する。

【０００５】図６（ｂ）は米国で提案されたテレビガイ
ドプラス又はインデックスプラスデータ（第２フォーマ
ット）である。以下、テレビガイドプラスデータと言
う。該テレビガイドプラスデータは、番組情報サービス
として、テレビ信号を構成する奇数又は偶数フィールド
の１０〜２５番目の何れかの水平走査期間に重畳される
ものである。該テレビガイドプラスデータは、テレビ信
号から抜き取られた後、所定レベルでスライスされ、図
６（ｂ）の状態となる。詳細には、該テレビガイドプラ
スデータは、５周期のクロック、論理値「０」及び
「１」を特定の状態で組み合わせたスタートビット、及
び文字データから成る。尚、前記クロック及び前記スタ
ートビットが識別データに相当する。

【０００６】さて、図３は、従来の文字データのフォー
マット判定回路であり、前記キャプションデータの判定
を行う回路である。図４は前記キャプションデータを判
定できた場合のタイムチャートである。図３において、
（１）は分周回路であり、所定周波数の発振クロックＯ
ＳＣを分周するものである。（２）はカウンタであり、
ローアクティブの水平同期信号Ｈｓｙｎｃの立ち下がり
でリセットされると共に直ちにリセット解除され、分周
回路（１）の分周クロックを計数するものである。
（３）は第１ウインドウ回路であり、該第１ウインドウ
回路（３）は、２個の内部レジスタ（図示せず）及び一
致検出回路（図示せず）を内蔵している。一方の内部レ
ジスタには、カウンタ（２）が２１番目の水平同期信号
Ｈｓｙｎｃによるリセット解除時点から６周期目のラン
インクロックの終了時点（図４ａ）までの間に計数すべ
き値がセットされる。他方の内部レジスタには、カウン
タ（２）が２１番目の水平同期信号Ｈｓｙｎｃによるリ
セット解除時点からスタートビットの終了時点（図４
ｂ）までの間に計数すべき値がセットされる。一致検出
回路は、カウンタ（２）の計数値及び２個の内部レジス
タの値の一致比較を行うものである。そして、第１ウイ
ンドウ回路（３）は、カウンタ（２）の計数値が一方の
内部レジスタの値に達した時に一致検出回路の出力に従
ってハイレベルを出力し、その後、カウンタ（２）の計
数値が他方の内部レジスタの値に達した時に一致検出回
路の出力に従ってローレベルを出力する。（４）は３ビ
ットのシフトレジスタであり、第１ウインドウ回路
（３）のハイレベル期間（図４ａ〜ｂ）だけリセット解
除され、サンプリングクロックの立ち上がりに同期し
て、スライス後のキャプションデータの反転データを順
次シフトするものである。（５）はシフトレジスタ
（４）の値を検出する検出回路であり、シフトレジスタ
（４）の値が「１１１」（斜線部分）となった時にハイ
レベルを出力する。

【０００７】ＮＯＲゲート（６）（７）はＲＳフリップ
フロップを構成し、第２ウインドウ回路に相当する。Ｎ
ＯＲゲート（６）の一方の入力端子（リセット端子）に
は第１ウインドウ回路（３）の出力がインバータ（８）
を介して印加され、ＮＯＲゲート（７）の一方の入力端
子（セット端子）には検出回路（５）の出力が印加され
る。即ち、前記ＲＳフリップフロップは、第１ウインド
ウ回路（３）のハイレベル出力でリセット解除され、検
出回路（５）のハイレベル出力でセットされる。ＡＮＤ
ゲート（９）は、前記ＲＳフリップフロップがセットさ
れている間（図４ｃ〜ｂ）イネーブルとなり、キャプシ
ョンデータデータを通過させるものである。即ち、ＡＮ
Ｄゲート（９）は、キャプションデータを構成するスタ
ートビットの２ビット目「０」及び３ビット目「１」を
通過させる。

【０００８】（１０）は立ち上がり検出回路である。該
立ち上がり検出回路（１０）は、ＡＮＤゲート（９）か
ら出力されるスタートビットの２ビット目「０」及び３
ビット目「１」の変化点を検出し、検出パルスＰＲＥＳ
を出力する。（１１）はラッチクロック発生回路であ
る。該ラッチクロック発生回路（１１）は、検出パルス
ＰＲＥＳが印加されることによりイネーブルとなる。同
時に、該ラッチクロック発生回路（１１）は、検出パル
スＰＲＥＳが印加されることにより、キャプションデー
タを構成する文字データに同期したラッチクロックを発
生する。尚、前記ラッチクロックはキャプションデータ
を構成するランインクロックと同一周波数である。

【０００９】従って、正しい文字データを後段の文字表
示の為の信号処理回路（図示せず）に供給できることに
なる。

【００１０】

【発明が解決しようとする課題】しかしながら、図３に
おいて、前記キャプションデータに代わり、前記テレビ
ガイドプラスデータがテレビ信号の所定の水平走査期間
に重畳されて来た場合を考える。この場合、第１ウイン
ドウ回路（３）のハイレベル期間（図５ａ〜ｂ）におい
て、シフトレジスタ（４）の値が「１１１」にセットさ
れることはない。それは、前記テレビガイドプラスデー
タの識別データの論理値が前記キャプションデータの識
別データの論理値と異なることに起因する。従って、Ａ
ＮＤゲート（９）が閉じ、立ち上がり検出回路（１０）
は識別データの状態検出を実行できなくなってしまう。
即ち、立ち上がり検出回路（１０）は検出パルスＰＲＥ
Ｓを発生できない状態となる。よって、前記テレビガイ
ドプラスデータを構成する文字データを後段の信号処理
回路に正確に供給できなくなってしまう問題があった。
この状態を図５のタイムチャートに示す。

【００１１】そこで、本発明は、テレビ信号の水平走査
期間に２種類の前記フォーマットの何れが重畳された場
合でも、確実に判定できる文字データのフォーマット判
定回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、文字データの先頭に該文字データを識別する為の
特定の識別データが接続された第１フォーマット又は第
２フォーマットの何れが、映像信号の所定の水平走査期
間に重畳されているのかを判定する文字データのフォー
マット判定回路において、前記第１又は第２フォーマッ
トの識別データが一方の論理値の時に計数を行い且つ他
方の論理値の時に計数を停止するカウンタ回路と、前記
第１及び第２フォーマットの識別データの第１発生期間
のみ、前記カウンタ回路をイネーブルとする第１イネー
ブル回路と、前記カウンタ回路の計数値と特定閾値とを
比較する比較回路と、前記比較回路の比較出力に応じ
て、文字データが前記第１又は第２フォーマットの何れ
であるのかを判定するフォーマット判定回路と、を備え
た点である。

【００１３】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の文字データのフォーマッ
ト判定回路を示す回路ブロック図である。図２は図１の
動作を示すタイムチャートである。図１において、（１
２）は分周回路であり、発振クロックＯＳＣ（例えば１
４ＭＨｚ）を所定分周するものである。（１３）はカウ
ンタであり、ローアクティブの水平同期信号Ｈｓｙｎｃ
の立ち下がりでリセットされると共に直ちにリセット解
除され、分周回路（１２）の分周クロックを計数するも
のである。（１４）は第１ウインドウ回路（第１イネー
ブル回路）であり、２個の内部レジスタ（図示せず）及
び一致検出回路（図示せず）を内蔵する。一方の内部レ
ジスタには、カウンタ（１３）が２１番目の水平同期信
号Ｈｓｙｎｃによるリセット解除時点からキャプション
データを構成するランインクロックの６周期目の終了時
点（図２ａ）までの間に計数すべき値がセットされる。
他方の内部レジスタには、カウンタ（１３）が２１番目
の水平同期信号Ｈｓｙｎｃによるリセット解除時点から
キャプションデータを構成するスタートビットの２ビッ
ト目の中間時点（図６ｂ）までの間に計数すべき値がセ
ットされる。第１ウインドウ回路（１４）は、カウンタ
（１３）の計数値が一方の内部レジスタの値に達した時
に一致検出回路の出力に従ってハイレベルを出力し、そ
の後、カウンタ（１３）の計数値が他方の内部レジスタ
の値に達した時に一致検出回路の出力に従ってローレベ
ルを出力する。

【００１４】（１５）は６ビットのカウンタ（カウンタ
回路）であり、第１ウインドウ回路（１４）がハイレベ
ルを出力する期間（図２ａ〜ｂ）のみリセット解除され
る。（１６）はＡＮＤゲートであり、一方の入力端子に
はスライス後のキャプションデータ又はテレビガイドプ
ラスデータが印加され、他方の入力端子には発振クロッ
クＯＳＣが印加される。従って、カウンタ（１５）は、
第１ウインドウ回路（１４）のハイレベル出力期間にお
いて、キャプションデータ又はテレビガイドプラスデー
タが論理値「１」の時に、発振クロックＯＳＣを計数す
る。本発明の実施の形態において、ＡＮＤゲート（１
６）の一方の入力が正常なキャプションデータの場合、
カウンタ（１５）は図２ｂ時点で「００１０１１」を計
数するものとする。また、ＡＮＤゲート（１６）の一方
の入力が正常なテレビガイドプラスデータの場合、カウ
ンタ（１５）は図２ｂ時点で「１０１１００」を計数す
るものとする。

【００１５】（１７）は閾値検出回路であり、内部レジ
スタ（図示せず）及び一致検出回路（図示せず）を内蔵
する。内部レジスタには、図２ｂ時点において、カウン
タ（１５）が前記２種類のデータに応じて計数する「０
０１０１１」及び「１０１１００」の略中間値「０１１
１００」が閾値としてセットされる。閾値検出回路（１
７）は、カウンタ（１５）の計数値が閾値「０１１１０
０」を越えない時、ＡＮＤゲート（１６）の一方の入力
はキャプションデータであるものと判断し、一致検出回
路の出力に従ってローレベルを出力する。また、閾値検
出回路（１７）は、カウンタ（１５）の計数値が閾値
「０１１１００」を越えた時、ＡＮＤゲート（１６）の
一方の入力はテレビガイドプラスデータであるものと判
断し、一致検出回路の出力に従ってハイレベルを出力す
る。

【００１６】（１８）は低値検出回路であり、内部レジ
スタ（図示せず）及び一致検出回路（図示せず）を内蔵
する。内部レジスタには、図２ｂ時点において、カウン
タ（１５）がキャプションデータの場合に計数する「０
０１０１１」より低い値「０００１１１」がセットされ
る。低値検出回路（１８）は、カウンタ（１５）の計数
値が低値「０００１１１」を越えない時、ＡＮＤゲート
（１６）の一方の入力は異常であると判断し、一致検出
回路の出力に従ってローレベルを出力する。また、低値
検出回路（１８）は、カウンタ（１５）の計数値が低値
「０００１１１」を越えた時、ＡＮＤゲート（１６）の
入力はキャプションデータ又はテレビガイドプラスデー
タの何れか一方であるものと判断し、一致検出回路の出
力に従ってハイレベルを出力する。

【００１７】（１９）は高値検出回路であり、内部レジ
スタ（図示せず）及び一致検出回路（図示せず）を内蔵
する。内部レジスタには、図２ｂ時点において、カウン
タ（１５）がテレビガイドプラスデータの場合に計数す
る「１０１１００」より高い値「１１１１１１」がセッ
トされる。高値検出回路（１９）は、カウンタ（１５）
の計数値が高値「１１１１１１」を越えない時、ＡＮＤ
ゲート（１６）の一方の入力はキャプションデータ又は
テレビガイドプラスデータの何れか一方であるものと判
断し、一致検出回路の出力に従ってローレベルを出力す
る。また、高値検出回路（１９）は、カウンタ（１５）
の計数値が高値「１１１１１１」を越えた時、ＡＮＤゲ
ート（１６）の入力は異常であると判断し、一致検出回
路の出力に従ってハイレベルを出力する。

【００１８】ＮＯＲゲート（２０）（２１）は第１ＲＳ
フリップフロップを構成する。ＮＯＲゲート（２０）の
一方の入力端子（リセット端子）には閾値検出回路（１
７）の出力が印加され、ＮＯＲゲート（２１）の一方の
入力端子（セット端子）には低値検出回路（１８）の出
力が印加される。即ち、第１ＲＳフリップフロップは、
閾値検出回路（１７）のハイレベル出力でリセットさ
れ、低値検出回路（１８）のハイレベル出力でセットさ
れる。

【００１９】ＮＯＲゲート（２２）（２３）は第２ＲＳ
フリップフロップを構成する。ＮＯＲゲート（２２）の
一方の入力端子（リセット端子）には高値検出回路（１
９）の出力が印加され、ＮＯＲゲート（２３）の一方の
入力端子（セット端子）には閾値検出回路（１７）の出
力が印加される。即ち、第２ＲＳフリップフロップは、
高値検出回路（１９）のハイレベル出力でリセットさ
れ、閾値検出回路（１７）のハイレベル出力でセットさ
れる。

【００２０】従って、前記第１及び第２ＲＳフリップフ
ロップの出力は相補的にハイレベル又はローレベルとな
る。尚、前記第１及び第２ＲＳフリップフロップは、初
期状態において、ローレベルを出力する様に設定され
る。尚、閾値検出回路（１７）、低値検出回路（１
８）、高値検出回路（１９）、前記第１及び第２ＲＳフ
リップフロップより比較回路が構成される。

【００２１】（２４）は第２ウインドウ回路（第２イネ
ーブル回路）であり、２個の内部レジスタ（図示せず）
及び一致検出回路（図示せず）を内蔵する。一方の内部
レジスタには、カウンタ（１３）が２１番目の水平同期
信号Ｈｓｙｎｃによるリセット解除時点からキャプショ
ンデータを構成するスタートビットの２ビット目の中間
時点（図２ｂ）までの間に計数する値がセットされる。
他方の内部レジスタには、カウンタ（１３）が２１番目
の水平同期信号Ｈｓｙｎｃによるリセット解除時点から
スタートビットの３ビット目の中間時点（図２ｃ）まで
の間に計数する値がセットされる。第２ウインドウ回路
（２４）は、カウンタ（１３）の計数値が一方の内部レ
ジスタのセット値に達した時に一致検出回路の出力に従
ってハイレベルを出力し、その後、カウンタ（１３）の
計数値が他方の内部レジスタのセット値に達した時に一
致検出回路の出力に従ってローレベルを出力する。

【００２２】（２５）は立ち上がり検出回路であり、第
２ウインドウ回路（２４）のハイレベル出力期間（図２
ｂ〜ｃ）のみイネーブルとなり、更に、前記第１ＲＳフ
リップフロップがセットされた時のみキャプションデー
タを構成するスタートビットの立ち上がりを検出する。
立ち上がり検出回路（２５）は、スタートビットの立ち
上がりを検出した時に検出パルスＰＲＥＳを出力する。

【００２３】（２６）はラッチクロック発生回路であ
り、検出パルスＰＲＥＳが印加されることによりイネー
ブルとなる。同時に、ラッチクロック発生回路（２６）
は、検出パルスＰＲＥＳが印加されることにより、キャ
プションデータを構成する文字データに同期したラッチ
クロックを発生する。尚、前記ラッチクロックはキャプ
ションデータを構成するランインクロックと同一周波数
である。従って、ラッチクロックが文字データに同期す
ることにより、正しい文字データを後段の文字表示の為
の信号処理回路に供給できることになる。

【００２４】（２７）は立ち下がり検出回路であり、第
２ウインドウ回路（２４）のハイレベル出力期間（図２
ｂ〜ｃ）のみイネーブルとなり、更に、前記第２ＲＳフ
リップフロップがセットされた時のみテレビガイドプラ
スデータを構成するスタートビットの立ち下がりを検出
する。立ち下がり検出回路（２７）は、スタートビット
の立ち下がりを検出した時に検出パルスＰＲＥＳを出力
する。

【００２５】（２８）はラッチクロック発生回路であ
り、検出パルスＰＲＥＳが印加されることによりイネー
ブルとなる。同時に、ラッチクロック発生回路（２８）
は、検出パルスＰＲＥＳが印加されることにより、テレ
ビガイドプラスデータを構成する文字データに同期した
ラッチクロックを発生する。尚、前記ラッチクロックは
テレビガイドプラスデータを構成するランインクロック
の２倍の周波数である。従って、ラッチクロックが文字
データに同期することにより、正しい文字データを後段
の文字表示の為の信号処理回路に供給できることにな
る。

【００２６】尚、立ち上がり検出回路（２５）及び立ち
下がり検出回路（２７）がフォーマット判定回路に相当
する。例えば、ＡＮＤゲート（１６）の入力がキャプシ
ョンデータの場合、図２ｂ時点において、低値検出回路
（１８）がハイレベルを出力し、閾値検出回路（１７）
及び高値検出回路（１９）がローレベルを出力する。す
ると、前記第１ＲＳフリップフロップがハイレベルを出
力し、前記第２ＲＳフリップフロップがローレベルを出
力する。従って、立ち上がり検出回路（２５）は、第２
ウインドウ回路（２４）のハイレベル出力期間（図２ｂ
〜ｃ）のみイネーブルとなり、この期間に存在するキャ
プションデータのスタートビットの立ち上がりを検出
し、検出パルスＰＲＥＳを出力することになる。この
時、立ち下がり検出回路（２７）は、イネーブルとなる
が、前記第２ＲＳフリップフロップのローレベル出力に
伴い、検出動作を行えない状態となっている。

【００２７】また、ＡＮＤゲート（１６）の入力がテレ
ビガイドプラスデータの場合、図２ｂ時点において、閾
値検出回路（１７）及び低値検出回路（１８）がハイレ
ベルを出力し、高値検出回路（１９）がローレベルを出
力する。すると、前記第１ＲＳフリップフロップがロー
レベルを出力し、前記第２ＲＳフリップフロップがハイ
レベルを出力する。従って、立ち上がり検出回路（２
７）は、第２ウインドウ回路（２４）のハイレベル出力
期間（図２ｂ〜ｃ）のみイネーブルとなり、この期間に
存在するテレビガイドプラスデータのスタートビットの
立ち下がりを検出し、検出パルスＰＲＥＳを出力するこ
とになる。この時、立ち下がり検出回路（２５）は、イ
ネーブルとなるが、前記第１ＲＳフリップフロップのロ
ーレベル出力に伴い、検出動作を行えない状態となって
いる。

【００２８】以上より、カウンタ（１５）の計数値と閾
値「０１１１００」との大小を比較することにより、テ
レビ信号の所定の水平走査期間に重畳した情報がキャプ
ションデータ又はテレビガイドプラスデータの何れか一
方であることを確実に判定でき、テレビ画面に正しい文
字表示を行うことができる。

【００２９】

【発明の効果】本発明によれば、カウンタ回路の計数値
と特定閾値との大小を比較することにより、映像信号の
所定の水平走査期間に重畳した文字データが第１又は第
２フォーマットの何れか一方であることを確実に判定で
き、テレビ画面に正確な文字表示を行える利点が得られ
る。

【図面の簡単な説明】

【図１】本発明の文字データのフォーマット判定回路を
示す回路ブロック図である。

【図２】図１の動作を示すタイムチャートである。

【図３】従来の文字データのフォーマット判定回路を示
す回路ブロック図である。

【図４】図３の動作を示すタイムチャートである。

【図５】図３の異なる動作を示すタイムチャートであ
る。

【図６】２種類の異なるデータフォーマットを示す波形
図である。

【符号の説明】

（１４） 第１ウインドウ回路 （１５） カウンタ （１６） ＡＮＤゲート （１７） 閾値検出回路 （２０）（２１）（２２）（２３） ＮＯＲゲート （２４） 第２ウインドウ回路 （２５） 立ち上がり検出回路 （２７） 立ち下がり検出回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 文字データの先頭に該文字データを識別
   する為の特定の識別データが接続された第１フォーマッ
   ト又は第２フォーマットの何れが、映像信号の所定の水
   平走査期間に重畳されているのかを判定する文字データ
   のフォーマット判定回路において、 前記第１又は第２フォーマットの識別データが一方の論
   理値の時に計数を行い且つ他方の論理値の時に計数を停
   止するカウンタ回路と、 前記第１及び第２フォーマットの識別データの第１発生
   期間のみ、前記カウンタ回路をイネーブルとする第１イ
   ネーブル回路と、 前記カウンタ回路の計数値と特定閾値とを比較する比較
   回路と、 前記比較回路の比較出力に応じて、文字データが前記第
   １又は第２フォーマットの何れであるのかを判定するフ
   ォーマット判定回路と、 を備えたことを特徴とする文字データのフォーマット判
   定回路。
2. 【請求項２】 前記フォーマット判定回路は、 前記比較回路の比較出力が一方の論理値の時、前記第１
   フォーマットの識別データの変化を検出する第１検出回
   路と、 前記比較回路の比較出力が他方の論理値の時、前記第２
   フォーマットの識別データの変化を検出する第２検出回
   路と、 前記第１及び第２フォーマットの識別データの第１発生
   期間に続く第２発生期間のみ、前記第１及び第２検出回
   路をイネーブルとする第２イネーブル回路と、 から成ることを特徴とする請求項１記載の文字データの
   フォーマット判定回路。
3. 【請求項３】 前記特定閾値は、前記カウンタ回路が前
   記第１及び第２フォーマットの識別データを最終的に計
   数した値の間で設定されることを特徴とする請求項１記
   載の文字データのフォーマット判定回路。