JPH09219004A - 磁気ヘッド駆動回路 - Google Patents
磁気ヘッド駆動回路Info
- Publication number
- JPH09219004A JPH09219004A JP5246296A JP5246296A JPH09219004A JP H09219004 A JPH09219004 A JP H09219004A JP 5246296 A JP5246296 A JP 5246296A JP 5246296 A JP5246296 A JP 5246296A JP H09219004 A JPH09219004 A JP H09219004A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- magnetic head
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Abstract
(57)【要約】
【課題】 磁気記憶装置においてデータ書込み速度を速
くするには、書込み電流の切換え時間を短縮しなければ
ならず、そのためには、書込み電流の方向切換え時の電
流変化率を大きくする必要がある。 【解決手段】 ヘッド端子に接続され書込みデータ信号
によってスイッチングされるトランジスタに、書込み電
流を与える定電流源をそれぞれ接続するとともに方向切
換え時の初期にのみ過渡的に電流を流す補助電流源を設
け、上記トランジスタのスイッチングに応じて上記補助
電流源をスイッチングさせるようにした。
くするには、書込み電流の切換え時間を短縮しなければ
ならず、そのためには、書込み電流の方向切換え時の電
流変化率を大きくする必要がある。 【解決手段】 ヘッド端子に接続され書込みデータ信号
によってスイッチングされるトランジスタに、書込み電
流を与える定電流源をそれぞれ接続するとともに方向切
換え時の初期にのみ過渡的に電流を流す補助電流源を設
け、上記トランジスタのスイッチングに応じて上記補助
電流源をスイッチングさせるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、書き込みデータに従っ
て磁気ヘッドを駆動するための駆動回路さらには書き込
み時における磁気ヘッドに流れる電流の方向切換え時間
の短縮化に適用して有効な技術に関し、例えば磁気ディ
スクドライブ装置のヘッド部に設けられるリード・ライ
トＩＣに利用して有効な技術に関する。
て磁気ヘッドを駆動するための駆動回路さらには書き込
み時における磁気ヘッドに流れる電流の方向切換え時間
の短縮化に適用して有効な技術に関し、例えば磁気ディ
スクドライブ装置のヘッド部に設けられるリード・ライ
トＩＣに利用して有効な技術に関する。
【０００２】
【従来の技術】磁気ディスクを記憶媒体とする磁気ディ
スク装置は、磁気ヘッドに書き込み信号を与えて駆動す
るライトアンプと、データの読み出しを行なうためのリ
ードアンプとを含む磁気ヘッドドライバ半導体集積回路
を備えている。
スク装置は、磁気ヘッドに書き込み信号を与えて駆動す
るライトアンプと、データの読み出しを行なうためのリ
ードアンプとを含む磁気ヘッドドライバ半導体集積回路
を備えている。
【０００３】ライトアンプを有する磁気ヘッドドライバ
半導体集積回路については、例えばＩＳＳＣＣ９３／Ｓ
ＥＳＳＩＯＮ１３／ＨＡＲＤ ＤＩＳＫ ＡＮＤ ＴＡ
ＰＥＤＲＩＶＥＳ／ ＰＡＰＥＲ ＦＡ１３．４等に記
載されている。
半導体集積回路については、例えばＩＳＳＣＣ９３／Ｓ
ＥＳＳＩＯＮ１３／ＨＡＲＤ ＤＩＳＫ ＡＮＤ ＴＡ
ＰＥＤＲＩＶＥＳ／ ＰＡＰＥＲ ＦＡ１３．４等に記
載されている。
【０００４】
【発明が解決しようとする課題】磁気記憶装置において
データ書込み速度を速くするには、書込み電流の方向切
換え時間を短縮しなければならず、そのためには、書込
み電流の方向切換え時の電流変化率を大きくする必要が
ある。ところで、磁気ヘッド駆動回路は、磁気ヘッドに
流れる書込み電流の方向切換えをトランジスタのオン／
オフ・スイッチングで行なうように構成されている。そ
のため、書込み電流の方向切換え時の電流変化率は電流
スイッチング用のトランジスタの動作速度に制限されて
しまう。
データ書込み速度を速くするには、書込み電流の方向切
換え時間を短縮しなければならず、そのためには、書込
み電流の方向切換え時の電流変化率を大きくする必要が
ある。ところで、磁気ヘッド駆動回路は、磁気ヘッドに
流れる書込み電流の方向切換えをトランジスタのオン／
オフ・スイッチングで行なうように構成されている。そ
のため、書込み電流の方向切換え時の電流変化率は電流
スイッチング用のトランジスタの動作速度に制限されて
しまう。
【０００５】この発明の目的は、書込み電流の方向切換
え時に過渡的に電流を増大させることで書込み速度の高
速化が可能な磁気ヘッド駆動回路を提供することにあ
る。
え時に過渡的に電流を増大させることで書込み速度の高
速化が可能な磁気ヘッド駆動回路を提供することにあ
る。
【０００６】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００８】すなわち、本発明は、ヘッド端子に接続さ
れ書込みデータ信号によってスイッチングされるトラン
ジスタに、書込み電流を与える電流源をそれぞれ接続す
るとともに方向切換え時の初期にのみ過渡的に電流を流
す補助電流源を設け、上記トランジスタのスイッチング
に応じて上記補助電流源をスイッチングさせるようにし
たものである。
れ書込みデータ信号によってスイッチングされるトラン
ジスタに、書込み電流を与える電流源をそれぞれ接続す
るとともに方向切換え時の初期にのみ過渡的に電流を流
す補助電流源を設け、上記トランジスタのスイッチング
に応じて上記補助電流源をスイッチングさせるようにし
たものである。
【０００９】上記した手段によれば、データ書込み時に
おける磁気ヘッドに流れる電流の方向切換えの際に過渡
的に電流を増大させることができるため、書込み電流の
変化率を高めることができる。
おける磁気ヘッドに流れる電流の方向切換えの際に過渡
的に電流を増大させることができるため、書込み電流の
変化率を高めることができる。
【００１０】また、上記電流源を構成するトランジスタ
のコレクタにはクランプ用トランジスタを接続すること
により、書込み電流の反転の際にヘッド端子電圧に生じ
るアンダーシュートを抑制し書込み速度の高速化を図る
ようにすることができる。
のコレクタにはクランプ用トランジスタを接続すること
により、書込み電流の反転の際にヘッド端子電圧に生じ
るアンダーシュートを抑制し書込み速度の高速化を図る
ようにすることができる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
面に基づいて説明する。
【００１２】図１に本発明に係る磁気ヘッド駆動回路の
ライトアンプ回路の一実施例の概略構成が示されてい
る。この実施例のライトアンプ回路は、コイルのような
インダクティブヘッドＬが接続されるヘッド端子Ｘ，Ｙ
と電源電圧Ｖｃｃとの間に、書込みデータ信号Ｄ，／Ｄ
（／ＤはＤの反転信号）によって相補的にスイッチング
されるＮＰＮトランジスタＱ１，Ｑ２が、またヘッド端
子Ｘ，Ｙと接地点ＧＮＤとの間には主電流源ＭＣ１，Ｍ
Ｃ２が接続されている。主電流源ＭＣ１，ＭＣ２も書込
みデータ信号Ｄ，／Ｄによってオン、オフされるように
構成されており、これによってＤがロウレベルのときは
Ｑ１がオフ、Ｑ２がオンするとともに主電流源ＭＣ１が
オン、ＭＣ２がオフしてヘッドＬにはＹからＸに向かう
電流Ｉｗ（この実施例では電流のこの向きを正とする）
が流れる。一方、書込み信号Ｄがハイレベルのときは、
トランジスタＱ１がオン、Ｑ２がオフするとともに主電
流源ＭＣ１がオフ、ＭＣ２がオンしてヘッドＬにはＸか
らＹに向かう電流（−Ｉｗ）が流れる。
ライトアンプ回路の一実施例の概略構成が示されてい
る。この実施例のライトアンプ回路は、コイルのような
インダクティブヘッドＬが接続されるヘッド端子Ｘ，Ｙ
と電源電圧Ｖｃｃとの間に、書込みデータ信号Ｄ，／Ｄ
（／ＤはＤの反転信号）によって相補的にスイッチング
されるＮＰＮトランジスタＱ１，Ｑ２が、またヘッド端
子Ｘ，Ｙと接地点ＧＮＤとの間には主電流源ＭＣ１，Ｍ
Ｃ２が接続されている。主電流源ＭＣ１，ＭＣ２も書込
みデータ信号Ｄ，／Ｄによってオン、オフされるように
構成されており、これによってＤがロウレベルのときは
Ｑ１がオフ、Ｑ２がオンするとともに主電流源ＭＣ１が
オン、ＭＣ２がオフしてヘッドＬにはＹからＸに向かう
電流Ｉｗ（この実施例では電流のこの向きを正とする）
が流れる。一方、書込み信号Ｄがハイレベルのときは、
トランジスタＱ１がオン、Ｑ２がオフするとともに主電
流源ＭＣ１がオフ、ＭＣ２がオンしてヘッドＬにはＸか
らＹに向かう電流（−Ｉｗ）が流れる。
【００１３】また、上記ヘッド端子Ｘ，Ｙに補助電流源
ＳＣ１，ＳＣ２が接続されており、これらの補助電流源
ＳＣ１，ＳＣ２は書込みデータ信号Ｄ，／Ｄによって上
記主電流源ＭＣ１，ＭＣ２と同様にオン、オフされるよ
うに構成されている。さらに、この実施例では、上記主
電流源ＭＣ１，ＭＣ２に電流が流れ始めたか否かを検出
する電流検出回路ＣＤ１，ＣＤ２が設けられており、電
流検出回路ＣＤ１が主電流源ＭＣ１に電流が流れ始めた
のを検出すると補助電流源ＳＣ１を速やかにオフさせ、
電流検出回路ＣＤ２が主電流源ＭＣ２に電流が流れ始め
たのを検出すると補助電流源ＳＣ２を速やかにオフさせ
るように構成されている。これによって、データ書込み
時における磁気ヘッドに流れる電流の方向切換えの際に
過渡的に電流を増大させることができるため、書込み電
流の変化率を高め書込み速度の高速化を図ることができ
る。
ＳＣ１，ＳＣ２が接続されており、これらの補助電流源
ＳＣ１，ＳＣ２は書込みデータ信号Ｄ，／Ｄによって上
記主電流源ＭＣ１，ＭＣ２と同様にオン、オフされるよ
うに構成されている。さらに、この実施例では、上記主
電流源ＭＣ１，ＭＣ２に電流が流れ始めたか否かを検出
する電流検出回路ＣＤ１，ＣＤ２が設けられており、電
流検出回路ＣＤ１が主電流源ＭＣ１に電流が流れ始めた
のを検出すると補助電流源ＳＣ１を速やかにオフさせ、
電流検出回路ＣＤ２が主電流源ＭＣ２に電流が流れ始め
たのを検出すると補助電流源ＳＣ２を速やかにオフさせ
るように構成されている。これによって、データ書込み
時における磁気ヘッドに流れる電流の方向切換えの際に
過渡的に電流を増大させることができるため、書込み電
流の変化率を高め書込み速度の高速化を図ることができ
る。
【００１４】特に制限されないが、図１の回路はシリコ
ンのような１個の半導体チップ上において半導体集積回
路として形成されるとともに、上記ヘッド端子Ｘ，Ｙは
半導体チップに設けられた外部端子として構成される。
ンのような１個の半導体チップ上において半導体集積回
路として形成されるとともに、上記ヘッド端子Ｘ，Ｙは
半導体チップに設けられた外部端子として構成される。
【００１５】図２には、図１のライトアンプ回路の具体
的な回路例が示されている。
的な回路例が示されている。
【００１６】この実施例では、主電流源ＭＣ１は上記ヘ
ッド端子Ｘに接続された電流スイッチング用トランジス
タＱ１のエミッタと接地点との間に直列に接続されたＮ
ＰＮトランジスタＱ３および抵抗Ｒ１により、また主電
流源ＭＣ２は上記ヘッド端子Ｙに接続された電流スイッ
チング用トランジスタＱ２のエミッタと接地点との間に
直列に接続されたＮＰＮトランジスタＱ４および抵抗Ｒ
２によりそれぞれ構成されている。
ッド端子Ｘに接続された電流スイッチング用トランジス
タＱ１のエミッタと接地点との間に直列に接続されたＮ
ＰＮトランジスタＱ３および抵抗Ｒ１により、また主電
流源ＭＣ２は上記ヘッド端子Ｙに接続された電流スイッ
チング用トランジスタＱ２のエミッタと接地点との間に
直列に接続されたＮＰＮトランジスタＱ４および抵抗Ｒ
２によりそれぞれ構成されている。
【００１７】また、上記トランジスタＱ３，Ｑ４のコレ
クタには、そのコレクタ電位を制限することでＱ３，Ｑ
４の飽和を防止して高速化を図るためのクランプ用トラ
ンジスタＱ１１，Ｑ１２のエミッタが接続されている。
このクランプ用トランジスタＱ１１，Ｑ１２のコレクタ
は電源電圧Ｖｃｃに接続され、そのベースには＋２Ｖの
ような定電圧Ｖ３が印加されることにより、エミッタ電
位すなわちトランジスタＱ３，Ｑ４のコレクタ電位をベ
ース・エミッタ間電圧ＶBE分低い１．２Ｖのような電位
にクランプする。なお、この実施例では、電源電圧Ｖｃ
ｃは例えば＋５Ｖのような電圧にされる。
クタには、そのコレクタ電位を制限することでＱ３，Ｑ
４の飽和を防止して高速化を図るためのクランプ用トラ
ンジスタＱ１１，Ｑ１２のエミッタが接続されている。
このクランプ用トランジスタＱ１１，Ｑ１２のコレクタ
は電源電圧Ｖｃｃに接続され、そのベースには＋２Ｖの
ような定電圧Ｖ３が印加されることにより、エミッタ電
位すなわちトランジスタＱ３，Ｑ４のコレクタ電位をベ
ース・エミッタ間電圧ＶBE分低い１．２Ｖのような電位
にクランプする。なお、この実施例では、電源電圧Ｖｃ
ｃは例えば＋５Ｖのような電圧にされる。
【００１８】この実施例においては、上記トランジスタ
Ｑ３，Ｑ４もトランジスタＱ１，Ｑ２に合わせてオン／
オフされるように構成されている。すなわち、トランジ
スタＱ３，Ｑ４のベースにはそれぞれトランジスタＱ２
３，Ｑ２４のベースが接続されており、これらのベース
は各々電源電圧Ｖｃｃと接地点との間に直列に接続され
たトランジスタＱ２１と抵抗Ｒ９またはＱ２２と抵抗Ｒ
１０とからなるバイアス回路によってバイアスされて、
Ｑ３とＱ２３およびＱ４とＱ２４はそれぞれカレントミ
ラー回路を構成している。そして、上記トランジスタＱ
２３，Ｑ２４のコレクタ端子は、書込みデータ信号Ｄ，
／ＤによってスイッチングされるＰＮＰトランジスタＱ
３３，Ｑ３４を介して共通の定電流源Ｉ１に接続されて
いる。
Ｑ３，Ｑ４もトランジスタＱ１，Ｑ２に合わせてオン／
オフされるように構成されている。すなわち、トランジ
スタＱ３，Ｑ４のベースにはそれぞれトランジスタＱ２
３，Ｑ２４のベースが接続されており、これらのベース
は各々電源電圧Ｖｃｃと接地点との間に直列に接続され
たトランジスタＱ２１と抵抗Ｒ９またはＱ２２と抵抗Ｒ
１０とからなるバイアス回路によってバイアスされて、
Ｑ３とＱ２３およびＱ４とＱ２４はそれぞれカレントミ
ラー回路を構成している。そして、上記トランジスタＱ
２３，Ｑ２４のコレクタ端子は、書込みデータ信号Ｄ，
／ＤによってスイッチングされるＰＮＰトランジスタＱ
３３，Ｑ３４を介して共通の定電流源Ｉ１に接続されて
いる。
【００１９】これによって、書込みデータ信号Ｄがロウ
レベルになってトランジスタＱ３３がオンされると、電
流Ｉ１がトランジスタＱ２３に流れ、これとカレントミ
ラーをなす上記トランジスタＱ３にも電流が流れてＱ３
は定電流用トランジスタとして動作し、ヘッドＬにはＹ
からＸ向きの電流が流されるようになる。このときトラ
ンジスタＱ３４はハイレベルの書込みデータ信号／Ｄに
よってオフされているため、トランジスタＱ２４および
Ｑ４には電流が流れないようにされる。つまり主電流源
ＭＣ２としてのトランジスタＱ４がオフ状態とされる。
レベルになってトランジスタＱ３３がオンされると、電
流Ｉ１がトランジスタＱ２３に流れ、これとカレントミ
ラーをなす上記トランジスタＱ３にも電流が流れてＱ３
は定電流用トランジスタとして動作し、ヘッドＬにはＹ
からＸ向きの電流が流されるようになる。このときトラ
ンジスタＱ３４はハイレベルの書込みデータ信号／Ｄに
よってオフされているため、トランジスタＱ２４および
Ｑ４には電流が流れないようにされる。つまり主電流源
ＭＣ２としてのトランジスタＱ４がオフ状態とされる。
【００２０】一方、書込みデータ信号／Ｄがロウレベル
になってトランジスタＱ３４がオンされると、電流Ｉ１
がトランジスタＱ２４に流れ、これとカレントミラーを
なす上記トランジスタＱ４にも電流が流れてＱ４は定電
流用トランジスタとして動作し、ヘッドＬにはＸからＹ
向きの電流が流されるようになる。このときトランジス
タＱ３３はロウレベルの書込みデータ信号Ｄによってオ
フされているため、トランジスタＱ２３およびＱ３には
電流が流れないようにされる。つまり主電流源ＭＣ１と
してのトランジスタＱ３がオフ状態とされる。
になってトランジスタＱ３４がオンされると、電流Ｉ１
がトランジスタＱ２４に流れ、これとカレントミラーを
なす上記トランジスタＱ４にも電流が流れてＱ４は定電
流用トランジスタとして動作し、ヘッドＬにはＸからＹ
向きの電流が流されるようになる。このときトランジス
タＱ３３はロウレベルの書込みデータ信号Ｄによってオ
フされているため、トランジスタＱ２３およびＱ３には
電流が流れないようにされる。つまり主電流源ＭＣ１と
してのトランジスタＱ３がオフ状態とされる。
【００２１】さらにこの実施例では、書込み電流の方向
切換え時に過渡的にヘッドに流す電流を増加させる補助
電流源ＳＣ１，ＳＣ２としてのトランジスタＱ５，Ｑ６
が、上記ヘッド端子Ｘ，Ｙにそれぞれ接続されている。
しかも、この実施例においては、上記補助電流用トラン
ジスタＱ５，Ｑ６もトランジスタＱ１，Ｑ２に合わせて
オン／オフされるように構成されている。すなわち、ト
ランジスタＱ５，Ｑ６のベースにはそれぞれトランジス
タＱ７，Ｑ８のベースが接続されており、これらのベー
スは各々電源電圧Ｖｃｃと接地点との間に直列に接続さ
れたトランジスタＱ１９と抵抗Ｒ１１またはＱ２０と抵
抗Ｒ１２とからなるバイアス回路によってバイアスされ
て、Ｑ５とＱ７およびＱ６とＱ８はそれぞれカレントミ
ラー回路を構成している。そして、上記トランジスタＱ
７，Ｑ８のコレクタ端子は、書込みデータ信号Ｄ，／Ｄ
によってスイッチングされるＰＮＰトランジスタＱ３
５，Ｑ３６を介して共通の定電流源Ｉ２に接続されてい
る。
切換え時に過渡的にヘッドに流す電流を増加させる補助
電流源ＳＣ１，ＳＣ２としてのトランジスタＱ５，Ｑ６
が、上記ヘッド端子Ｘ，Ｙにそれぞれ接続されている。
しかも、この実施例においては、上記補助電流用トラン
ジスタＱ５，Ｑ６もトランジスタＱ１，Ｑ２に合わせて
オン／オフされるように構成されている。すなわち、ト
ランジスタＱ５，Ｑ６のベースにはそれぞれトランジス
タＱ７，Ｑ８のベースが接続されており、これらのベー
スは各々電源電圧Ｖｃｃと接地点との間に直列に接続さ
れたトランジスタＱ１９と抵抗Ｒ１１またはＱ２０と抵
抗Ｒ１２とからなるバイアス回路によってバイアスされ
て、Ｑ５とＱ７およびＱ６とＱ８はそれぞれカレントミ
ラー回路を構成している。そして、上記トランジスタＱ
７，Ｑ８のコレクタ端子は、書込みデータ信号Ｄ，／Ｄ
によってスイッチングされるＰＮＰトランジスタＱ３
５，Ｑ３６を介して共通の定電流源Ｉ２に接続されてい
る。
【００２２】これによって、書込みデータ信号Ｄがロウ
レベルになってトランジスタＱ３５がオンされると、電
流Ｉ２がトランジスタＱ７に流れ、これとカレントミラ
ーをなす上記定電流用トランジスタＱ５にも電流が流れ
てヘッドＬには端子ＹからＸ向きの補助電流が加算され
て流されるようになる。このときトランジスタＱ３６は
ハイレベルの書込みデータ信号／Ｄによってオフされて
いるため、トランジスタＱ８およびＱ６には電流が流れ
ないようにされる。
レベルになってトランジスタＱ３５がオンされると、電
流Ｉ２がトランジスタＱ７に流れ、これとカレントミラ
ーをなす上記定電流用トランジスタＱ５にも電流が流れ
てヘッドＬには端子ＹからＸ向きの補助電流が加算され
て流されるようになる。このときトランジスタＱ３６は
ハイレベルの書込みデータ信号／Ｄによってオフされて
いるため、トランジスタＱ８およびＱ６には電流が流れ
ないようにされる。
【００２３】一方、書込みデータ信号／Ｄがロウレベル
になってトランジスタＱ３６がオンされると、電流Ｉ２
がトランジスタＱ８に流れ、これとカレントミラーをな
す上記定電流用トランジスタＱ６にも電流が流れてヘッ
ドＬには端子ＸからＹ向きの補助電流が加算されて流さ
れるようになる。このときトランジスタＱ３５はロウレ
ベルの書込みデータ信号Ｄによってオフされているた
め、トランジスタＱ７およびＱ５には電流が流れないよ
うにされる。上記電流Ｉ２の大きさは主電流源の電流Ｉ
１と同程度で良く、例えば数ｍＡのようなオーダーが選
択される。
になってトランジスタＱ３６がオンされると、電流Ｉ２
がトランジスタＱ８に流れ、これとカレントミラーをな
す上記定電流用トランジスタＱ６にも電流が流れてヘッ
ドＬには端子ＸからＹ向きの補助電流が加算されて流さ
れるようになる。このときトランジスタＱ３５はロウレ
ベルの書込みデータ信号Ｄによってオフされているた
め、トランジスタＱ７およびＱ５には電流が流れないよ
うにされる。上記電流Ｉ２の大きさは主電流源の電流Ｉ
１と同程度で良く、例えば数ｍＡのようなオーダーが選
択される。
【００２４】この実施例では、上記トランジスタＱ５，
Ｑ６に、ヘッドの電流方向切換え時に過渡的つまり一時
的に電流を流すようにするため、定電流用トランジスタ
Ｑ３，Ｑ４に電流が流れ始めたのを検出して上記トラン
ジスタＱ７，Ｑ８をオフさせるための電流検出回路が設
けられている。トランジスタＱ１３，Ｑ１５，Ｑ１７，
Ｑ９およびＱ１４，Ｑ１６，Ｑ１８，Ｑ１０がそれぞれ
上記電流検出回路を構成するトランジスタである。上記
トランジスタのうちＱ１３はＱ３と同様Ｑ２３とカレン
トミラーをなし、Ｑ１４はＱ４と同様Ｑ２４とカレント
ミラーをなすように接続されている。これとともに、ト
ランジスタＱ１３と直列接続されたＰＮＰトランジスタ
Ｑ１５はＱ１７とカレントミラーをなし、トランジスタ
Ｑ１４と直列接続されたＰＮＰトランジスタＱ１６はＱ
１８とカレントミラーをなすように構成されている。
Ｑ６に、ヘッドの電流方向切換え時に過渡的つまり一時
的に電流を流すようにするため、定電流用トランジスタ
Ｑ３，Ｑ４に電流が流れ始めたのを検出して上記トラン
ジスタＱ７，Ｑ８をオフさせるための電流検出回路が設
けられている。トランジスタＱ１３，Ｑ１５，Ｑ１７，
Ｑ９およびＱ１４，Ｑ１６，Ｑ１８，Ｑ１０がそれぞれ
上記電流検出回路を構成するトランジスタである。上記
トランジスタのうちＱ１３はＱ３と同様Ｑ２３とカレン
トミラーをなし、Ｑ１４はＱ４と同様Ｑ２４とカレント
ミラーをなすように接続されている。これとともに、ト
ランジスタＱ１３と直列接続されたＰＮＰトランジスタ
Ｑ１５はＱ１７とカレントミラーをなし、トランジスタ
Ｑ１４と直列接続されたＰＮＰトランジスタＱ１６はＱ
１８とカレントミラーをなすように構成されている。
【００２５】また、上記トランジスタＱ９，Ｑ１０は上
記トランジスタＱ７，Ｑ８のコレクタと接地点との間に
接続されて電流バイパス用トランジスタとして作用する
とともに、Ｑ１７およびＱ１８のコレクタと接地点との
間には電流−電圧変換手段としての抵抗Ｒ１３とＲ１４
が接続されており、Ｑ１７およびＱ１８のコレクタにそ
れぞれ電流バイパス用トランジスタＱ９，Ｑ１０のベー
スが接続されている。このトランジスタＱ９とＱ１０は
ショットキー・トランジスタで構成されている。なお、
トランジスタＱ９，Ｑ１０としてショットキー・トラン
ジスタを用いたのは、これらのトランジスタの飽和を防
止してオン状態からオフ状態への切り換えを速くするた
めである。
記トランジスタＱ７，Ｑ８のコレクタと接地点との間に
接続されて電流バイパス用トランジスタとして作用する
とともに、Ｑ１７およびＱ１８のコレクタと接地点との
間には電流−電圧変換手段としての抵抗Ｒ１３とＲ１４
が接続されており、Ｑ１７およびＱ１８のコレクタにそ
れぞれ電流バイパス用トランジスタＱ９，Ｑ１０のベー
スが接続されている。このトランジスタＱ９とＱ１０は
ショットキー・トランジスタで構成されている。なお、
トランジスタＱ９，Ｑ１０としてショットキー・トラン
ジスタを用いたのは、これらのトランジスタの飽和を防
止してオン状態からオフ状態への切り換えを速くするた
めである。
【００２６】従って、書込みデータ信号Ｄのロウレベル
への変化に伴ってトランジスタＱ３に電流が流れ始める
とトランジスタＱ１３にも電流が流れ、Ｑ１５によって
Ｑ１７に電流が転写されるため、上記ショットキー・ト
ランジスタＱ９のベース電圧が高くなってオンされ、Ｑ
１９がオフされることによってＱ５がオフされる。その
結果、トランジスタＱ５によってヘッドＬに流されてい
た補助電流Ｉ２が速やかに遮断され、ヘッドＬにはトラ
ンジスタＱ３による電流Ｉ１のみが流されるようにな
る。
への変化に伴ってトランジスタＱ３に電流が流れ始める
とトランジスタＱ１３にも電流が流れ、Ｑ１５によって
Ｑ１７に電流が転写されるため、上記ショットキー・ト
ランジスタＱ９のベース電圧が高くなってオンされ、Ｑ
１９がオフされることによってＱ５がオフされる。その
結果、トランジスタＱ５によってヘッドＬに流されてい
た補助電流Ｉ２が速やかに遮断され、ヘッドＬにはトラ
ンジスタＱ３による電流Ｉ１のみが流されるようにな
る。
【００２７】一方、書込みデータ信号／Ｄのロウレベル
への変化に伴ってトランジスタＱ４に電流が流れ始める
とトランジスタＱ１４にも電流が流れ、Ｑ１６によって
Ｑ１８に電流が転写されるため、上記ショットキー・ト
ランジスタＱ１０のベース電圧が高くなってオンされ、
Ｑ２０がオフされることによってＱ６がオフされる。そ
の結果、トランジスタＱ６によってヘッドＬに流されて
いた補助電流ＩQ6が速やかに遮断され、ヘッドＬにはト
ランジスタＱ４による電流ＩQ4のみが流されるようにな
る。
への変化に伴ってトランジスタＱ４に電流が流れ始める
とトランジスタＱ１４にも電流が流れ、Ｑ１６によって
Ｑ１８に電流が転写されるため、上記ショットキー・ト
ランジスタＱ１０のベース電圧が高くなってオンされ、
Ｑ２０がオフされることによってＱ６がオフされる。そ
の結果、トランジスタＱ６によってヘッドＬに流されて
いた補助電流ＩQ6が速やかに遮断され、ヘッドＬにはト
ランジスタＱ４による電流ＩQ4のみが流されるようにな
る。
【００２８】そのため、ヘッドＬに流れる電流Ｉｗは電
流の向きが切り換えられるときに、従来は図３（Ｇ）に
点線Ｂで示すように電流変化率（傾き）が小さかったも
のが本実施例の回路においては実線Ａで示すように電流
変化率が大きくなる。その結果、従来に比べて書込み電
流のパルス幅を小さくして書込みデータ信号の周波数を
高くすることができ、これによって書込み速度を速くす
ることが可能になる。
流の向きが切り換えられるときに、従来は図３（Ｇ）に
点線Ｂで示すように電流変化率（傾き）が小さかったも
のが本実施例の回路においては実線Ａで示すように電流
変化率が大きくなる。その結果、従来に比べて書込み電
流のパルス幅を小さくして書込みデータ信号の周波数を
高くすることができ、これによって書込み速度を速くす
ることが可能になる。
【００２９】さらに、上記実施例では主電流源となるト
ランジスタＱ３，Ｑ４のコレクタにクランプ用トランジ
スタＱ１１，Ｑ１２が接続されているため、図３（Ｈ）
に示すようにヘッド端子電圧Ｖｘ，Ｖｙに生じるアンダ
ーシュートを抑制することができ、ヘッドの逆起電力に
よる電圧（アンダーシュート）によるトランジスタＱ
３，Ｑ４の飽和を防止しオン、オフの時間を短縮して書
込み速度の高速化を図ることができる。また、トランジ
スタＱ３，Ｑ４の飽和を防止することにより、基板に流
れるリーク電流も抑えることができるという利点があ
る。
ランジスタＱ３，Ｑ４のコレクタにクランプ用トランジ
スタＱ１１，Ｑ１２が接続されているため、図３（Ｈ）
に示すようにヘッド端子電圧Ｖｘ，Ｖｙに生じるアンダ
ーシュートを抑制することができ、ヘッドの逆起電力に
よる電圧（アンダーシュート）によるトランジスタＱ
３，Ｑ４の飽和を防止しオン、オフの時間を短縮して書
込み速度の高速化を図ることができる。また、トランジ
スタＱ３，Ｑ４の飽和を防止することにより、基板に流
れるリーク電流も抑えることができるという利点があ
る。
【００３０】以上説明したように、上記実施例は、ヘッ
ド端子に接続され書込みデータ信号によってスイッチン
グされるトランジスタに、書込み電流を与える電流源を
それぞれ接続するとともに方向切換え時の初期にのみ過
渡的に電流を流す補助電流源を設け、上記トランジスタ
のスイッチングに応じて上記補助電流源をスイッチング
させるようにしたので、データ書込み時における磁気ヘ
ッドに流れる電流の方向切換えの際に過渡的に電流を増
大させることができるため、書込み電流の変化率を高め
ることができるという効果がある。
ド端子に接続され書込みデータ信号によってスイッチン
グされるトランジスタに、書込み電流を与える電流源を
それぞれ接続するとともに方向切換え時の初期にのみ過
渡的に電流を流す補助電流源を設け、上記トランジスタ
のスイッチングに応じて上記補助電流源をスイッチング
させるようにしたので、データ書込み時における磁気ヘ
ッドに流れる電流の方向切換えの際に過渡的に電流を増
大させることができるため、書込み電流の変化率を高め
ることができるという効果がある。
【００３１】また、上記電流源を構成するトランジスタ
のコレクタにはクランプ用トランジスタを接続するよう
にしたので、書込み電流の反転の際にヘッド端子電圧に
生じるアンダーシュートを抑制し、書込み速度の高速化
を図ることができるという効果がある。
のコレクタにはクランプ用トランジスタを接続するよう
にしたので、書込み電流の反転の際にヘッド端子電圧に
生じるアンダーシュートを抑制し、書込み速度の高速化
を図ることができるという効果がある。
【００３２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば実施
例においては、ライトアンプ回路のみ説明したが、同一
チップ上にリードアンプ回路を備えている磁気ヘッド駆
動回路にも適用することができる。しかもその場合、磁
気ヘッドをライトアンプ回路とリードアンプ回路とで共
用するような構成にすることも可能である。また、実施
例における定電流源Ｉ１，Ｉ２は、定電圧発生回路とそ
れによってバイアスされたトランジスタとで構成しても
良いし、外部端子として設けられた端子に外付けされた
電流源によって引き抜かれる電流を元の電流とするカレ
ントミラー回路によって構成するようにしても良い。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば実施
例においては、ライトアンプ回路のみ説明したが、同一
チップ上にリードアンプ回路を備えている磁気ヘッド駆
動回路にも適用することができる。しかもその場合、磁
気ヘッドをライトアンプ回路とリードアンプ回路とで共
用するような構成にすることも可能である。また、実施
例における定電流源Ｉ１，Ｉ２は、定電圧発生回路とそ
れによってバイアスされたトランジスタとで構成しても
良いし、外部端子として設けられた端子に外付けされた
電流源によって引き抜かれる電流を元の電流とするカレ
ントミラー回路によって構成するようにしても良い。
【００３３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気デ
ィスク装置用のヘッド駆動半導体集積回路に内蔵される
ライトアンプ回路に適用した場合について説明したが、
本発明はそれに限定されるものでなく、磁気ヘッド駆動
回路を備えた半導体集積回路一般に利用することができ
る。
なされた発明をその背景となった利用分野である磁気デ
ィスク装置用のヘッド駆動半導体集積回路に内蔵される
ライトアンプ回路に適用した場合について説明したが、
本発明はそれに限定されるものでなく、磁気ヘッド駆動
回路を備えた半導体集積回路一般に利用することができ
る。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００３５】すなわち、データ書込み時における磁気ヘ
ッドに流れる電流の方向切換えの際に過渡的に電流を増
大させることができ、これによって書込み電流の変化率
を高め、高速なデータ書込みが可能な磁気ヘッド駆動回
路を実現することができる。
ッドに流れる電流の方向切換えの際に過渡的に電流を増
大させることができ、これによって書込み電流の変化率
を高め、高速なデータ書込みが可能な磁気ヘッド駆動回
路を実現することができる。
【図１】本発明に係る磁気ヘッド駆動回路のライトアン
プ回路の一実施例の概略構成を示すブロック図である。
プ回路の一実施例の概略構成を示すブロック図である。
【図２】実施例の磁気ヘッド駆動回路のライトアンプ回
路の具体的な回路例を示す回路図である。
路の具体的な回路例を示す回路図である。
【図３】本発明の磁気ヘッド駆動回路における書込みデ
ータ信号と各部の電流波形およびヘッド端子電圧の一例
を示す波形図ある。
ータ信号と各部の電流波形およびヘッド端子電圧の一例
を示す波形図ある。
Ｌ コイル（磁気ヘッド） Ｘ，Ｙ ヘッド端子 Ｉ１，Ｉ２ 定電流源 ＭＣ１，ＭＳ２ 主電流源 ＳＣ１，ＳＣ２ 補助電流源 ＣＤ１，ＣＤ２ 電流検出回路 Ｑ１，Ｑ２ 電流スイッチング用トランジスタ Ｑ３，Ｑ４ 定電流用トランジスタ Ｑ１１，Ｑ１２ クランプ用トランジスタ
フロントページの続き (72)発明者 長屋 裕士 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 吉永 眞樹 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 畑中 紀明 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 望月 建男 神奈川県横浜市戸塚区戸塚町180番地 日 立通信システム株式会社 (72)発明者 森谷 篤 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内
Claims (5)
- 【請求項１】 インダクティブヘッドが接続されるヘッ
ド端子と電源電圧端子間に一対の電流スイッチング用ト
ランジスタが、またヘッド端子と接地点との間に一対の
主電流源が接続され、上記電流スイッチング用トランジ
スタ対および主電流源対は各々互いに逆相のデータ信号
によってオン、オフ駆動されて上記ヘッドに流れる電流
の向きが切り換わるように構成された磁気ヘッド駆動回
路において、上記ヘッド端子には補助電流源を接続する
とともに、上記主電流源の電流を検出する電流検出回路
を設け、該電流検出回路によってオフ状態からオン状態
に切り換わった主電流源側のヘッド端子より上記補助電
流源に基づく電流を合成して流すようにしたことを特徴
とする磁気ヘッド駆動半導体集積回路。 - 【請求項２】 上記主電流源は、上記電流スイッチング
用トランジスタのエミッタと接地点との間に接続された
定電流用トランジスタからなり、該定電流用トランジス
タにはそのコレクタ電圧を制限するクランプ用トランジ
スタが接続されてなることを特徴とする請求項１に記載
の磁気ヘッド駆動回路。 - 【請求項３】 上記補助電流源は、上記ヘッド端子にそ
れぞれ接続された一対のトランジスタと、これらのトラ
ンジスタと各々カレントミラー回路を構成するように接
続されたトランジスタと、このカレントミラー用トラン
ジスタにそれぞれ接続され上記データ信号によって相補
的に制御される電流切換え用トランジスタと、これらの
電流切換え用トランジスタに接続された共通の定電流源
と、上記カレントミラー用トランジスタと上記電流切換
え用トランジスタとの接続ノードに接続された電流バイ
パス用のトランジスタとからなり、上記電流検出回路は
上記電流バイパス用トランジスタを制御するように構成
されていることを特徴とする請求項１または２に記載の
磁気ヘッド駆動回路。 - 【請求項４】 上記電流検出回路は、上記主電流源を構
成する定電流用トランジスタとカレントミラー回路を構
成するように接続されたトランジスタと、該トランジス
タに流れる電流を電圧に変換する電流−電圧変換手段と
からなり、変換された電圧が上記電流バイパス用トラン
ジスタのベースに供給されていることを特徴とする請求
項３に記載の磁気ヘッド駆動回路。 - 【請求項５】 上記電流バイパス用トランジスタはショ
ットキートランジスタで構成されていることを特徴とす
る請求項３または４に記載の磁気ヘッド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05246296A JP3613595B2 (ja) | 1996-02-14 | 1996-02-14 | 磁気ヘッド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05246296A JP3613595B2 (ja) | 1996-02-14 | 1996-02-14 | 磁気ヘッド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219004A true JPH09219004A (ja) | 1997-08-19 |
| JP3613595B2 JP3613595B2 (ja) | 2005-01-26 |
Family
ID=12915395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05246296A Expired - Lifetime JP3613595B2 (ja) | 1996-02-14 | 1996-02-14 | 磁気ヘッド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3613595B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016056A1 (fr) * | 1997-09-22 | 1999-04-01 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande d'ecriture |
| EP0959470A1 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Calibrating write pre-equalisation in a data storage device |
| EP0965989A1 (en) * | 1998-05-19 | 1999-12-22 | Hewlett-Packard Company | Calibrating write compensation in a data storage device |
| US6201421B1 (en) | 1999-03-19 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Write current driving circuit |
| US6683487B2 (en) | 2002-02-28 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Current driver circuit for supplying write current to a write head while changing a flow direction of the write current |
| US6731449B2 (en) | 2001-02-05 | 2004-05-04 | Renesas Technology Corp. | Magnetic recording writing circuit |
-
1996
- 1996-02-14 JP JP05246296A patent/JP3613595B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999016056A1 (fr) * | 1997-09-22 | 1999-04-01 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande d'ecriture |
| US6252440B1 (en) | 1997-09-22 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Write-driver circuit |
| EP0959470A1 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Calibrating write pre-equalisation in a data storage device |
| EP0965989A1 (en) * | 1998-05-19 | 1999-12-22 | Hewlett-Packard Company | Calibrating write compensation in a data storage device |
| US6256158B1 (en) | 1998-05-19 | 2001-07-03 | Hewlett-Packard Company | Calibrating write pre-equalization in a data storage device |
| US6201421B1 (en) | 1999-03-19 | 2001-03-13 | Mitsubishi Denki Kabushiki Kaisha | Write current driving circuit |
| US6731449B2 (en) | 2001-02-05 | 2004-05-04 | Renesas Technology Corp. | Magnetic recording writing circuit |
| US6683487B2 (en) | 2002-02-28 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Current driver circuit for supplying write current to a write head while changing a flow direction of the write current |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3613595B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287231A (en) | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing | |
| JP3537891B2 (ja) | ライトドライバ回路と半導体集積回路装置 | |
| US5132852A (en) | Read/write preamplifier with head isolation | |
| US5612828A (en) | Write driver with improvements for risetime | |
| JP2642045B2 (ja) | データ書込み回路 | |
| US5822141A (en) | High speed FET write driver for an inductive head | |
| US5550502A (en) | Control circuit and method for thin film head writed river | |
| US5257146A (en) | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier | |
| JPH09219004A (ja) | 磁気ヘッド駆動回路 | |
| JP3281093B2 (ja) | ダンピング回路 | |
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US6252440B1 (en) | Write-driver circuit | |
| US5818211A (en) | Current generating circuit for read/write head | |
| US6157224A (en) | High speed pin driver integrated circuit architecture for commercial automatic test equipment applications | |
| US4177432A (en) | Multi output differential amplifier | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| US5379208A (en) | High speed driving circuit for magnetic head effective against flyback pulse | |
| JP2951655B2 (ja) | ライトドライバ回路 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| JPH08180304A (ja) | 半導体集積回路 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JPH0152834B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041008 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |