JPH09213853A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09213853A
JPH09213853A JP8017434A JP1743496A JPH09213853A JP H09213853 A JPH09213853 A JP H09213853A JP 8017434 A JP8017434 A JP 8017434A JP 1743496 A JP1743496 A JP 1743496A JP H09213853 A JPH09213853 A JP H09213853A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
heat
input
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8017434A
Other languages
English (en)
Other versions
JP2812281B2 (ja
Inventor
Kazuo Honma
一夫 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8017434A priority Critical patent/JP2812281B2/ja
Publication of JPH09213853A publication Critical patent/JPH09213853A/ja
Application granted granted Critical
Publication of JP2812281B2 publication Critical patent/JP2812281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 効率の良い放熱が可能で、かつ簡単な遮蔽構
造によって高周波入出力回路間の高周波アイソレーショ
ンが大きくとれる。 【解決手段】 入出力接続電極部2a,2bと接地電極
部2cとを備えた半導体チップを封入するパッケージは
誘電体基板3上に実装される。そして、放熱部材5は、
切欠部5aがパッケージ2に対応するように入出力接続
電極部2a,2b間に位置して誘電体基板3上に取り付
けられる。切欠部5aの上端面から放熱部材5の上端面
までねじ部5bが螺設され、パッケージ2の上端面に当
接するねじ8が螺合している。放熱部材5の両側端面に
は、ケース6の側壁6aが接触し、側壁6aの上端面に
は、蓋7が接触している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波数帯で使用
される半導体装置、特に高出力や高利得が要求されるト
ランジスタ増幅装置等に用いられる半導体装置に関す
る。
【0002】
【従来の技術】一般に、この種の高周波数帯で使用され
る半導体素子、例えば高周波、高出力トランジスタは、
高出力化、高利得化にともない放熱効果を高める必要が
ある。このため、従来の半導体装置では、放熱効果を高
めるために、パッケージの外形を大きくしたり、パッケ
ージや半導体素子の電極部に放熱板を付加した構造を備
えている。また、この種の半導体装置では、高周波入出
力回路間の高周波的遮蔽を必要とするためにアイソレー
ションを大きくする必要がある。
【0003】図5は従来の半導体素子の外観を示す斜視
図で、同図に基づいてこれを説明する。同図において、
全体を符号20で示す半導体素子には、図示を省略した
半導体チップが封入されたパッケージ21と、パッケー
ジ21の上面に固着され断面E字状に形成された放熱板
22と、パッケージ21から露呈した半導体素子の入力
接続電極部21a、出力接続電極部21bおよび一対の
接地電極部21cとが備えられている。
【0004】
【発明が解決しようとする課題】上述した従来の半導体
装置は、放熱効果を高めるためにパッケージ21や放熱
板22の外形を大きくしたり、放熱板22の表面積を大
きくするために半導体素子自体の構造が複雑で、かつ外
形が大きくなっていた。また、放熱板22の断面形状が
複雑でかつ大きいため、この放熱板22が取り付けられ
た半導体素子20を半導体装置に組み込んで使用する
際、高周波入出力回路の入出力電極部21a,21b間
の高周波アイソレーションを大きくとるための遮蔽板と
パッケージ21との間に隙間が生じ、かつ隙間が大きく
なって十分な遮蔽効果が得られなかった。また、半導体
装置20の接地電極部21cを接地するのに、誘電体基
板に形成された接地回路のスルーホールを介して電気的
に接地されるため、スルーホールの寄生インダクタンス
によって半導体装置20の電気的特性が不安定になり易
いといった問題があった。
【0005】したがって、本発明は上記した従来の問題
に鑑みてなされたものであり、その目的とするところ
は、半導体素子自体に特別な放熱構造を設けることな
く、半導体素子自体を小型のままとするとともに、効率
の良い放熱を可能とし、かつ簡単な遮蔽構造によって高
周波入出力回路間の高周波アイソレーションを大きくと
れ、しかも半導体素子の接地電極部を電気的に接地する
際に生じる寄生インダクタンスを低減できる半導体装置
を提供することにある。
【0006】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体装置は、半導体チップが封入さ
れ、入出力接続電極部および接地電極部を備えるパッケ
ージと、このパッケージの入出力接続電極部と接地電極
部とが接続される高周波入出力回路と接地回路とを備え
た基板と、前記パッケージを覆う筐体と、前記パッケー
ジと筐体との間に介在して前記半導体装置の発熱を熱伝
導によって放熱する放熱部材とを備える。したがって、
半導体チップから発生した熱は、パッケージから放熱部
材および筐体に熱電導してここから放熱され、パッケー
ジには放熱構造を必要としない。また、本発明に係る半
導体装置は、放熱部材をパッケージの入出力接続電極部
間に配置したものである。したがって、新たに高周波の
遮蔽板を設ける必要がなく、小型になるとともに構造が
複雑にならずに、遮蔽効果が大きい。また、本発明に係
る半導体装置は、放熱部材とパッケージとの間に上下動
自在な熱伝導介在部材を設けたものである。したがっ
て、パッケージの外形が変わっても熱伝導介在部材を上
下動に調整することにより、常にパッケージの上端面に
熱伝導介在部材を当接状態となる。また、本発明に係る
半導体装置、放熱部材と筐体とを導電性部材で形成し、
パッケージの接地電極部と前記放熱部材との間に導電性
の放熱板を介装させたものである。したがって、パッケ
ージの接地を基板のスルーホールを介することなく、直
接放熱板によって行うので、インダクタンスの発生が低
減される。
【0007】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。図1は本発明に係る半導体装置の全
体を示す斜視図、図2は図1におけるII-II 線断面図で
ある。これらの図において、全体を符号1で示す半導体
装置は、図示を省略した半導体チップが封入されたパッ
ケージ2と、高周波入力回路3aおよび高周波出力回路
3bが形成された誘電体基板3と、略直方体状に形成さ
れた放熱部材5と、断面コ字状に形成されたケース6
と、平板状の蓋7とを備えている。これら放熱部材5、
ケース6および蓋7はいずれも熱伝導率の良い導電材で
形成されている。
【0008】パッケージ2には、ベースまたはゲート電
極等を形成する入力接続電極部2aと、コレクタまたは
ドレイン電極等を形成する出力接続電極部2bと、エミ
ッタまたはソース電極等を形成する一対の接地電極部2
cとが備えられている。4は誘電体基板2にスルーホー
ル4aが形成された一対の接地回路である。放熱部材5
の中央の下部には、断面が逆T字状に形成された切欠部
5aが設けられ、この切欠部5aの上端面の中央から放
熱部材5の上端面まで貫通するようにねじ部5bが螺設
されており、この放熱部材5は、切欠部5aが前記接地
回路4の上方に位置するように誘電体基板3に固着され
ている。
【0009】ケース6の両側には対向する一対の側壁6
a,6aが立設され、これら側壁6a,6aの内側面に
は、前記放熱部材5の両側端面が接触している。蓋7の
略中央には、孔7aが穿設されており、この孔7aが前
記放熱部材5のねじ部5bに対応するように、蓋7がケ
ース6の側壁6a,6aの上端面および放熱部材5の上
端面に接合されている。8は放熱部材5のねじ部5bに
螺合したねじであって、下端面は平坦状に形成されてい
る。
【0010】このような構成において、パッケージ2の
入力接続電極部2aを高周波入力回路3aに、また出力
接続電極部2bを高周波出力回路3bに、また接地電極
部2cを接地回路4にそれぞれはんだ付け等で接続し
て、パッケージ2を誘電体基板3上に実装する。実装さ
れたパッケージ2の入力接続電極部2aと出力接続電極
部2bとが前記放熱部材5の両側に位置する。次に、蓋
7の孔7aからドライバー等でねじ8をねじ部5bに螺
合させてねじ8の下端面をパッケージ2の上端面に当接
させる。
【0011】このような状態とすることによって、パッ
ケージ2内で発生した熱は、パッケージ2の上端面から
ねじ8を伝わり、放熱部材5と、この放熱部材と接触し
ているケース6および蓋7とから放熱されるので、効率
良く放熱される。この場合、ねじ部5bとパッケージ2
の上端面とねじ8の下端面とに、熱導電性の良いグリス
を塗布しておくことにより、放熱効果をさらに高めるこ
とが可能である。
【0012】また、ねじ8は高さを自在に変えることが
できるので、パッケージ2の上端面を平坦状に形成して
おけば、パッケージ2の高さが変わっても半導体装置1
そのものの構造を変更することなく使用することがで
き、半導体装置1を半導体素子のサイズや形状が変わる
たびに新たに設計し直す必要がない。さらに、半導体素
子そのものに特別な放熱板等が不要となるため、半導体
自体を小さくかつ軽量とすることができ、これを組み込
む半導体装置も小型化を図ることができる。
【0013】また、放熱部材5が、半導体装置1の高周
波入力回路3aと高周波出力回路3bとを高周波的に遮
蔽する仕切板として機能するため、高周波入出力回路間
のアイソレーションを大きくとることができる。このよ
うに、放熱部材5が遮蔽板としての機能も併せもつの
で、従来のように放熱板の他に遮蔽板を設ける必要がな
く、このため大型化するといったようなことがない。な
お、ねじ8の代わりに、放熱部材5の切欠部5aの上端
面にはんだ付け等によって固着した弾性変形可能な断面
U字状に形成した金属材からなる押え板を設け、この押
え板の弾性変形によって常に押え板がパッケージ2の上
端面と当接するようにして、この押え板を介して放熱を
行ってもよい。
【0014】図3は本発明の第2の実施の形態を示す断
面図である。この第2の実施の形態では、パッケージ2
の接地電極部2cと放熱部材5の切欠部5aの段部5c
との間に断面U字状のばね性を有する放熱板10を介装
したものである。こうすることにより、接地電極部2c
および放熱板10を介してパッケージ2に発生する熱を
放熱部材5に放熱することができる。また、半導体素子
の接地電極部2cを接地回路4のスルーホール4aを介
して接地せずに、直接放熱板7を介して接地するため寄
生インダクタンスを低減することができ、電気的特性の
安定化が図れる。
【0015】図4は本発明の第3の実施の形態を示す断
面図である。この第3の実施の形態では、ねじ8の先端
にねじ8の形よりも大きい形を有する円板状のフランジ
部8aを一体的に形成したものである。こうすることに
より、パッケージ2からの熱伝導をより良好に行うこと
ができ、このためさらに効率よく放熱を行うことができ
る。
【0016】
【発明の効果】以上説明したように本発明によれば、半
導体チップが封入され、入出力接続電極部および接地電
極部を備えるパッケージと、このパッケージの入出力接
続電極部と接地電極部とが接続される高周波入出力回路
と接地回路とを備えた基板と、前記パッケージを覆う筐
体と、前記パッケージと筐体との間に介在して前記半導
体装置の発熱を熱伝導によって放熱する放熱部材とを備
えたことにより、半導体素子自体に放熱機能をもたせず
に、それが組み込まれる半導体装置に放熱機能をもつ放
熱部材および筐体を設けたので、半導体素子のパッケー
ジを大きくしたり、半導体素子に特別な放熱構造を備え
る必要がないため、半導体素子自体をの構造を複雑とす
ることがなく、小型で軽量のままとすることができる。
【0017】また、本発明によれば、放熱部材をパッケ
ージの入出力接続電極部間に配置したことにより、放熱
部材が高周波的に遮蔽する仕切板として機能するため、
高周波入出力回路間のアイソレーションを大きくとるこ
とができ、高利得の半導体素子の電気的特性調整が容易
に行え、安定した性能が得られるとともに、放熱部材が
遮蔽板としての機能を併せもつため、従来のように放熱
板の他に遮蔽板を設けるために遮蔽が十分行われないと
か大型化するといったようなことがない。
【0018】また、本発明によれば、放熱部材とパッケ
ージとの間に上下動自在な熱伝導介在部材を設けたこと
により、パッケージの高さに合わせて熱伝導介在部材を
調整できるので、半導体素子のパッケージの形状に関係
なく放熱可能となり、このため同一の半導体装置を設計
変更することなく使用できて設計工数の削減が図れる。
【0019】また、本発明によれば、放熱部材と筐体と
を導電性部材で形成し、パッケージの接地電極部と前記
放熱部材との間に導電性の放熱板を介装させたことによ
り、半導体素子の接地をスルーホールを介して行うこと
なく、放熱板を介して接地するため寄生インダクタンス
を低減することができ、電気的特性の安定化が図れる。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の全体を示す斜視図
である。
【図2】 図1におけるII-II 線断面図である。
【図3】 本発明に係る半導体装置の第2の実施の形態
を示す断面図である。
【図4】 本発明に係る半導体装置の第3の実施の形態
を示す断面図である。
【図5】 従来の半導体素子の全体を示す斜視図であ
る。
【符号の説明】
1…半導体装置、2…パッケージ、2a…入力接続電極
部、2b…出力接続電極部、2c…接地電極部、3…誘
電体基板、3a…高周波入力回路、3b…高周波出力回
路、4…接地回路、4a…スルーホール、5…放熱部
材、5a…切欠部、5b…ねじ部、6…ケース、7…
蓋、8…ねじ、8a…フランジ部、10…放熱板。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが封入され、入出力接続電
    極部および接地電極部を備えるパッケージと、このパッ
    ケージの入出力接続電極部と接地電極部とが接続される
    高周波入出力回路と接地回路とを備えた基板と、前記パ
    ッケージを覆う筐体と、前記パッケージと筐体との間に
    介在して前記半導体装置の発熱を熱伝導によって放熱す
    る放熱部材とを備えたことを特徴とする半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、放
    熱部材をパッケージの入出力接続電極部間に配置したこ
    とを特徴とする半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置において、放
    熱部材とパッケージとの間に上下動自在な熱伝導介在部
    材を設けたことを特徴とする半導体装置。
  4. 【請求項4】 請求項1記載の半導体装置において、放
    熱部材と筐体とを導電性部材で形成し、パッケージの接
    地電極部と前記放熱部材との間に導電性の放熱板を介装
    させたことを特徴とする半導体装置。
JP8017434A 1996-02-02 1996-02-02 半導体装置 Expired - Fee Related JP2812281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8017434A JP2812281B2 (ja) 1996-02-02 1996-02-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8017434A JP2812281B2 (ja) 1996-02-02 1996-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH09213853A true JPH09213853A (ja) 1997-08-15
JP2812281B2 JP2812281B2 (ja) 1998-10-22

Family

ID=11943924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8017434A Expired - Fee Related JP2812281B2 (ja) 1996-02-02 1996-02-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2812281B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018857A (ja) * 2013-07-09 2015-01-29 三菱電機株式会社 高放熱基板、部品の放熱構造
JP2016046314A (ja) * 2014-08-20 2016-04-04 三菱電機株式会社 電力用回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155794U (ja) * 1983-03-31 1984-10-19 三菱電機株式会社 電子機器用放熱装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155794U (ja) * 1983-03-31 1984-10-19 三菱電機株式会社 電子機器用放熱装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018857A (ja) * 2013-07-09 2015-01-29 三菱電機株式会社 高放熱基板、部品の放熱構造
JP2016046314A (ja) * 2014-08-20 2016-04-04 三菱電機株式会社 電力用回路装置

Also Published As

Publication number Publication date
JP2812281B2 (ja) 1998-10-22

Similar Documents

Publication Publication Date Title
US6335669B1 (en) RF circuit module
JP3406753B2 (ja) 半導体装置および半導体モジュール
KR20010071766A (ko) 반도체 소자용 캡슐
US8344462B2 (en) Mounting device for a semiconductor package
JP2812281B2 (ja) 半導体装置
JP2000058741A (ja) ハイブリッドモジュール
JPH0629433A (ja) 発熱部品の筐体実装具
US6016085A (en) Flat cable load
JP2003031987A (ja) 電磁界遮蔽キャップ
JP4770518B2 (ja) 高出力増幅器
JP2002290091A (ja) 放熱構造を有する電子回路装置
JP2001177013A (ja) 高周波半導体装置及びその装置を用いた無線装置
JP2748884B2 (ja) 半導体素子及び半導体装置
JP2970027B2 (ja) マイクロ波用半導体装置
JP2970530B2 (ja) 高出力電力増幅器
JP2677188B2 (ja) 半導体増幅素子及び増幅装置
JPS6144443Y2 (ja)
JP2709973B2 (ja) トランジスタの放熱機構
JPH10144834A (ja) 電子部品用放熱装置とその組立方法
JPH0140520B2 (ja)
JPH039335Y2 (ja)
JPS598364Y2 (ja) 電子機器用絶縁ケ−ス
JPH118332A (ja) マイクロ波装置用パッケージ
JPH05206764A (ja) トランジスタの取付構造
JPH0220843Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees