JPH09212469A

JPH09212469A - ロック転送制御回路

Info

Publication number: JPH09212469A
Application number: JP8016746A
Authority: JP
Inventors: Masakazu Nakamura; 正和中村; Makoto Okazaki; 眞岡崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-02-01
Filing date: 1996-02-01
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】本発明は各プロセッサがローカルバスを介して
バスインタフェース制御回路と接続され相互にシステム
バスにより接続されたシステムのロック転送制御回路に
関し，システムバスへのコマンド送信の許可待ちの時シ
ステムバスをロックしたコマンドを受信してそのアンサ
を出力する場合のスタックを防止することを目的とす
る。【解決手段】システムバスへの転送要求信号を作成する
送信要求信号作成部にローカルバスからのコマンド及び
アンサの転送開始信号の発生に応じてシステムバスへ対
応する転送要求信号を発生して保持する手段を備え，コ
マンドの転送開始信号が発生してコマンド送信要求を発
生した後，システムバスをロックした状態でローカルバ
スからアンサ送信要求が発生してその状態を検出すると
転送要求保持部を反転してコマンド転送要求を取下げて
システムバスへアンサ転送要求の信号を発生するよう構
成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はローカルバスがイン
ターロック転送でシステムバスがタイムスプリット転送
を用いるマルチプロセッサシステムにおけるロック転送
制御回路に関する。

【０００２】プロセッサ（ＣＰＵ）がそれぞれローカル
バスに接続され，各ローカルバスがバスインタフェース
制御回路を介してシステムバスと接続されたマルチプロ
セッサシステムにおいて，システムバスに対してロック
転送のコマンド（オーダと呼ばれる場合もある）を送出
すると，転送先のバスインタフェース制御回路でコマン
ドを実行してアンサを送り返してきて転送元でアンサを
受信するまでシステムバスがロックされる。バスインタ
フェース制御回路は，ロックがかかる前に送ったコマン
ドに対するアンサを先出しする機能を備えているが，ロ
ーカルバスからのコマンドをシステムバスに送信しよう
としてシステムバス使用の許可待ちの状態で，他からシ
ステムバスを介してロック転送モードでコマンドを受信
すると，そのロック転送のコマンドに対するアンサを出
力しなければならないが，ローカルバスからのコマンド
が送信待ちのため，アンサを送信できなくなってバスス
タックとなり，その改善が望まれている。

【０００３】

【従来の技術】図１２は従来のマルチプロセッサシステ
ムの構成図である。図１２において，ＣＰＵ０〜ＣＰＵ
２はプロセッサ，ＬＭ０〜ＬＭ２はローカルメモリ，Ｌ
Ｂ０〜ＬＢ２は対応するプロセッサＣＰＵ及びローカル
メモリＬＭが接続されたローカルバス，ＳＢはシステム
バス，ＢＩＦ０〜ＢＩＦ２は各ローカルバスとシステム
バスの間のコマンド（オーダ），アンサ，ステータス等
のデータやアドレスの転送制御を行うバスインタフェー
ス制御回路（ＢＩＦ０〜ＢＩＦ２）である。

【０００４】各ローカルバスＬＢ０〜ＬＢ２は，インタ
ーロックでシステムバスはタイムスプリット転送（コマ
ンドやアンサを送信してステータスを受け取ると他のバ
スインタフェース制御回路にシステムバスを開放する転
送）であるが，システムバスをロックした場合は，コマ
ンドを送信してアンサを受け取るまでシステムバスを他
から使用できない。

【０００５】ＣＰＵ０からＬＭ１に対してリードアクセ
スを送信し，システムバスへコマンド（オーダ）を送信
しようとする時，他からロック転送（システムバスをロ
ック状態にする転送）によるコマンド（オーダ）を受信
した場合のアクセスを以下に説明する。 (1) ＣＰＵ０からＬＭ１にリードオーダを発行する。 (2) バスインタフェース制御回路ＢＩＦ０がリードオー
ダを受信する。 (3) ＣＰＵ２がＬＭ０に対してロック転送モードでライ
トオーダを発行する。 (4) バスインタフェース制御回路ＢＩＦ２がライトオー
ダを受信する。 (5) バスインタフェース制御回路ＢＩＦ２がシステムバ
スにライトオーダを送信する。 (6) バスインタフェース制御回路ＢＩＦ０がリードオー
ダをシステムバスに送信しようとしてバス使用権要求信
号を図示されないシステムバス用のバスアービタ（バス
調停回路）に送信するが，この時バスインタフェース制
御回路２のオーダ送信要求が先に許可されているので送
信許可待ちとなる。 (7) バスインタフェース制御回路０がシステムバスから
ライトオーダを受信する。 (8) ＣＰＵ０からリードオーダのアクセスはシステムバ
スがロック状態であるため，システムバス用のバスアー
ビタによりリトライ（再試行）を指示して追い返す。 (9) バスインタフェース制御回路ＢＩＦ０はローカルバ
スにライトオーダを送信する。 (10)ＬＭ０がライトオーダを受信する。 (11)ＬＭ０がオーダに対するアンサをローカルバスＬＢ
０に送信する。 (12)バスインタフェース制御回路ＢＩＦ０がライトアン
サを受信する。 (13)上記(8) で追い返されたＣＰＵ０のリトライアクセ
スを受信する。 (14)バスインタフェース制御回路ＢＩＦ０がライトアン
サをシステムバスに送信しようとするが，先に送信しよ
うとしているリードオーダの送信待ちの状態なので，ア
ンサ送信用を出力することができない。 (15)送信元バスインタフェース制御回路ＢＩＦ２は，ロ
ックアンサを待ち続けるが，先に送信しようとしている
リードオーダが送信待ちの状態なので，アンサ送信要求
を出力することができない。 (16)ＣＰＵ２がアンサを受信しないとシステムバスのロ
ックを解除しないので,システムバスで他のアクセスを
受け付けることができないためスタックする。

【０００６】図１３は従来のバスインタフェース制御回
路の構成図であり，この構成は本願と同一出願人により
提案された発明である『バス・インタフェース制御方
式』（特開平５−３１４０６１号公報）に記載されてい
る。

【０００７】図１３において８０はローカルバスであり
図示省略されているが上記図１２と同様に対応するプロ
セッサやローカルメモリが接続されている。８１はバス
インタフェース制御回路（ＢＩＦ），８２はローカルバ
ス制御回路，８２ａはローカルバスからのコマンド（オ
ーダ）やアンサ（他のプロセッサからのコマンドに対す
るアンサ）を受信する制御を行うローカルバス受信制御
部，８２ｂはローカルバスへ送られるコマンドやアンサ
（このローカルバスに接続するプロセッサからシステム
バスへ送信されたコマンドに対するアンサ）をローカル
バスへ送信する制御を行うローカルバス送信制御部，８
３はシステムバスへ送信するコマンドとアンサを格納す
るための各バッファ８３ａ，８３ｂにより構成される送
信バッファ，８４はシステムバスから受信したコマンド
とアンサを格納するための各バッファ８４ａ，８４ｂに
より構成される受信バッファ，８５はシステムバス制御
回路，８６はシステムバスへコマンドやアンサを送信す
る制御を行うシステムバス送信制御部，８７はシステム
バスからコマンドやアンサを受信する制御を行うシステ
ムバス受信制御部，８８はシステムバスである。

【０００８】上記図１３に示すバスインタフェース制御
回路の中のシステムバス制御回路８５に含まれる従来の
システムバス送信制御部と関連する構成を図１４に示
す。図１４において，８６０はコマンド／アンサ送信制
御部，８６１はコマンド（オーダ）送信開始検出部，８
６２はアンサ送信開始検出部，８６３はシステムバスデ
ータとしてコマンドかアンサの何れかを選択するコマン
ド／アンサ出力選択部，８６４は折り返し試験設定信号
によりコマンドまたはアンサをバスインタフェース制御
回路で折り返して試験を行う折り返し試験制御部，８６
５は送信したコマンドまたはアンサに対する受信側から
送られてくるステータスを判定して正常かエラーかを判
定する送信データ受信判定部である。

【０００９】８６６はシステムバスのデータ（コマン
ド，アンサ等）を転送する線路のゲートスイッチ（伝送
方向の制御とゲートのオン・オフの制御を行う），８６
７はシステムバス制御信号（バス転送のスタートを表す
信号ＳＢＳやバス転送ブロックの終了を表す信号ＳＢ
Ｋ，システムバスロック信号ＳＬＯＣ等）を転送する線
路のゲートスイッチ，８６８は受信完了通知（ステータ
ス）の送受信を行うためのゲートスイッチであり，シス
テムバス受信制御部（上記図１３の８７）により制御さ
れる。また，コマンド送信バッファ８３ａ，アンサ送信
バッファ８３ｂは図１３に示す同じ符号に対応する。

【００１０】図１４の動作を概説すると，ローカルバス
から受信したコマンドは，送信バッファ８３（図１３）
のコマンド送信バッファ８３ａに書き込まれ，その結果
としてコマンド書き込みアドレスが更新され，コマンド
／アンサ送信制御部８６０に通知される（ｂで示す）。
コマンド／アンサ送信制御部８６０では，これとコマン
ド送信開始検出部８６１のコマンド送信検出出力によっ
て，システムバスに送信するためのコマンド転送要求信
号（ＲＱＬ）を出力する。これが，システムバスのバス
アービタ（図示せず）によって転送許可されると，バス
アービタから転送要求許可信号（ＧＲＭ）が入力され，
これにより転送を開始する。転送は，システムバスにデ
ータを出力するため，コマンド送信バッファ８３ａの内
容を，コマンド／アンサ出力選択信号ｇで選択し，出力
バス制御信号（ＤＲＭＯ）によってバスをアクティブに
してデータを転送する。また，バスにデータを転送する
と同時にシステムバス制御信号であるＳＢＳ（バス転送
のスタートを表す信号）とＳＢＫ（バス転送ブロックの
終了を表す信号）のバスをアクティブにしてシステムバ
スに出力する。

【００１１】データを転送した結果，送信先から受信し
たデータの受信完了通知（ステータス）が返送される。
この通知を送信データ受信判定部８６５で判定し，正常
に送信されているかを判断する。もし，正常に送信され
ていない場合は，送信エラー通知信号（ＳＴＥＲＲ）が
コマンド／アンサ送信制御部８６０に供給され，これを
受けると送信したコマンドを再送するリトライ動作を行
う。

【００１２】リトライ動作はその回数をカウントしてお
り，ある規定値をもって送信を中断し，送信相手先の受
信エラーであることを示す送信エラーをローカルバスに
通知する。

【００１３】また，バスインタフェース制御回路には折
り返し試験を行うための折り返し試験制御部８６４があ
る。折り返し試験は次のように行われる。図１３，図１
４の構成において，折り返し試験が設定されると，ロー
カルバスから設定するコマンドの送信先は，バスインタ
フェース制御回路自身である。この折り返し試験設定信
号が図１４の折り返し試験制御部８６４に設定され，折
り返し試験で送信されるコマンドをローカルバスから受
信すると，バスインタフェース制御回路はコマンド送信
バッファ（図１３の８３ａ）にコマンドを書き込み，シ
ステムバス送信制御部からシステムバスに転送要求を出
力する。折り返し試験なので，転送要求許可信号（ＧＲ
Ｍ）は出力されず，折り返し試験制御部８６４から折り
返し試験転送要求許可信号（ＴＧＲＭ）を自ら出力し
て，コマンド／アンサ送信制御部８６０（この構成は後
述する図１５に示す）に供給する。

【００１４】これによりコマンド／アンサ送信制御部８
６０はシステムバスに送信バッファのコマンドを送信す
る（送信先は自分自身）。送信されたコマンドは，シス
テムバス受信制御部（図１３の８７）を介してコマンド
受信バッファ（図１３の８４ａ）に受信され，正常であ
れば正常を表すステータスを作成してアンサ送信バッフ
ァ（図１３の８３ｂ）に設定して，システムバス送信制
御部（図１３の８６）はそのアンサデータを読み出し
て，アンサをシステムバスに出力する。システムバス受
信制御部では，このアンサを受信して，アンサを受信し
た時のステータスを出力し，システムバス送信制御部で
このステータスを受信して転送アクセスを完了する。一
方，システムバスからアンサを受信してバッファに書き
込んだ後，ローカルバスへアンサを読み出して，ローカ
ルバスのアクセスが完了する。このように，折り返し試
験の動作は，バスインタフェース制御回路内でデータが
折り返される。

【００１５】図１５は上記図１４に示すコマンド／アン
サ送信制御部８６０の内部構成である。図１５におい
て，９０はバス出力制御部，９１は送信制御信号作成
部，９２は転送要求信号作成部，９３はリトライカウン
ト部，９４は送信バッファ読み出しアドレス制御部，９
５はステータス受信を行うための送信データ受信判定タ
イミング生成部である。

【００１６】バス出力制御部９０は，送信開始ＲＥＱ信
号が出力されて転送要求信号または折り返し試験許可信
号が出力されると，バスコントロール信号ＤＲＭＯと信
号ＤＲＭが出力され，信号ＤＲＭＯにより図１４に示す
システムバスがアクティブとなりシステムバスにデータ
と制御信号が出力され，制御信号の転送タイミング信号
ＤＲＭにより送信制御信号作成部９１が駆動され，シス
テムバス制御信号ＳＢＳ，ＳＢＫを発生する。

【００１７】送信制御信号作成部９１は，送信開始ＲＥ
Ｑ信号，転送要求許可信号（ＧＲＭＥ）から送信制御信
号ＳＢＳ（バススタート），ＳＢＫ（データ転送数カウ
ント信号によるブロック信号）を生成し，折り返し試験
の時に有効となる試験用バススタート信号も生成する。

【００１８】送信要求信号作成部９２は，後述する図１
６にその構成を示すが，コマンド（オーダ）送信開始検
出部（図１４の８６１）及びアンサ送信開始検出部（図
１４の８６２）で検出したそれぞれの送信開始信号によ
り，システムバスにコマンドかアンサの送信を行うため
のコマンド転送要求信号（ＲＱＬ）またはアンサ転送要
求信号（ＲＱＨ）の作成を行う。また，コマンド送信開
始とアンサ転送開始が同時に発生した場合，上記の本願
と同一出願人により提案された発明（特開平５−３１４
０６１号公報）に記載された技術によりアンサ送信を先
に行うためアンサ先出し選択制御機能を備えている。

【００１９】リトライカウント部９３は，図１４に示す
送信エラー通知信号（ＳＴＥＲＲ）の数をカウントし，
カウント数が規定値を越えると，カウントオーバフロー
信号を出力し，リトライするのを止めてエラー通知を行
う指示を出力する。

【００２０】送信バッファ読み出しアドレス制御部９４
は，ローカルバスで受信したデータが送信バッファ（コ
マンド／アンサ）に書き込まれ，その書き込みアドレス
と読み出しアドレスを比較してどちらのバッファからデ
ータを出力するか判定し，バッファから読み出すための
読み出しアドレスを出力する。さらにバッファの転送が
完了した時，転送完了通知，転送するデータのブロック
信号の元となるデータ転送数カウントの信号を出力す
る。また，送信エラー通知信号（ＳＴＥＲＲ）により，
リトライ制御でのデータの再送を行うためのアドレス制
御，カウントオーバフローによりデータの送信を取り止
めて，次のコマンド／アンサを送信状態とするようアド
レスの制御を行う。

【００２１】送信データ受信判定タイミング生成部９５
は，データ転送数カウント信号により，受信されるステ
ータスの開始・終了タイミングを生成する。図１６は従
来の送信要求信号作成部（図１５の９２）の構成，図１
７は従来の送信要求信号作成部のタイムチャートであ
る。

【００２２】図１６において，ａ，ｄ，ｋ，ｎはオア回
路，ｃ，ｅ，ｆ，ｉ，ｊ，ｍはアンド回路，ｐ，ｑはナ
ンド回路，ｂ，ｇ，ｈ，ｌ，ｏはフリップフロップ回路
（ＦＦという）である。

【００２３】送信要求信号作成部は，ローカルバスから
のコマンド（オーダ）送信開始検出部及びアンサ送信開
始検出部の何れかの信号が発生すると，対応するＦＦｌ
又はＦＦｏがセットされて，ナンド回路ｐまたはｑの出
力が立ち下がってコマンド転送要求信号（ＲＱＬ）また
はアンサ転送要求信号（ＲＱＨ）が発生し，システムバ
スに送られる。この転送要求信号を受け取ったシステム
バスのバスアービタ（図示省略）から転送要求許可信号
（ＧＲＭ，ＧＲＭＥ）が発生すると，ＦＦｇ及びＦＦｏ
がセットされて，その出力によりナンド回路ｐまたはｑ
の出力が立ち上がってネゲートされる。アンド回路ｅ，
ｆはコマンド送信開始検出信号とアンサ送信開始検出信
号が同時に発生した場合に，コマンド転送要求信号ＲＱ
Ｌを禁止し，アンサ転送要求信号ＲＱＨを優先させるた
めの回路である。

【００２４】図１７のＡ．のタイムチャートの例では，
コマンド転送開始が検出されて，コマンド転送要求信号
ＲＱＬがアサートされ，これに対し転送要求許可信号Ｇ
ＲＭ，及び信号ＧＲＭの信号を保持するＦＦｇ（図１
６）から発生する信号ＧＲＭＥがアサートされると，コ
マンド転送要求信号ＲＱＬがネゲートされる。

【００２５】図１７のＢ．のタイムチャートの例は，ロ
ーカルバスからコマンド転送要求が発生した後，それ以
前にシステムバスをロックして外部（他のＣＰＵ）から
転送されたコマンドを受け取ってローカルバスでそのコ
マンドが実行された結果が得られて，その結果をアンサ
としてシステムバスへ転送する要求が発生した場合であ
る。Ｂ．に示すようにコマンド転送開始検出信号が先に
発生した後にアンサ送信検出信号が発生しても，上記図
１６の回路により転送要求許可信号ＧＲＭが発生しない
とコマンド転送要求信号ＲＱＬはアサートされ続け，シ
ステムバスがコマンド送信後にアンサが戻って来ないシ
ステムバスロック状態では他のコマンドは受け付けられ
ず，転送要求許可信号ＧＲＭが発生しない。この場合，
後から発生したアンサ転送要求信号ＲＱＨはアサートさ
れない。

【００２６】図１８はシステムバスへのコマンド（オー
ダ）送信と相手側からのステータス（受信結果の状態）
の受信で構成する従来の２サイクルの送信動作のタイム
チャートである。

【００２７】上記図１３〜図１６に示す構成で実行さ
れ，転送開始ＲＥＱ信号の発生により，コマンド転送要
求信号ＲＱＬがアサート（有効化）された後，転送要求
許可信号ＧＲＭがアサートされて転送を開始する。ＳＢ
Ｓ，ＳＢＳＯはシステムバスへの送信スタートを表し，
ＳＢＫ，ＳＢＫＯは送信信号の終端を表す送信ブロック
信号である。コマンド送信バッファ（図１３，図１４の
８３ａ）から読み出しアドレスにより読み出されたコマ
ンド及びデータ（Ｃ／ＡとＤで表示）が出力バス制御信
号ＤＲＭＯにより開いたシステムバスデータとして出力
される。この後，システムバスに接続された相手装置で
このシステムバスデータの受信状態（正常に受信された
かエラーかを表す）を含むステータス信号（ＳＴ）が送
信されてくると，これを送信データ受信判定部（図１４
の８６５）で受信して判定する。

【００２８】図１８の例では，最初の送信で相手から送
信エラー通知信号（ＳＴＥＲＲ）が受信されてリトライ
動作により再度同一コマンドが送信されて，その２度目
のステータス信号が正常（ＳＴ）を表し，転送を終了す
る。

【００２９】図１９は折り返し試験時の送信動作のタイ
ムチャートである。この場合，コマンド転送要求信号Ｒ
ＱＬをアサートした後に折り返し試験設定信号がアサー
トされたとしても，転送要求許可信号ＧＲＭがアサート
されないが，図１４の折り返し試験制御部８６４からＧ
ＲＭの代わりに折り返し試験転送要求許可信号ＴＧＲＭ
をアサートする。この転送許可信号がアサートされると
折り返し試験用のコマンドの転送を開始し，これを自バ
スインタフェース制御回路で受けとって折り返し試験を
行う。

【００３０】

【発明が解決しようとする課題】上記図９〜図１６に示
す従来の構成によれば，バスインタフェース制御回路内
にあるシステムバス送信バッファからコマンド（アン
サ）またはアンサを読み出す場合，書き込みがコマンド
送信バッファとアンサ送信バッファの両方に存在する時
はアンサを先に読み出す構成となっていた。ところが，
コマンドをシステムバスに送信しようとしてシステムバ
スにコマンド送信要求信号を出力し，送信許可待ちであ
るとき，他からロック転送モードでのオーダを受信して
しまった場合，受信したロック転送のオーダに対するア
ンサを出力しなければならない。しかし，ローカルバス
から受信しているオーダをシステムバスに送信しようと
して許可待ちであるので，そのオーダが送信されなけれ
ば次の動作に移行できない。この場合，システムバスの
ロックがアサートされていると，先にロックのオーダを
出力したアクセスが完了するまで他のエレメントにバス
使用権が与えられない。従って，オーダを送信しようと
したままアンサを返送することができず，システムバス
がスタックする。

【００３１】本発明は上記のように，システムバスへの
コマンド送信の許可待ちの時システムバスをロックして
オーダを受信した時にオーダのアンサを出力することが
できない場合を含めて如何なる条件でロック転送を行っ
てもシステムバスがスタックすることなく転送を可能と
するロック転送制御回路を提供することを目的とする。

【００３２】

【課題を解決するための手段】図１は本発明の第１の原
理構成図，図２は本発明の第２の原理構成図である。図
１において，１はバスインタフェース制御部内のシステ
ムバス制御回路（図１３の８５に対応），２はシステム
バス制御回路１に設けられたシステムバス送信制御部，
３はコマンド／アンサ送信制御部，４は送信要求信号作
成部，４ａはシステムバスのロック転送時の転送要求検
出部，４ｂは入力信号に応じて２つの出力端子からコマ
ンド送信要求信号とアンサ送信要求信号を発生する転送
要求保持部である。

【００３３】図１に示す本発明の第１の原理構成の場
合，システムバスに対してローカルバスからコマンドの
送信要求が発生すると送信要求信号作成部４では，コマ
ンド（オーダ）転送要求保持部４ｂがセットされて一方
の端子からコマンド転送要求信号（ＲＱＬで表示）が発
生するが，その後でシステムバスを介して他のバスイン
タフェース制御回路からシステムバスのロックを指示し
たコマンドが入力されて，ローカルバスに転送された状
態では，コマンド転送要求信号（ＲＱＬ）はシステムバ
スがロックされているため許可されない。他のバスイン
タフェース制御回路からのコマンドが実行されて実行結
果であるアンサが発生し，ローカルバスからアンサ送信
開始信号が出力されると，システムロックの状態でコマ
ンド転送要求の後にアンサ送信要求が発生した状態をロ
ック転送時の転送要求検出部４ａで検出する。その検出
出力は転送要求保持部４ｂの状態を反転する入力として
作用し，転送要求保持部４ｂは状態を反転してアンサ転
送要求信号（ＲＱＨ）の出力を発生し，コマンド転送要
求信号（ＲＱＬ）を停止させる。

【００３４】これにより，コマンド転送要求信号（ＲＱ
Ｌ）が取り下げられ，システムバスロック状態における
アンサ転送要求信号（ＲＱＨ）は受け付けられて，アン
サ転送が実行される。この後，先に取り下げられたコマ
ンドの転送要求信号（ＲＱＬ）を出力すると，ロックが
解除されているので，コマンドの転送開始となる。

【００３５】次に，図２において，１〜３は上記図１の
各符号と同じであり，システムバス送信制御部２におい
て，３はコマンド／アンサ送信制御部，５は折り返し試
験制御部，６は送信データ受信判定部，７はシステムバ
ス受信制御部，８は送信バッファである。また，コマン
ド／アンサ送信制御部３内の，３ａはシステムバスのゲ
ートを制御する信号を発生するバス出力制御部，３ｂは
システムバスへ送信する制御信号を生成する送信制御信
号作成部（上位図１の４と構成が異なる），３ｃはコマ
ンド（アンサ）及びアンサの転送要求信号を作成する送
信要求信号作成部，３ｄはリトライカウント部，３ｅは
送信バッファの読み出しアドレスを制御する送信バッフ
ァ読み出しアドレス制御部である。

【００３６】図２に示す本発明の第２の原理構成の場
合，ローカルバスからのコマンドがバスインタフェース
制御部のコマンド送信バッファ８に格納され，システム
バス送信制御部２の送信要求信号作成部３ｃからコマン
ド転送要求信号（ＲＱＬ）が発生した後，システムバス
受信制御部７がシステムバスから他のプロセッサからの
コマンドを，システムバスをロックした状態（システム
バスの制御線の１つであるシステムバスロック転送指示
信号（ＳＬＯＣ）がアサートされた状態）で受信する
と，そのコマンドはローカルバスへ送られ，ローカルバ
スからそのコマンドの実行結果であるアンサがローカル
バスからアンサ送信バッファ８ｂに設定されて，アンサ
転送開始信号が発生する。この場合，システムバスは上
記のシステムバスからのコマンド受信時にロックされて
いるため，ローカルバスからのコマンドの送信要求の方
が先に発生してもそのコマンドの転送許可（図示されな
いバスアービタから）が発生しない。

【００３７】この時，折り返し試験制御部５では，シス
テムバスロック信号（ＳＬＯＣ），コマンド送信要求信
号がアサートされた状態であることを検出すると，ダミ
ー転送許可信号発生部５ａが駆動され，折り返し試験を
疑似するダミー転送許可信号を発生すると共にリトライ
マスク信号を発生する。この時コマンド送信バッファ８
の転送要求が行われており，ダミー転送許可信号が発生
すると，送信バッファ読み出しアドレス制御部３ｅの制
御によりコマンド送信バッファ８ａからコマンドが読み
出されてシステムバスへ出力されるが，この時バス出力
制御部３ａはダミー転送許可信号が入力されてシステム
バスへのデータの出力を禁止して，コマンド送信バッフ
ァ８ａのコマンドはシステムバスへ出力されない。

【００３８】このダミーのコマンド転送後に相手からの
ステータスを受信するタイミングにステータスが受信で
きないので送信データ受信判定部６から送信エラー通知
信号を発生する。この送信エラー通知信号は，リトライ
カウント部３ｄへ入力してリトライ動作の個数をカウン
トしようとするが，折り返し試験制御部５から上記した
リトライマスク信号が供給されているのでリトライカウ
ント部３ｄはカウントを行わない。

【００３９】また，送信エラー通知信号は送信バッファ
読み出しアドレス制御部３ｅに供給されることにより，
先に送信（ダミー送信）されたコマンド送信バッファ８
ａの再送信が指示される。これによりコマンド送信を再
び開始することを表す信号が発生する。送信要求信号作
成部３ｃでは先にアンサの送信開始信号とリトライのコ
マンドの送信開始信号が同時に発生した状態を検出する
と，従来のシステムバスのロック転送のコマンドを実行
した時のアンサの送信開始信号と，ローカルバスから発
生したコマンドの送信開始信号が同時に発生した場合に
はアンサを優先して送信する機能が働いて，アンサ送信
要求信号を出力し，これに応じて転送要求許可信号ＧＲ
Ｍが発生すると，送信バッファ読み出しアドレス制御部
３ｅの制御によりアンサ送信バッファ８ｂからアンサが
読み出されてシステムバスへ送信される。

【００４０】このアンサの送信が終了すると，コマンド
送信バッファ８ａのコマンドの送信が可能となり，転送
が実行される。

【００４１】

【発明の実施の形態】図３は実施例１の構成図，図４は
実施例１のタイムチャートの例である。この実施例１
は，上記図１に示す本発明の第１の原理構成に対応し，
バスインタフェース制御回路のシステムバス送信制御部
（図１３）に設けられたコマンド／アンサ送信制御部
（図１５）の送信要求信号作成部として構成されてい
る。

【００４２】図３において，４０ｂ，４０ｋ，４０ｌ，
４０ｏは遅延型のフリップフロップ回路（ＦＦ）であ
り，４０ｊはＪＫ型のフリップフロップ（ＪＫＦＦ）で
あり，４０ａ，４０ｅ，４０ｉ，４０ｎはオア回路，４
０ｒ，４０ｑはナンド回路，４０ｃ，４０ｄ，等の他の
回路はアンド回路である。

【００４３】図４のタイムチャートの例により実施例１
の送信要求信号作成部の動作を説明する。コマンド送信
開始検出部の信号が最初にアサートされるとアンド回路
４０ｄから１クロック期間“Ｈ”（high) となる出力を
発生し（図４の(1))，アンド回路４０ｆ，４０ｈを経由
してＪＫＦＦ４０ｊの端子Ｊを駆動する（図４の(2),
(3))，これによりＪＫＦＦ４０ｊの出力端子Ｑが“Ｈ”
となり（図４の(4))，反転出力端子ＸＱが“Ｌ”(low)
となる（図４の(5))。このタイミングにおいて，オア回
路４０ｎの“Ｈ”の出力によりＦＦ４０ｏがセットされ
て出力端子Ｑが“Ｈ”となり（図４の(7))，この時転送
要求許可信号（ＧＲＭＥ）が“Ｌ”であるため，ナンド
回路４０ｑからのコマンド転送要求信号（ＲＱＬ）は
“Ｌ”となりシステムバスへ有効な信号として供給さ
れ，ナンド回路４０ｒの出力であるアンサ転送要求信号
（ＲＱＨ）は“Ｈ”となる。

【００４４】この状態は，システムバスのロック転送指
示信号（ＳＬＯＣＦ）が“Ｈ”のまま解除されない状態
であるため（ロック転送で発行されたコマンドのアンサ
が返ってないため），このコマンド転送要求信号（ＲＱ
Ｌ）はシステムバス側で受け付けられない。この後，ロ
ーカルバス側でアンサが得られてアンサ送信開始検出部
の信号が“Ｈ”になると，アンド回路４０ｐの出力が
“Ｈ”となり（図４の(8))，これがオア回路４０ｉを通
って（図４の(9))，ＪＫＦＦ４０ｊの入力端子Ｋに供給
されて，ＪＫＦＦ４０ｊの状態は反転されて端子Ｑの出
力が“Ｌ”となり，端子ＸＱの出力が“Ｈ”になる。こ
の場合，ナンド回路４０ｑと４０ｒの出力がそれぞれ反
転して，アンサ転送要求信号（ＲＱＨ）が“Ｌ”になっ
てシステムバスへ有効な信号として供給される。

【００４５】システムバスはこのアンサ転送要求信号
（ＲＱＨ）を受け付けて，転送要求許可信号（ＧＲＭ）
を“Ｈ”にし，ＦＦ４０ｋがセットされてアンド回路４
０ｍの出力が“Ｈ”になって（図４の(10)，ナンド回路
４０ｒの出力である転送サ送信要求信号（ＲＱＨ）が
“Ｈ”になって転送要求を停止する。このように，シス
テムバスがロック転送状態の時に，ローカルバスからの
コマンド転送開始が検出された後，ローカルバスからの
アンサ転送開始が検出された場合にシステムバスがスタ
ックするのを防止することができる。

【００４６】図１１は実施例２の構成を示す。この実施
例２は上記図２に示す発明の第２の原理構成に対応す
る。図５は実施例２によるシステムバス制御回路の構成
図である。

【００４７】図５において，２はシステムバス制御回路
の中の送信制御部，２０〜２８は送信制御部を構成する
各部であり，上記図１４に示す従来例の符号８６０〜８
６８に対応し，２０は本発明による構成を備えたコマン
ド／アンサ送信制御部（図７乃至図１０に内部の構成を
説明），２１はオーダ（コマンド）送信開始検出部，２
２はアンサ送信開始検出部，２３はコマンド／アンサ出
力選択部，２４は本発明による新たな構成を備えた折り
返し試験制御部，２５は送信データ受信判定部，２６は
システムバスデータのゲートスイッチ，２７はシステム
バス制御信号のゲートスイッチ，２８は受信完了通知
（ステータス）のゲートスイッチである。コマンド送信
バッファ８３ａ，アンサ送信バッファ８３ｂは上記図１
３に示す送信バッファ８３内に設けられた８３ａ，８３
ｂと同じである。

【００４８】図５の構成では，折り返し試験制御部２４
にシステムバスロック信号（ＳＬＯＣで表示）が入力さ
れ，折り返し試験制御部２４からダミー転送要求許可信
号（ＤＭＧＲＭで表す）及びリトライマスク信号（ＲＴ
ＹＭＳＫで表す）が発生する点が示され，コマンド／ア
ンサ送信制御部２０はこの信号に応じてダミーの折り返
し試験動作を開始する構成を備えている。

【００４９】図６は折り返し試験制御部（図５の２４）
の構成であり，本発明による新たに付加された構成を示
し，従来からの折り返し試験の構成は図示省略されてい
る。図６において，Ｄ型のフリップフロップ（以下ＦＦ
という）２４ｉは，送信スタート信号ＳＢＳ，送信ブロ
ック信号ＳＢＫは送信を行っていないとそれぞれ
“Ｌ”，“Ｈ”の状態であるため，オア回路２４ｅの２
つの入力は“Ｌ”でありその出力は“Ｌ”となる。一
方，システムバスが他のプロセッサからのロック転送に
よるコマンドを受信した後でシステムバスロック信号
（ＳＬＯＣ）がアサートされて（アンサが送り返されて
いない状態），ローカルバスから発生したコマンドを送
信するためのオーダ（コマンド）転送要求信号が発生し
ており，且つ転送開始信号（ＲＥＱ：オーダ，アンサを
含む転送開始信号）及びアンサ送信要求信号がアサート
されているので，アンド回路２４ｄから“Ｈ”が発生し
て，アンド回路２４ｇ，オア回路２４ｈを介してＦＦ２
４ｉに“Ｈ”がセットされる。これにより，ＦＦ２４ｉ
の反転出力端子が“Ｌ”になってダミー転送要求許可信
号（ＤＭＧＲＭ）が有効となる。

【００５０】また，アンド回路２４ｊは上記アンド回路
２４ｄと同じ論理動作を行い，アンド回路２４ｊから
“Ｈ”が発生するとオア回路２４ｋを介してＦＦ２４ｍ
がセットされ，端子Ｑから“Ｈ”が発生し，これにより
リトライマスク（ＲＴＹＭＳＫ）が有効となる。

【００５１】図７はコマンド／アンサ送信制御部（図５
の２０）の構成であり，符号３０〜３５は上記図１５に
示す従来のコマンド／アンサ送信制御部の構成に示す各
符号９０〜９５と同じ名称であり，３０はバス出力制御
部，３１は送信制御信号作成部，３２は送信要求信号作
成部，３３はリトライカウント部，３４は送信バッファ
読み出しアドレス制御部，３５はステータス受信を行う
ための送信データ受信判定タイミング生成部（図５の２
５を含む）である。

【００５２】上記図６の折り返し試験制御部から発生し
たダミー転送要求許可信号（ＤＭＧＲＭ）とリトライマ
スク信号（ＲＴＹＭＳＫ）は図７のバス出力制御部３０
と送信要求信号作成部３２へ入力し，リトライマスク信
号（ＲＴＹＭＳＫ）はリトライマスク信号（ＲＴＹＭＳ
Ｋ）のリトライカウント部３３と送信バッファ読み出し
アドレス制御部３４へ供給され，図８乃至図１０にそれ
らの各部の構成を示す。

【００５３】図８はバス出力制御部（図７の３０）の構
成である。図８において，ＦＦ２０ａは出力バス制御信
号（ＤＲＭＯ）を発生する回路であるが，上記のダミー
転送要求許可信号（ＤＭＧＲＭ）が発生してもＦＦ２０
ａに何ら影響を与えない。このため，ダミー転送要求許
可信号（ＤＭＧＲＭ）が発生してもシステムバスの各ゲ
ートスイッチ（図５の２６，２７）はオンにならず，コ
マンド等のデータや制御信号は外部へ送信できない。

【００５４】一方，ＦＦ２０ｂはナンド回路２０ｄの入
力にダミー転送要求許可信号（ＤＭＧＲＭ）が入力され
ており，この信号が“Ｌ”になると（この時，他の転送
許可信号ＧＲＭ及び折り返し試験転送要求許可信号（Ｔ
ＧＲＭ）が何れもネゲートされて“Ｈ”とする），ナン
ド回路２０ｃの出力が“Ｈ”となって，アンド回路２０
ｄへ入力し，アンド回路２０ｄの他方の入力が“Ｈ”で
ある（送信開始ＲＥＱ信号が“Ｈ”で転送完了通知信号
ＳＣＡＤＥＮＤが“Ｌ”）ため，ＦＦ２０ｂがセットさ
れて，出力端子Ｑから制御信号の転送タイミング信号
（ＤＲＭ）がアサートされる。この信号は，送信制御信
号作成部（図７の３１）に供給される。

【００５５】送信制御信号作成部３１（図７）は，制御
信号の転送タイミング信号（ＤＲＭ）により駆動され
て，図７に示すように送信制御信号（送信開始信号ＳＢ
Ｓ，送信ブロック信号ＳＢＫ）を発生して，コマンドの
送信を行う。但し，この場合は上記したように出力バス
制御信号（ＤＲＭＯ）がアサートされないので，システ
ムバスが閉じた（オフ）状態であるためデータはシステ
ムバスから出力されない。このダミーの転送動作を実行
すると，送信データ受信判定タイミング生成部３５（図
７）で判定タイミングが生成されてステータスの受信判
定の動作が行われる。この場合，ダミーの転送であるた
め相手からステータスが返ってこないため，送信エラー
通知信号（ＳＴＥＲＲ：ステータスエラー）が発生し，
コマンド／アンサ送信制御部２０（図５）へ入力する。
具体的には，送信エラー通知信号（ＳＴＥＲＲ）は図７
に示すリトライカウント部３３と送信バッファ読み出し
アドレス制御部３４へ入力する。

【００５６】図９はリトライカウント部（図７の３３）
の構成である。図９に示すようにリトライカウンタ部は
リトライカウンタ３３ａ，カウントクリア制御部３３
ｂ，リトライカウント制御部３３ｃとで構成され，通常
はリトライ受信判定タイミングの時に送信エラー通知信
号（ＳＴＥＲＲ）が発生するとリトライカウント制御部
３３ｃはリトライカウンタ３３ａをカウントアップし，
送信エラー通知ではなく，正常なステータスの場合はカ
ウントクリア制御部３３ｂからカウントクリア信号を発
生する。本発明によるダミー転送要求許可信号（ＤＭＧ
ＲＭ）と同時に発生したリトライマスク信号（ＲＴＹＭ
ＳＫ）は，アンド回路３３ｄに反転して入力されるの
で，送信エラー通知信号（ＳＴＥＲＲ）をマスクする働
きをする。これにより，リトライカウンタ３３ａはダミ
ーの転送動作を行った時にエラーが発生してもカウント
を行わず，カウントオーバフロー（障害発生を表示す
る）になることを防止する。一方，送信エラー通知信号
（ＳＴＥＲＲ）は図７に示す送信バッファ読み出しアド
レス制御部３４へ供給されると，内部構成は図示されな
いが従来と同じ機能によりリトライ動作が開始され，バ
ス要求信号の使用要求を発生し，コマンド送信バッファ
（図５の８３ａ）の読み出しアドレスを元に戻す。これ
により，図７に示すコマンド送信開始信号が再びアサー
トされる。この状態を図７の送信要求信号作成部３２に
おいて検出するとアンサ送信のための制御を開始する。

【００５７】図１０は実施例２における送信要求信号作
成部（図７の３２）の構成であり，上記図３に示す実施
例１の場合の構成とは異なる。図１０において，コマン
ド（オーダ）送信開始検出部２１，アンサ送信開始検出
部２２はそれぞれ図２に示すようにコマンド送信バッフ
ァ８３ａ，アンサ送信バッファ８３ｂの送信開始状態を
表す信号を検出する。上記に説明したダミー転送動作に
対して送信エラー通知信号（ＳＴＥＲＲ）が発生したこ
とによりリトライの制御が送信バッファ読み出しアドレ
ス制御部３４（図７）により開始されると，コマンド送
信開始検出部２１で新たにコマンド送信開始の検出出力
が発生し，システムバスの使用要求も新たに発生する。
また，この時，システムバスからのコマンドの実行によ
り発生したアンサがアンサ送信バッファ８３ｂにセット
されていて待機中であるため，アンサ送信開始検出部２
２からも検出出力が発生している状態である。

【００５８】この状態は図１０の点線で囲んだアンサ先
出し選択制御部により検出される。すなわち，このアン
サ先出し選択機構は従来から備えられた機能であり，オ
ア回路３２ａで何れかの検出信号が立ち上がって“Ｈ”
になると，アンド回路３２ｃから“Ｈ”の信号が発生し
てアンド回路３２ｄ，３２ｅに供給される。アンド回路
３２ｄ，３２ｅはアンサ転送検出信号が“Ｈ”になる
と，アンド回路３２ｅが優先してオンとなり，オア回路
３２ｎを介してＦＦ３２ｏに信号“Ｈ”がセットされ
て，オア回路３２ｐから転送開始ＲＥＱ信号を発生する
と共にアンド回路３２ｒに供給される。一方，ナンド回
路３２ｆに供給されたダミー転送要求許可信号（ＤＭＧ
ＲＭ）はダミーの転送終了で“Ｈ”になっており，ナン
ド回路３２ｆからは“Ｌ”が発生しており，アンド回路
３２ｒからアンサ転送要求信号ＲＱＨが“Ｌ”となって
アサート状態になる。

【００５９】この後，転送要求許可信号ＧＲＭが発生す
ることにより，バス出力制御部（図７の３０，図８）で
バス出力制御信号（ＤＲＭＯ），転送タイミング信号
（ＤＲＭ）が発生し，送信バッファ読み出しアドレス制
御部３４等が動作してシステムバスにアンサ送信バッフ
ァ８３ｂ（図５）の内容が転送される。

【００６０】このアンサの転送が終了するとコマンド送
信バッファ８３ａに格納されていたコマンドの転送を開
始することができる。図１１は実施例２によるロック状
態におけるコマンド先行時のアンサ送信動作のタイムチ
ャートの例である。

【００６１】このタイムチャートは上記に説明した各信
号の時間関係を明確に示すもので，(1) はクロック信
号，(2) はオーダ（コマンド）送信開始信号，(3) はア
ンサ送信開始信号を示しこの例ではオーダ送信開始信号
の後から発生している。(4)は送信開始（ＲＥＱ）信
号，(5) はコマンド転送要求信号（ＲＱＬ），(6) はア
ンサ転送要求信号（ＲＱＨ），(7) はダミー転送要求許
可信号（ＤＭＧＲＭ），(8) は転用要求に対してシステ
ムバスのバスアービタ（図示されない）から発生する転
送要求許可信号（ＧＲＭ），(9) は送信スタート信号
（ＳＢＳ），(10)は送信ブロック信号（ＳＢＫ），(11)
はオーダ用（コマンド）送信バッファの読み出しアドレ
スと内容（コマンドとデータ），(12)はアンサ送信バッ
ファの読み出しアドレスと内容（アンサとデータ），(1
3)はシステムバスデータであり点線で囲んだ部分はダミ
ー（システムバスから送信されない），(14)は出力バス
制御信号（ＤＲＭＯ），(15)は相手側から送られてくる
ステータス信号，(16)は送信先エラー通知信号（ＳＴＥ
ＲＲ）， (17) はコマンドまたはアンサを転送した時に
発生する転送完了通知信号（ＳＣＡＤＥＮＤ），(18)は
コマンドまたはアンサの転送とそれに対する相手からの
ステータスを受信すると発生する転送完了通知信号（Ｔ
ＲＥＮＤ），(19)はリトライマスク信号（ＲＴＹＭＳ
Ｋ），(20)はシステムバスロック信号（ＳＬＯＣ）であ
り，この例では最初からアサートされた状態（“Ｈ”）
である。

【００６２】上記図１１のタイムチャートを概説する
と，オーダ（コマンド）転送要求信号（（ＲＱＬ）をア
サートした後，システムロック信号（ＳＬＯＣ）がアサ
ートされているので，転送要求許可信号（ＧＲＭ）がア
サートされない。そこで，ロック転送における(3) に示
すアンサ送信開始信号がアサートされた時点で，(7) に
示すダミー転送要求許可信号（ＤＭＧＲＭ）をアサート
する。この信号が出力されている期間は，(14)に示す出
力バス制御信号（ＤＲＭＯ）がアサートされず，システ
ムバスにはデータを出力しないが，内部的な（ダミー
の）転送を開始する。

【００６３】実際には転送していないので，送信相手先
からはステータスが返送されないため，(16)に示す送信
先エラー通知信号（ＳＴＥＲＲ）が発生して，再度オー
ダ（コマンド）を送信しようとする。このリトライ動作
を開始すると，アンサ先出し機能が動作して，(6) に示
すアンサ転送要求信号（ＲＱＨ）がアサートされて，
(8) の転送要求許可信号（ＧＲＭ）が発生し（“Ｌ”に
なる），(9) に示す送信スタート信号（ＳＢＳ），(10)
に示す送信ブロック信号（ＳＢＫ）及び(14)に示す出力
バス制御信号（ＤＲＭＯ）がアサートされることによ
り，(13)に示すようにシステムバスデータとしてコマン
ド, データが転送される。

【００６４】

【発明の効果】本発明によればシステムバスへのコマン
ド送信の許可待ちの時システムバスをロックしたオーダ
を受信した時にオーダのアンサを出力することができな
い場合を含めて如何なる条件でロック転送を行ってもシ
ステムバスがスタックすることなく転送を可能とするこ
とができ，マルチプロセッサシステムのシステムバスの
転送効率が向上し，システムの品質及び性能を向上する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の原理構成を示す図である。

【図２】本発明の第２の原理構成を示す図である。

【図３】実施例１の構成を示す図である。

【図４】実施例１のタイムチャートの例を示す図であ
る。

【図５】実施例２によるシステムバス制御回路の構成図
である。

【図６】折り返し試験制御部の構成を示す図である。

【図７】コマンド／アンサ送信制御部の構成を示す図で
ある。

【図８】バス出力制御部の構成を示す図である。

【図９】リトライカウンタ部の構成を示す図である。

【図１０】送信要求信号作成部の構成を示す図である。

【図１１】実施例２によるロック状態におけるコマンド
先行時のアンサ送信動作のタイムチャートの例を示す図
である。

【図１２】従来のマルチプロセッサシステムの構成図で
ある。

【図１３】従来のバスインタフェース制御回路の構成図
である。

【図１４】従来のシステムバス送信制御部と関連する構
成を示す図である。

【図１５】コマンド／アンサ送信制御部の内部構成を示
す図である。

【図１６】従来の送信要求信号作成部の構成を示す図で
ある。

【図１７】従来の送信要求信号作成部のタイムチャート
を示す図である。

【図１８】従来の２サイクルの送信動作のタイムチャー
トを示す図である。

【図１９】折り返し試験時の送信動作のタイムチャート
を示す図である。

【符号の説明】

１システムバス制御回路２システムバス送信制御部３コマンド／アンサ送信制御部４送信要求信号作成部４ａロック転送時の転送要求検出部４ｂ転送要求保持部

Claims

【特許請求の範囲】

【請求項１】各プロセッサがインターロック転送を用
いるローカルバスを介して対応するバスインタフェース
制御回路と接続され，各バスインタフェース制御回路が
タイムスプリット転送を用いるシステムバスにより接続
されたマルチプロセッサシステムのロック転送制御回路
において，バスインタフェース制御回路のシステムバス
へのデータの送信制御を行うシステムバス送信制御部に
設けられたシステムバスへの転送要求信号を作成する送
信要求信号作成部は，ローカルバスからのコマンド及び
アンサの転送開始信号の発生に応じてシステムバスへ対
応する転送要求信号を発生して保持する転送要求保持部
と，コマンドの転送開始信号が発生してシステムバスへ
のコマンド転送要求を発生した後，システムバスをロッ
ク転送状態でローカルバスからアンサの転送要求が発生
するとその状態を検出するロック転送時の転送要求検出
部とを備え，前記ロック転送時の転送要求検出部の出力
により前記転送要求保持部を反転してコマンド転送要求
を取下げてシステムバスへアンサ転送要求の信号を発生
することを特徴とするロック転送制御回路。
【請求項２】各プロセッサがインターロック転送を用
いるローカルバスを介して対応するバスインタフェース
制御回路と接続され，各バスインタフェース制御回路が
タイムスプリット転送を用いるシステムバスにより接続
されたマルチプロセッサシステムのロック転送制御回路
において，バスインタフェース制御回路のシステムバス
へのデータの送信制御を行うシステムバス送信制御部
は，ローカルバスからコマンドが発生してシステムバス
へのコマンド転送要求を出力した後，システムバスを介
して外部からシステムバスロック転送によるコマンドを
受信して該コマンドの実行によりローカルバスから対応
するアンサの転送要求が発生すると，ダミー転送許可信
号を発生するダミー転送許可信号発生部を備え，前記ダ
ミー転送許可信号の発生により前記コマンドのダミーの
送信に対し送信データ受信判定部からのエラーステータ
スの検出により前記コマンドの送信動作のリトライを開
始すると，コマンドとアンサの同時発生時にアンサを先
出しする機能を備える送信要求信号作成部によりアンサ
の送信要求信号を発生し，前記アンサのシステムバスへ
の送信後に前記コマンドの送信を行うことを特徴とする
ロック転送制御回路。
【請求項３】請求項２において，前記ダミー転送許可
信号の発生部は，前記ダミー転送許可信号を発生する回
路と，リトライマスク信号を発生する回路とで構成さ
れ，リトライマスク信号が発生すると，システムバスへ
のコマンドまたはアンサの送信後に相手から送り返され
るステータスがエラーステータスの時に起動されるリト
ライ動作の回数をカウントするリトライカウンタのカウ
ント動作を禁止することを特徴とするロック転送制御回
路。
【請求項４】請求項３において，前記ダミー転送許可
信号発生部は，折り返し試験制御部に設けられ，少なく
ともシステムバスからのシステムロック信号と，ローカ
ルバスから発生したコマンドの転送要求信号とが共に出
力された状態を検出することにより発生し，発生したダ
ミー転送許可信号はバスの出力を制御するバス出力制御
部に供給されると，バス出力制御部はデータのシステム
バスへの出力を禁止することを特徴とするロック転送制
御回路。