JPH09205418A - データ流からビットクロックを再生するためのデジタル検出器回路装置 - Google Patents
データ流からビットクロックを再生するためのデジタル検出器回路装置Info
- Publication number
- JPH09205418A JPH09205418A JP32246896A JP32246896A JPH09205418A JP H09205418 A JPH09205418 A JP H09205418A JP 32246896 A JP32246896 A JP 32246896A JP 32246896 A JP32246896 A JP 32246896A JP H09205418 A JPH09205418 A JP H09205418A
- Authority
- JP
- Japan
- Prior art keywords
- pulse length
- detector
- pulse
- output
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 7
- 230000033228 biological regulation Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
を可能にするビットクロック(タイミング)検出器回路
装置を実現すること。 【構成】 データ流からビットクロック(タイミング)
を再生するためのデジタル検出器回路装置において、前
記検出器回路にデジタル位相検出器(1)及びデジタル
パルス長検出器(2)が設けられており、積分され、そ
れにより、当該の結果がPLLの発振器周波数に対する
リチューニング値を形成するように構成されているこ
と。
Description
トクロック(タイミング)を再生するためのデジタル検
出器回路装置に関する。ここで、有利には、CDディス
クの再生の際(場合)読出されるEFM−データ流が考
察される。その場合(その際)デジタル検出器回路は位
相制御回路の構成部分である。
公知のシステムにおいて、例えば、光学的ディスク、そ
の1例はCDに使用されているようなデータデコーダに
おいてPLLのクロック(タイミング)信号は、適正位
相で到来データ信号にロック(固定)され、又は同期化
されて、データ流のビット情報がデコーディングされ得
なければならない。而して、公知システムにおいて、例
えば、CDプレーヤにて、PLLの最初のロック(同期
引き込み)まで、粗いチューニングが、ディスクモータ
の制御により行われる。当該の過程は、モータの機械的
慣性に基づき、比較的緩慢であって、故障を惹起し易
い、更に、従来手段において、PLLは唯わずかなキャ
プチャレンジを有するに過ぎない。。
ころは、改善されたキャプチャレンジ特性を有するPL
Lを可能にするビットクロック(タイミング)(再生の
ための)検出器回路装置を実現することにある。
成要件により解決される。本発明の有利な実施例(形
態)は、引用請求項に記載されている。
ク(タイミング)を再生するためのデジタル検出器回路
装置において、前記検出器回路装置にデジタル位相検出
器及びデジタルパルス長検出器が設けられており、前記
検出器の出力信号は、加算され、積分され、それによ
り、当該の結果を、PLLの発振器周波数に対するリチ
ューニング値として使用することができるように構成さ
れているのである。
相検出器は、デジタルフィルタによって形成されている
のである。
のクロック(タイミング)期間の端数部分内にて形成さ
れるように構成されているのである。ここで、デジタル
位相検出器によっては、位相値Pは、データ流の1つの
パルスと、PLLの最も近い発振器クロック(タイミン
グ)パルスとの位相差として規定される。データ流の1
つの信号のパルス長はPLLの発振器周波数のクロック
(タイミング)周期の整数及び端数部分にて規定され
る。
期の個数にて表されるパルス長Lは、0と最大値Max
との間にて位置し、前記最大値は所望の分解能及び発振
器周波数に依存し、そして、デジタル数としてパルス長
の表示を規定する。
め、更に、数(値)Max1, Max2, Min
1, Min2が必要とされ、ここで、次の不等式が成
立つ。
Min2>Min1>0 ここで、上記数は一般に有理数である。
パルス長検出器は、制御装置を有し、該制御装置によっ
ては、所定の関数に依存して、パルス長検出器は下記の
各信号のうちの1つを出力するものである: a)インターバル〔0,……,Max〕の最も近い整数
との差が出力され、 b)制限されたインターバル〔Max2,……,Min
2〕の最も近い整数との差を出力するものである。ここ
で b1)検出されたパルス長のすべての正の要素は、0に
セットされるか、それとも b2)検出されたパルス長のすべての負が0にセットさ
れるように構成されているのである。
ンないし判別)の制御に関(係)わる所定の関数によ
り、現在(瞬時)の所定のパルス長さに対して下記の関
係が成り立つか否かについての4種の比較が行われるよ
うに構成されている、即ち、 c1) L ≧ Max1 c2) L ≧ Max2 c3) L < Min2 又は c4) L < Min1,そして、 パルス長Lが所定の有限時間にて条件c1)を充足する
場合に、夫夫1つの正のパルス及び負のパルスに対し
て、判定(デシジョン)b1)を選定し、そして、パル
ス長Lが所定の有限時間にて条件c4)を充足する場合
に、判定(デシジョン)b2)を選定する。
ジョン)c3)が検出されると(状態c1)の期間中
に)当該の状態は再び元に戻される(解消される)、換
言すれば出力a)が選択される。逆に、状態c4)の期
間中1度状態C2)の発生が検出されたとき、c4が元
に戻される(解消される)、換言すれば、出力a)が選
択される。
(小数)点数(値)として実現、表示されている。その
場合(その際)、パルス長Lの4ビットが整数部向けに
定められており、そして、4ビットが当該のパルス長の
1/16向けに定められている。ここで、有利には、パ
ルス長Lは、既述のように発振器クロック(タイミン
グ)周期の各ユニットにて求められる。適用例如何によ
り、他の限界領域も選択可能であり、例えば、16ビッ
トを使用出来、ここで、例えば8ビットを整数部分に使
用でき、8LSBビットを端数部分に使用し得る。
下記値が選択される。
器周波数の比較的緩慢な規制(制御)(比較的緩慢、迅
速)を意味し、一方信号出力b)の場合、換言すれば、
2つのサブの場合b1)及びb2)(小分けの場合)リ
チューニング信号が比較的大きな値をとり、従って、発
振器周波数が1つの方向(比較的迅速又は緩慢に)迅速
に規制(制御)される(パルス長が再び中央領域内に来
るまで)。
全体が同期化された場合、パルス長検出器の出力信号
が、0にセットされるように構成されているのである。
更に、3と11との間の領域にて次の(最も近い)数と
の差が出力された場合、出力信号が、増幅係数(n)と
乗算されるように構成されているのである。
ロセッサ又はμコントローラ付きの制御ユニットにより
可制御である。
値の加算後、当該の結果は係数−1と乗算されるのであ
る。
れたキャプチャ(引込周期)特性をを以てのビットクロ
ック(タイミング)PLLの実現が可能になる。PLL
は、最初に著しく離調された発振器周波数のもとで迅速
に固定ロックし、しかる後、信号において、ノイズに対
して障害の影響を受け難くなる。従って、短いアクセス
時間が可能となり、このことは、特に、耐ショックシス
テム及び光学的ディスクにおいてデータ処理の適用上重
要である。本発明のPLLの大きなキャプチャレンジに
基づき、CAVによるCLVディスクも可能である。適
用例として1次的に問題となるのはEFMコード付きの
CDに対するデコーダにおける適用例である。但し、ビ
デオ記録及びデータ、並びに他のRLLコード(上方、
下方に制限されたラン長付きコード)用のデコーダも可
能である。
明する。
ルタによって実現されている)及びパルス長検出器2か
らなる本発明の検出器回路装置を示し、ここで、位相P
は、位相検出器1に供給され、そして、上記パルス長検
出器2にはパルス長Lが供給される。パルス長Lのほか
に、付加的に、パルス長検出器2には側縁が立上りか立
下り状態か(R/F)の情報、及び図示されていない制
御ユニットの制御信号が供給される。位相検出器1及び
パルス長検出器2の出力信号は、加算器4にて加算さ
れ、その結果は、場合により係数ー1と乗算される。そ
のようにして得られた積分器5の出力信号6は、PLL
の発生器のリチューニング値として使用される。
うなEFM信号7を、そして下方部分部分には、発振器
(これは信号に同期化されねばならない)のクロック
(タイミング)信号8を簡単化して示す。更にパルス長
L及びVCO側縁に対して相対的な各側縁の位相長さP
の定義を示す。ここで、2つの側縁間の間隔、換言すれ
ば,パルス長Lが、PLL発振器の1つのクロック(タ
イミング)周期の整数及び端数部分にて精確に求められ
る。位相位置PはPLL発生器のクロック(タイミン
グ)周期の端数部分にて求められる。
続構成を示す。Lは、既述のようにEFM−データの最
後のパルスの長さを示す。有利には、領域L=〔0;…
1515/16〕が実現、表示されている。値Lは、8
ビット固定(小数)点数(値)として実現されており、
ここで、4ビットは整数部分(0……15)向けに、そ
して、4ビット(LSB)は、1つの発振器クロック
(タイミング)周期の16分の1を表すためにとってお
かれてある。他の値も可能である。整数向けに8ビット
を使用し端数部分に8ビットを使用して16ビット分解
能を選択する場合、値領域は〔0;…255 255/
256〕となる。4種の比較が実施され、それの結果
は、制御装置に影響を及ぼし、即ち、比較結果に依存し
て、スイッチS1が作動される。このスイッチS1によ
っては、どの出力信号がパルス長検出器によって生成さ
れるかが選ばれる。通常の場合、制御装置9はスイッチ
11の最下方位置を選択する。この位置では計算ユニッ
ト10にて、パルス長と最も近い(次の)整数との差が
計算され、出力される。下記の表1に例が挙げてある。
ここで、表は値領域〔0,…15 15/16〕に基づ
く。
なった場合、そして有限時間内でそれぞれ1つの正のパ
ルス及び1つの負のパルス(R−,F−側縁ないし立上
り、立下り状態(R/F)−エッジ)に対してパルス長
さ11.5を越えると、スイッチS1の中間位置が選ば
れる。この状態において、計算ユニット11は、次の
(最も近い)整数との差を計算し、ここで、当該整数の
領域は3…11に限定される。その例を下記表2に挙げ
てある。
が、0にセットされる(スイッチが中間位置にある場
合)。
合選ばれる、即ち、パルス長が2.5より小であること
が比較にて明らかになった場合、それも、有限時間内で
1つの正パルス及び1つの負のパルスに対してそれぞれ
そのように2.5より小である場合選ばれる。この場合
において、計算ユニットにより同様に、パルス長と次の
(最も近い)整数との差が計算され、ここで、整数は同
じく領域3〜11に限定される。勿論、さらなる抑圧ユ
ニット13により計算ユニット1のすべての正の偏差が
0にセットされる。
にて、計算結果が、相応の抑圧ユニット12、13に入
れられる前に増幅係数nと乗算される。換言すれば、ス
イッチS1の中央位置にて正のパルス長偏差のみが識別
され、一方、S1の上方位置では負のパルス長偏差が識
別される。表2から明らかなように、小さい、及び大き
い偏差に対して、大きな出力値がパルス長検出器にて生
じるのでその種の大きな偏差の場合、増幅係数nと共に
パルス長検出器により大きな出力信号が、発振器周波数
の制御のため生成される。換言すれば、その種の大きな
偏差の場合、発振器周波数の大きな変化を生ぜしめて、
制御を再び通常領域(下方スイッチ装置)に戻す必要が
ある。スイッチS1の2つの上方スイッチ位置は、次の
ような場合もとに戻される(復帰される)、即ち、長い
パルスのもとで長さ<3を有する1つのパルスが見出さ
れた場合、ないし、短いパルス規制(制御)のもとで、
長さ≧11を有するパルスが見出された場合、上述のよ
うに元に戻される。そのような場合、スイッチS1の
“加速された”規制(制御)位置(上方、ないし中央)
を離脱し、そして、スイッチは、再び最も下方の位置に
セッティングされる。
る場合、そのことは下記を意味する、即ち、EFM信号
は比例的に過度に速いものとなって現れる。それという
のは、それの長さは、発振器信号の周期期間で表される
からである。従って、規制(制御)は迅速な低減を行
う。同様にディスクが比較的緩慢に回転する場合、類似
の状態が生じる。その際ディスクの信号は、時間的に伸
長されており、その結果パルスは同様に長く見える。2
つの場合において、発振器周波数は、低減されて、それ
により、ディスクの、記録されたn×Tの長さのパルス
が同じくnの発振器クロック(タイミング)周波数の長
さであるようにする必要がある。
換言すれば、発振器周波数がEFM−パルスと同期する
場合、このことは、信号14により指示される。その
際、パルス長検出器1の出力信号は、第2スイッチS2
により0にセットされ、換言すれば規制(制御)は行わ
れない。この事態は次のような場合にも起こり得る、即
ち欠陥信号15がセッティングされる場合にも起こり得
る。
限されず、パルス長Lの別の表示、例えばより多くのビ
ットでの当該の表示も可能であり、その結果この場合に
おいて数領域を変更修整しなければならない。
レンジ特性を有するPLLを可能にするビットクロック
(タイミング)(再生のための)検出器回路装置を実現
することができたという効果が奏される。
データ流の波形図である。
である。
Claims (15)
- 【請求項1】 データ流からビットクロック(タイミン
グ)を再生するためのデジタル検出器回路装置におい
て、 前記検出器回路装置にデジタル位相検出器(1)及びデ
ジタルパルス長検出器(2)が設けられており、前記検
出器の出力信号は、加算され、積分され、それにより、
当該の結果は、PLLの発振器周波数に対するリチュー
ニング値を形成するように構成されていることを特徴と
するデータ流からビットクロックを再生するためのデジ
タル検出器回路装置。 - 【請求項2】 デジタル位相検出器(1)は、デジタル
フィルタによって形成されていることを特徴とする請求
項1記載の装置。 - 【請求項3】 位相値(p)は、PLL発振器のクロッ
ク(タイミング)期間の端数部分内にてを求められるよ
うに構成されていることを特徴とする請求項1又は2記
載の装置。 - 【請求項4】 データ流の1つの信号のパルス長(L)
はPLLの発振器周波数のクロック(タイミング)周期
期間のユニットで求められ、ここで、パルス長はインタ
ーバル〔0,……,Max〕内の大きさの値を有してい
ることを特徴とする請求項1から3までのうち1項記載
の装置。 - 【請求項5】 パルス長検出器(2)は制御装置(9)
を有し、該制御装置は、所定の関数F(L)に依存し
て、パルス長検出器(2)は下記の各信号のうちの1つ
を出力するものである: a)インターバル〔0,……,Max〕の最も近い整数
との差を出力し、 b)制限されたインターバル〔Max2,……,Min
2〕の最も近い整数との差を出力するものであり、ここ
で、出力a)はプリセット(値)を形成するように構成
されていることを特徴とする請求項4記載の装置。 - 【請求項6】 出力b)の場合において、所定の関数F
(L)に依存して、付加的に、 b1) b)にて求められた差のすべての正の要素が0
にセットされるか、それとも b2)b)にて求められた差のすべての負の要素が0に
セットされるように構成されていることを特徴とする請
求項5記載の装置。 - 【請求項7】 所定の関数F(L)により、現在の(瞬
時の)パルス長さに対して下記の関係が成り立つか否か
についての4種の比較が行われるように構成されてい
る、即ち、 c1) L ≧ Max1 c2) L ≧ Max2 c3) L < Min2 又は c4) L < Min1,そして、パルス長Lが所
定の有限時間内にて、条件c1)を充足する場合に、判
定(デシジョン)b1)を選定し、そして、パルス長L
が所定の有限時間内にて条件c4)を充足する場合に、
判定(デシジョン)b2)を選定し、そして、b1)が
生じた状態において、パルス長に対してc3)が一度検
出された場合、再び判定(デシジョン)a)が選ばれ、
そして、 b2)が生じた状態において、パルス長に対してc2)
が一度検出された場合、再び判定(デシジョン)a)が
選ばれるように構成されていることを特徴とする請求項
6記載の装置。 - 【請求項8】 条件c1)又はc2)は、それぞれ、一
度所定の有限時間内でパルス長Lの1つの正のパルス及
び負のパルスに対して充足されるべきものであることを
特徴とする請求項7記載の装置。 - 【請求項9】 パルス長(L)は、8ビット固定(小
数)点数(値)として実現、表示されていることを特徴
とする請求項4から8までのうち1項記載の装置。 - 【請求項10】 パルス長Lの4ビットが整数部向けに
定められており、そして、当該のパルス長の4ビット
が、或1つの発振器−クロック(タイミング)周期期間
の1/16向けに定められていることを特徴とする請求
項9記載の装置。 - 【請求項11】 次の値が使用される、即ち Max = 15 15/16 Max1 = 11.5 Max2 = 11 Min2 = 3 Min1 = 2.5 が使用されていることを特徴とする請求項10記載の装
置。 - 【請求項12】 欠陥が検出された場合において、又は
PLL全体が同期化された場合、パルス長検出器(2)
の出力信号が、0にセットされるように構成されている
ことを特徴とする1から11までのうち1項記載の装
置。 - 【請求項13】 3と11との間の領域にて次の(最も
近い)数との差が出力された場合、出力信号が、増幅係
数(n)と乗算されるように構成されていることを特徴
とする1から11までのうち1項記載の装置。 - 【請求項14】 パルス長検出器(2)が可制御である
請求項1から13までのうち1項記載の装置。 - 【請求項15】 パルス長検出器(2)の出力及び位相
値(P)の加算後、当該の結果は係数ー1と乗算される
ように構成されていることを特徴とする請求項1から1
4までのうち1項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19546632.2 | 1995-12-14 | ||
DE19546632A DE19546632A1 (de) | 1995-12-14 | 1995-12-14 | Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09205418A true JPH09205418A (ja) | 1997-08-05 |
JP3844547B2 JP3844547B2 (ja) | 2006-11-15 |
Family
ID=7780077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32246896A Expired - Fee Related JP3844547B2 (ja) | 1995-12-14 | 1996-12-03 | データストリームのビットタイミングを再生するためのデジタル検出器回路およびpll発振器周波数のリチューニング操作を制御する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5946363A (ja) |
EP (1) | EP0779723B1 (ja) |
JP (1) | JP3844547B2 (ja) |
CN (1) | CN1100418C (ja) |
DE (2) | DE19546632A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389548B1 (en) * | 1999-04-12 | 2002-05-14 | Liam Bowles | Pulse run-length measurement for HF data signal by dividing accumulated phase difference between first and second zero-crossings by single-cycle range using multiple cycle range sawtooth waveform |
US6987817B1 (en) * | 2000-07-17 | 2006-01-17 | Lsi Logic Corporation | Digital clock recovery PLL |
US7085358B2 (en) | 2001-06-25 | 2006-08-01 | Bellsouth Intellectual Property Corporation | Visual caller identification |
US7315614B2 (en) | 2001-08-14 | 2008-01-01 | At&T Delaware Intellectual Property, Inc. | Remote notification of communications |
DE10142362A1 (de) | 2001-08-30 | 2003-03-27 | Sick Ag | Optoelekronische Überwachungseinrichtung |
US7269249B2 (en) | 2001-09-28 | 2007-09-11 | At&T Bls Intellectual Property, Inc. | Systems and methods for providing user profile information in conjunction with an enhanced caller information system |
US7315618B1 (en) | 2001-12-27 | 2008-01-01 | At&T Bls Intellectual Property, Inc. | Voice caller ID |
US7139374B1 (en) | 2002-07-23 | 2006-11-21 | Bellsouth Intellectual Property Corp. | System and method for gathering information related to a geographical location of a callee in a public switched telephone network |
US7623645B1 (en) | 2002-07-23 | 2009-11-24 | At&T Intellectual Property, I, L.P. | System and method for gathering information related to a geographical location of a caller in a public switched telephone network |
US7443964B2 (en) | 2003-04-18 | 2008-10-28 | At&T Intellectual Property, I,L.P. | Caller ID messaging |
US7978833B2 (en) | 2003-04-18 | 2011-07-12 | At&T Intellectual Property I, L.P. | Private caller ID messaging |
JP3972868B2 (ja) * | 2003-06-24 | 2007-09-05 | ソニー株式会社 | デジタルpll装置 |
US7623849B2 (en) | 2003-11-13 | 2009-11-24 | At&T Intellectual Property, I, L.P. | Method, system, and storage medium for providing comprehensive originator identification services |
US7672444B2 (en) | 2003-12-24 | 2010-03-02 | At&T Intellectual Property, I, L.P. | Client survey systems and methods using caller identification information |
DE102004019045A1 (de) | 2004-04-16 | 2005-11-03 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Schaltung zur Rückgewinnung eines Taktes |
US8195136B2 (en) | 2004-07-15 | 2012-06-05 | At&T Intellectual Property I, L.P. | Methods of providing caller identification information and related registries and radiotelephone networks |
US8243909B2 (en) | 2007-08-22 | 2012-08-14 | At&T Intellectual Property I, L.P. | Programmable caller ID |
US8160226B2 (en) | 2007-08-22 | 2012-04-17 | At&T Intellectual Property I, L.P. | Key word programmable caller ID |
CN104485947B (zh) * | 2014-12-30 | 2017-10-27 | 中南民族大学 | 一种用于gps驯服晶振的数字鉴相器 |
CN109361501B (zh) * | 2018-12-10 | 2021-04-27 | 重庆思柏高科技有限公司 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380815A (en) * | 1981-02-25 | 1983-04-19 | Rockwell International Corporation | Simplified NRZ data phase detector with expanded measuring interval |
JPS58220226A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | 位相ロツクル−プ制御回路 |
JPS61258534A (ja) * | 1985-05-11 | 1986-11-15 | Victor Co Of Japan Ltd | デジタル信号復調装置 |
DE3820477A1 (de) * | 1988-06-16 | 1989-12-21 | Thomson Brandt Gmbh | Phasenregelkreis |
GB2229592A (en) * | 1989-03-22 | 1990-09-26 | Philips Electronic Associated | Phase detectors |
DE3917217A1 (de) * | 1989-05-26 | 1990-11-29 | Ant Nachrichtentech | Regenerator fuer digitalsignale |
US5036294A (en) * | 1990-12-03 | 1991-07-30 | Motorola Inc. | Phase locked loop having low-frequency jitter compensation |
US5295079A (en) * | 1991-07-18 | 1994-03-15 | National Semiconductor Corporation | Digital testing techniques for very high frequency phase-locked loops |
EP0544358B1 (en) * | 1991-11-25 | 1995-08-16 | Koninklijke Philips Electronics N.V. | Phase locked loop with frequency deviation detector and decoder circuit comprising such a phase locked loop |
US5235290A (en) * | 1992-05-14 | 1993-08-10 | Bar David Israel | Method and apparatus for smoothing out phase fluctuations in a monitored signal |
DE4303356A1 (de) * | 1993-02-05 | 1994-08-11 | Philips Patentverwaltung | Digitale Phasenregelschleife |
JP3453006B2 (ja) * | 1995-07-07 | 2003-10-06 | パイオニア株式会社 | 位相同期回路及びディジタル信号再生装置 |
-
1995
- 1995-12-14 DE DE19546632A patent/DE19546632A1/de not_active Withdrawn
-
1996
- 1996-12-03 JP JP32246896A patent/JP3844547B2/ja not_active Expired - Fee Related
- 1996-12-04 EP EP96119413A patent/EP0779723B1/de not_active Expired - Lifetime
- 1996-12-04 DE DE59611472T patent/DE59611472D1/de not_active Expired - Lifetime
- 1996-12-10 US US08/762,750 patent/US5946363A/en not_active Expired - Lifetime
- 1996-12-13 CN CN96119778A patent/CN1100418C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5946363A (en) | 1999-08-31 |
EP0779723B1 (de) | 2008-05-07 |
CN1158035A (zh) | 1997-08-27 |
DE19546632A1 (de) | 1997-06-19 |
DE59611472D1 (de) | 2008-06-19 |
EP0779723A3 (de) | 2000-04-19 |
EP0779723A2 (de) | 1997-06-18 |
JP3844547B2 (ja) | 2006-11-15 |
CN1100418C (zh) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09205418A (ja) | データ流からビットクロックを再生するためのデジタル検出器回路装置 | |
US5636192A (en) | Disc player apparatus having a signal processing circuit which produces a reproduction clock synchronism with a reproduced signal | |
KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
JP2001016192A (ja) | デジタルクロック信号復元回路及びその方法 | |
US6483793B1 (en) | Restoration of data and asymmetry compensation in an optical disk reproducing system | |
JPH1098377A (ja) | Pll回路 | |
EP0597372B1 (en) | Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods | |
JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
JPH087468A (ja) | 光ディスク再生装置 | |
KR100493000B1 (ko) | 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법 | |
JPH01175486A (ja) | 映像信号のクロマ位相補正方法 | |
JP2547758B2 (ja) | 光ディスク再生装置 | |
JPH0612790A (ja) | データ検出装置 | |
JPH0785331B2 (ja) | デイジタルpll | |
KR20000061191A (ko) | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 | |
JPS59124013A (ja) | デ−タ再生装置 | |
JPS5989037A (ja) | フエ−ズ・ロツクド・ル−プ回路 | |
JP3263886B2 (ja) | 時間軸補償装置および方法 | |
JP3003471B2 (ja) | クロック切替回路 | |
KR20010011117A (ko) | 넓은 주파수 도입 범위를 갖는 클럭 복원회로 | |
JPH0846606A (ja) | 位相比較回路及びpll回路 | |
JPH0264967A (ja) | デジタルディスク再生装置の同期検出装置 | |
JPH07112190B2 (ja) | 同期装置 | |
JPH03266263A (ja) | 記録・再生タイミング発生装置 | |
JPH09259544A (ja) | 光ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |