CN109361501B - 一种用于可见光通信的时钟与数据恢复电路及方法 - Google Patents
一种用于可见光通信的时钟与数据恢复电路及方法 Download PDFInfo
- Publication number
- CN109361501B CN109361501B CN201811504024.5A CN201811504024A CN109361501B CN 109361501 B CN109361501 B CN 109361501B CN 201811504024 A CN201811504024 A CN 201811504024A CN 109361501 B CN109361501 B CN 109361501B
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- data
- unit
- recovered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
- H04B10/114—Indoor or close-range type systems
- H04B10/116—Visible light communication
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例公开一种用于可见光通信的时钟与数据恢复电路及方法。其中,所述电路包括:包括CDR模块和多相位时钟产生模块,CDR模块包括PD单元、DLF单元、干扰检测单元和PS单元;待恢复数据从PD单元的第一输入端和干扰检测单元的输入端输入,PD测单元的输出端连接DLF单元的输入端,DLF单元的输出端连接PS单元的第一输入端;干扰检测单元的输出端连接PS单元的第二输入端,干扰检测单元用于输出锁定控制信号使PS单元锁定恢复时钟的当前相位;PS单元的输出端与PD单元的第二输入端相连;多相位时钟产生模块与PS单元相连,用于产生多个不同相位的时钟信号。本发明实施例提供的用于可见光通信的时钟与数据恢复电路及方法,提高了CDR电路的抗干扰能力。
Description
技术领域
本发明实施例涉及可见光通信技术领域,具体涉及一种用于可见光通信的时钟与数据恢复电路及方法。
背景技术
可见光通信技术是面向未来智慧家庭和下一代网络的关键技术之一。在可见光通信中,数据发送端将数据串行化后通过光调制电路转变成可见光信号进行发送,数据接收端需要通过高性能的时钟数据恢复(Clock and Data Recovery,CDR)电路从串行的接收信号中将时钟信号和数据信号恢复出来。
由于在可见光通信过程中存在着大量的干扰信号,例如太阳、屏幕、其他灯具等发出的光线,会造成接收信号存在一定的性能损失,使CDR电路在进行时钟信号和数据信号恢复时,产生不正确的时钟和数据恢复结果。现有技术中,有多种途径可以对干扰信号进行屏蔽,例如把可见光通信的波长设置在不易出现干扰信号的蓝色光谱端,并在数据接收端通过滤镜过滤掉其他颜色的光。但是,由于室内光源的复杂性,例如,白光中也包含了一定的蓝光分量,显示屏等设备也会发出大面积蓝光等等,很难保证在存在干扰信号的使用环境下在数据接收端获得持续稳定的可见光接收信号。当出现连续性的干扰信号,例如工频的荧光灯,显示屏播放画面,或者节能灯等室内光源发出的光线,可以使CDR电路在一段时间内接受不到链路信号,从而导致CDR电路失锁,从而产生不正确的时钟和数据恢复结果。
因此,如何提出一种用于可见光通信的时钟与数据恢复电路,能够减少干扰信号对CDR电路的影响,以提高CDR电路的抗干扰能力成为业界亟待解决的重要课题。
发明内容
针对现有技术中的缺陷,本发明实施例提供一种用于可见光通信的时钟与数据恢复电路及方法。
一方面,本发明实施例提出一种用于可见光通信的时钟与数据恢复电路,包括时钟与数据恢复模块和多相位时钟产生模块,其中:
所述时钟与数据恢复模块包括相位检测单元、数字低通滤波单元、干扰检测单元和相位选择单元;待恢复数据分别从所述相位检测单元的第一输入端和所述干扰检测单元的输入端输入,所述相位检测单元的输出端连接所述数字低通滤波单元的输入端,所述数字低通滤波单元的输出端连接所述相位选择单元的第一输入端;所述干扰检测单元的输出端连接所述相位选择单元的第二输入端,所述干扰检测单元用于在检测到所述待恢复数据存在周期性干扰信号之后,输出锁定控制信号使所述相位选择单元锁定恢复时钟的当前相位;所述相位选择单元的输出端与所述相位检测单元的第二输入端相连;
所述多相位时钟产生模块与所述相位选择单元相连,用于根据参考时钟产生多个不同相位的时钟信号供所述相位选择单元进行选择。
其中,所述干扰检测单元包括依次连接的低通滤波子单元、门限判决子单元和数字预处理子单元,所述低通滤波子单元用于从所述待恢复数据中获得目标数据,所述门限判决子单元用于从所述目标数据中获得信号频率判断数据,所述数字预处理子单元用于根据所述信号频率判断数据确定所述待恢复数据是否存在所述周期性干扰信号,并在确定存在所述周期性干扰信号之后,输出锁定控制信号至所述相位选择单元,使所述相位选择单元锁定所述恢复时钟的当前相位。
其中,所述低通滤波子单元采用低通滤波器。
其中,所述门限判决子单元采用模数转换器。
其中,所述数字预处理子单元采用微处理器或者逻辑电路。
其中,所述多相位时钟产生模块包括鉴频鉴相器、电荷泵、低通滤波器、多相位压控振荡器和M分频单元,所述鉴频鉴相器、所述电荷泵、所述低通滤波器和所述多相位压控振荡器依次相连,所述多相位压控振荡器的第一输出端与所述相位选择单元相连,所述多相位压控振荡器的第二输出端与M分频单元的输入端相连,所述M分频单元的输出端与所述鉴频鉴相器的输入端相连。
另一方面,本发明实施例提供一种可见光通信的接收装置,包括上述任一实施例所述的用于可见光通信的时钟与数据恢复电路。
再一方面,本发明实施例提供一种采用上述任一实施例所述的用于可见光通信的时钟与数据恢复电路的时钟与数据恢复方法,包括:
在对待恢复数据进行时钟与数据恢复时,干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号;
所述相位选择单元接收到所述锁定控制信号之后,锁定恢复时钟的当前相位。
本发明实施例提供的用于可见光通信的时钟与数据恢复电路及方法,包括时钟与数据恢复模块和多相位时钟产生模块,时钟与数据恢复模块包括相位检测单元、数字低通滤波单元、干扰检测单元和相位选择单元,多相位时钟产生模块产生多个不同相位的时钟信号供相位选择单元进行选择,干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,输出锁定控制信号使相位选择单元锁定恢复时钟的当前相位,避免恢复时钟受到干扰信号的影响,产生数据误判,提高了CDR电路的抗干扰能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的用于可见光通信的时钟与数据恢复电路的结构示意图;
图2为本发明一实施例提供的干扰检测单元的结构示意图;
图3为本发明另一实施例提供的用于可见光通信的时钟与数据恢复电路的结构示意图;
图4为本发明一实施例提供的可见光通信的接收装置的结构示意图;
图5为本发明一实施例提供的时钟与数据恢复方法的流程示意图;
图6为本发明另一实施例提供的时钟与数据恢复方法的流程示意图;
图7为本发明又一实施例提供的时钟与数据恢复方法的流程示意图;
附图标记说明:
1-时钟与数据恢复模块; 2-多相位时钟产生模块;
10-用于可见光通信的时钟 11-相位检测单元;
与数据恢复电路;
12-数字低通滤波单元; 13-干扰检测单元;
14-相位选择单元; 21-鉴频鉴相器;
22-电荷泵; 23-低通滤波器;
24-多相位压控振荡器; 25-M分频单元;
131-低通滤波子单元; 132-门限判决子单元;
133-数字预处理子单元。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明一实施例提供的用于可见光通信的时钟与数据恢复电路的结构示意图,如图1所示,本发明实施例提供的用于可见光通信的时钟与数据恢复电路,包括时钟与数据恢复模块1和多相位时钟产生模块2,其中:
时钟与数据恢复模块1包括相位检测(Phase Detection,简称PD)单元11、数字低通滤波(Digital Low-pass Filter,简称DLF)单元12、干扰检测单元13和相位选择(PhaseSelection,简称PS)单元14;待恢复数据分别从PD单元11的第一输入端和干扰检测单元13的输入端输入,PD单元11的输出端连接DLF单元12的输入端,DLF单元12的输出端连接PS单元14的第一输入端;干扰检测单元13的输出端连接PS单元14的第二输入端,干扰检测单元13用于在检测到所述待恢复数据存在周期性干扰信号之后,输出锁定控制信号使PS单元14锁定恢复时钟的当前相位;PS单元14的输出端与PD单元11的第二输入端相连;
多相位时钟产生模块2与PS单元14相连,用于根据参考时钟产生多个不同相位的时钟信号供相位选择单元14进行选择。
具体地,参考时钟进入多相位时钟产生模块2之后,多相位时钟产生模块2可以根据所述参考时钟产生多个不同相位的时钟信号。PS单元14与多相位时钟产生模块2相连,可以获得上述多个不同相位的时钟信号。PS单元14从上述多个不同的时钟信号中选择一个时钟信号作为恢复时钟,通过PS单元14的第二输出端将所述恢复时钟传输给PD单元11,PD单元11可以通过PD单元11的第二输入端接收所述恢复时钟,PD单元11从PD单元11的第一输入端接收所述待恢复数据,然后根据所述恢复时钟对所述待恢复数据进行采样,采样的结果通过PD单元11的输出端输出到DLF单元,DLF单元对采样的结果进行低通滤波,然后将低通滤波的结果传输给PS单元14,PS单元14根据低通滤波的结果对所述恢复时钟进行相位调整,再将经过相位调整的恢复时钟发送给PD单元11进行数据采样,直到获得合适的恢复时钟。PD单元根据上述合适的恢复时钟和所述待恢复数据,输出恢复数据。其中,所述恢复时钟进行相位调整,直到获得合适的恢复时钟过程为现有技术,此处不进行赘述。
所述待恢复数据在输入到PD单元11的同时,也可以从干扰检测单元13的输入端输入,干扰检测单元13会对所述待恢复数据进行检测,如果检测到所述待恢复数据存在周期性干扰信号,那么从干扰检测单元13的输出端输出锁定控制信号给PS单元14,PS单元14可以接收所述锁定控制信号,并在接收到所述锁定控制信号之后,锁定所述恢复时钟的当前相位,即PS单元14会忽略来自DLF单元12的所述低通滤波的结果,不再调整所述恢复时钟的相位,保持所述恢复时钟的当前相位不变。干扰检测单元13在输出所述锁定控制信号之后,会继续对所述待恢复数据进行检测,如果检测到所述待恢复数据不再存在周期性干扰信号,那么从干扰检测单元13的输出端输出解除控制信号给PS单元14,PS单元14可以接收所述解除控制信号,并在接收到所述解除控制信号之后,解除对所述恢复时钟的相位的锁定,即PS单元14会继续根据来自DLF单元12的所述低通滤波的结果,调整所述恢复时钟的相位。在所述待恢复数据中出现周期性干扰信号时,锁定所述恢复时钟的相位,使所述恢复时钟的相位不会受到周期性干扰信号的影响,提高对所述待恢复数据的采样的准确性,进而提高了本发明实施例提供的用于可见光通信的时钟与数据恢复电路的抗干扰能力。其中,所述参考时钟的获取为现有技术,此处不进行赘述。可理解的是,本发明实施例提供的用于可见光通信的时钟与数据恢复电路应用在可见光通信的接收端,所述待恢复数据为所述可见光通信的接收端接收到的可见光信号。
例如,干扰检测单元对所述待恢复数据进行积分,获得目标数据,再将所述目标数据转换为信号频率判断数据,接着对所述信号频率判断数据进行频率计算,获得信号频率,然后在判断获知所述信号频率大于频率阈值之后,输出所述锁定控制信号至所述相位选择单元。
本发明实施例提供的用于可见光通信的时钟与数据恢复电路,包括时钟与数据恢复模块和多相位时钟产生模块,时钟与数据恢复模块包括相位检测单元、数字低通滤波单元、干扰检测单元和相位选择单元,多相位时钟产生模块产生多个不同相位的时钟信号供相位选择单元进行选择,干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,输出锁定控制信号使相位选择单元锁定恢复时钟的当前相位,避免恢复时钟受到干扰信号的影响,产生数据误判,提高了CDR电路的抗干扰能力。
图2为本发明一实施例提供的干扰检测单元的结构示意图,如图2所示,在上述各实施例的基础上,进一步地,本发明实施例提供的干扰检测单元13包括低通滤波子单元131、门限判决子单元132和数字预处理子单元133,低通滤波子单元131的输出端连接门限判决子单元132的输入端,门限判决子单元132的输出端连接数字预处理子单元133的输入端,数字预处理子单元133的输出端连接PS单元14的第二输入端。
所述待恢复数据从低通滤波子单元131的输入端输入,低通滤波子单元131对所述待恢复数据进行积分,获得积分上限小于预设值的目标数据,然后将所述目标数据传输给门限判决子单元132。低通滤波子单元131可以采用低通滤波器实现。其中,所述预设值根据实际情况进行设置,本发明实施例不做限定,对于传输速率大于100M/s的高速可见光信号,可以设置所述预设值为125k。
门限判决子单元132将所述目标数据从模拟信号转变为数字信号,并将每个所述数字信号与判决电平进行比较,保留高于所述判决电平的数字信号,获得信号频率判断数据。门限判决子单元132可以采用模数转换电路实现。其中,所述判断电平根据实际经验进行设置,本发明实施例不做限定。
数字预处理子单元133根据所述信号频率判断数据,计算获得信号频率,例如可以采用计数法对所述信号频率判断数据进行统计,获得所述信号频率。在获得所述信号频率之后,将所述信号频率与频率阈值进行比较,如果所述信号频率大于所述频率阈值,说明所述待恢复数据中存在周期性干扰信号,那么数字预处理子单元133输出所述锁定控制信号至PS单元,使PS单元锁定所述恢复时钟的当前相位。数字预处理子单元133在输出所述锁定控制信号之后,重新根据所述信号频率判断数据,计算信号频率,如果没有获得所述信号频率,说明所述待恢复数据中不存在周期性干扰信号,数字预处理子单元133输出所述解除控制信号至PS单元,使PS单元解除对所述恢复时钟的相位锁定;如果所述信号频率小于或者等于所述频率阈值,干扰信号产生的干扰可以忽略,数字预处理子单元133输出所述解除控制信号至PS单元,使PS单元解除对所述恢复时钟的相位锁定。其中,所述频率阈值是预设的,根据实际经验进行设置,本发明实施例不做限定。可理解的是,数字预处理子单元133如果没有获得所述信号频率,说明所述待恢复数据中不存在周期性干扰信号,不需要锁定所述恢复时钟的当前相位;如果所述信号频率小于或者等于所述频率阈值,干扰信号产生的干扰可以忽略,也不需要锁定所述恢复时钟的当前相位。
在上述各实施例的基础上,进一步地,低通滤波子单元131可以采用低通滤波器。
在上述各实施例的基础上,进一步地,门限判决子单元132可以采用模数转换器。
在上述各实施例的基础上,进一步地,数字预处理子单元133可以采用微处理器或者逻辑电路,所述微处理器例如基于ARM cortex M3内核的MCU,所述逻辑电路可以是基于标准CMOS单元库实现的大规模数字逻辑电路,可以根据硬件描述语言(VERILOG)通过EDA工具生成。数字预处理子单元133还可以采用现场可编程门阵列(Field Programmable GateArray,简称FPGA)实现。
图3为本发明另一实施例提供的用于可见光通信的时钟与数据恢复电路的结构示意图,如图3所示,在上述各实施例的基础上,进一步地,多相位时钟产生模块2包括鉴频鉴相器(Phase Frequency Detection,简称PFD)21、电荷泵(Charge Pump,简称CP)22、低通滤波器(Low-pass Filter,简称LF)23、多相位压控振荡器(Voltage ControlledOscillator,简称VCO)24和M分频单元25,所述参考时钟从PFD21的第一输入端输入、PFD21的输出端连接CP22的输入端,CP22的输出端连接LF23的输入端,LF23的输出端连接多相位VCO24的输入端,多相位VCO24的第一输出端与PS单元14的一个输入端相连,多相位VCO24的第二输出端与M分频单元25的输入端相连,M分频单元25的输出端与PFD21的第二输入端相连。
PFD21根据所述参考时钟和来自M分频单元25的信号,产生与所述参考时钟和来自M分频单元25的信号的相位差成正比的输出信号,然后将上述输出信号传输给CP22;CP22对上述输出信号进行处理,产生第一控制信号,然后将上述第一控制信号传输给LF23,LF23滤除上述第一控制信号的高频分量,获得第二控制信号,然后将上述第二控制信号传输给多相位VCO24,使多相位VCO24跟随所述参考时钟进行震荡,能够产生多个不同相位的时钟信号。多相位VCO24可以将多个不同相位的时钟信号传输给PS单元14,供PS单元14进行选择。
图4为本发明一实施例提供的可见光通信的接收装置的结构示意图,如图4所示,本发明实施例提供的可见光通信的接收装置,包括上述任一实施例所述的用于可见光通信的时钟与数据恢复电路10。
图5为本发明一实施例提供的时钟与数据恢复方法的流程示意图,如图5所示,本发明实施例提供的采用上述任一实施例所述的用于可见光通信的时钟与数据恢复电路的时钟与数据恢复方法,包括:
S501、在对待恢复数据进行时钟与数据恢复时,干扰检测单元在检测到所述待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号;
具体地,上述任一实施例所述的用于可见光通信的时钟与数据恢复电路在对输入的待恢复数据进行时钟与数据恢复时,干扰检测单元可以对输入的所述待恢复数据进行检测,如果检测到所述待恢复数据存在周期性干扰信号,那么所述干扰检测单元输出锁定控制信号给相位选择单元。
例如,所述干扰检测单元对所述待恢复数据进行积分,获得目标数据,再将所述目标数据转换为信号频率判断数据,接着对所述信号频率判断数据进行频率计算,获得信号频率,然后在判断获知所述信号频率大于频率阈值之后,输出所述锁定控制信号至所述相位选择单元。其中,所述频率阈值根据实际经验进行设置,本发明实施例不做限定。
S502、所述相位选择单元接收到所述锁定控制信号之后,锁定恢复时钟的当前相位。
具体地,所述相位选择单元在接收到所述锁定控制信号之后,锁定所述恢复时钟的当前相位,即所述相位选择单元会忽略来自数字低通滤波单元的低通滤波的结果,不再调整所述恢复时钟的相位,保持所述恢复时钟的当前相位不变。
本发明实施例提供的时钟与数据恢复方法,由于在对待恢复数据进行时钟与数据恢复时,干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号,使相位选择单元锁定恢复时钟的当前相位,能够避免恢复时钟受到干扰信号的影响,产生数据误判,提高了CDR电路的抗干扰能力。
图6为本发明另一实施例提供的时钟与数据恢复方法的流程示意图,如图6所示,在上述各实施例的基础上,进一步地,本发明实施例提供的时钟与数据恢复方法还包括:
S503、所述干扰检测单元在检测到所述待恢复数据不存在周期性干扰信号之后,向所述相位选择单元发送解除控制信号;
具体地,所述干扰检测单元在输出所述锁定控制信号之后,会继续对所述待恢复数据进行检测,如果没有检测到所述待恢复数据存在周期性干扰信号,那么所述干扰检测单元输出解除控制信号给所述相位选择单元。
例如,所述干扰检测单元在输出所述锁定控制信号之后,继续对接收的所述待恢复数据进行积分,获得重新获得目标数据,再将重新获得的目标数据转换为新的信号频率判断数据,重新根据新的信号频率判断数据,计算信号频率,如果没有获得所述信号频率,说明所述待恢复数据中不再存在周期性干扰信号,所述干扰检测单元可以输出解除控制信号给所述相位选择单元;如果重新获得的信号频率小于或者等于所述频率阈值,说明干扰信号产生的干扰可以忽略,所述干扰检测单元可以输出解除控制信号给所述相位选择单元。
S504、所述相位选择单元接收到所述解除控制信号之后,解除对所述恢复时钟的相位锁定。
具体地,所述相位选择单元在接收到所述解除控制信号之后,解除对所述恢复时钟的相位的锁定,即所述相位选择单元会继续根据来自数字低通滤波单元的低通滤波的结果,调整所述恢复时钟的相位。
图7为本发明又一实施例提供的时钟与数据恢复方法的流程示意图,如图7所示,在上述各实施例的基础上,进一步地,所述干扰检测单元在检测到所述待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号包括:
S5011、对所述待恢复数据进行积分,获得目标数据;
具体地,所述干扰检测单元可以对所述待恢复数据进行积分,获得积分上限小于预设值的目标数据。其中,所述预设值根据实际情况进行设置,本发明实施例不做限定。
S5012、将所述目标数据转换为信号频率判断数据;
具体地,所述干扰检测单元可以将所述目标数据从模拟信号转变为数字信号,并将每个所述数字信号与判决电平进行比较,保留高于所述判决电平的数字信号,获得信号频率判断数据。其中,所述判断电平根据实际经验进行设置,本发明实施例不做限定。
S5013、对所述信号频率判断数据进行频率计算,获得信号频率;
具体地,所述干扰检测单元可以根据所述信号频率判断数据,计算获得信号频率,例如,所述干扰检测单元可以采用计数法对所述信号频率判断数据进行统计,获得所述信号频率。通过计数法统计获得频率的具体过程为现有技术,此处不进行赘述。
S5014、若判断获知所述信号频率大于频率阈值,则输出所述锁定控制信号至所述相位选择单元。
具体地,所述干扰检测单元在获得所述信号频率之后,将所述信号频率与频率阈值进行比较,如果所述信号频率大于所述频率阈值,说明所述待恢复数据中存在周期性干扰信号,那么输出所述锁定控制信号至所述相位选择单元,使所述相位选择单元锁定所述恢复时钟的当前相位。其中,所述频率阈值根据实际经验进行设置,本发明实施例不做限定。
本发明实施例方法实施例的具体流程可以参照上述各用于可见光通信的时钟与数据恢复电路实施例的介绍,此处不再赘述。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种用于可见光通信的时钟与数据恢复电路,其特征在于,包括时钟与数据恢复模块和多相位时钟产生模块,其中:
所述时钟与数据恢复模块包括相位检测单元、数字低通滤波单元、干扰检测单元和相位选择单元;待恢复数据分别从所述相位检测单元的第一输入端和所述干扰检测单元的输入端输入,所述相位检测单元的输出端连接所述数字低通滤波单元的输入端,所述数字低通滤波单元的输出端连接所述相位选择单元的第一输入端;所述干扰检测单元的输出端连接所述相位选择单元的第二输入端,所述干扰检测单元用于在检测到所述待恢复数据存在周期性干扰信号之后,输出锁定控制信号使所述相位选择单元锁定恢复时钟的当前相位;所述相位选择单元的输出端与所述相位检测单元的第二输入端相连;
所述多相位时钟产生模块与所述相位选择单元相连,用于根据参考时钟产生多个不同相位的时钟信号供所述相位选择单元进行选择;
所述相位选择单元从所述多相位时钟产生模块产生的多个不同的时钟信号中选择一个时钟信号作为恢复时钟,通过相位选择单元的第二输出端将所述恢复时钟传输给相位检测单元,且所述相位选择单元还用于根据低通滤波的结果对所述恢复时钟进行相位调整。
2.根据权利要求1所述的电路,其特征在于,所述干扰检测单元包括依次连接的低通滤波子单元、门限判决子单元和数字预处理子单元,所述低通滤波子单元用于从所述待恢复数据中获得目标数据,所述门限判决子单元用于从所述目标数据中获得信号频率判断数据,所述数字预处理子单元用于根据所述信号频率判断数据确定所述待恢复数据是否存在所述周期性干扰信号,并在确定存在所述周期性干扰信号之后,输出锁定控制信号至所述相位选择单元,使所述相位选择单元锁定所述恢复时钟的当前相位。
3.根据权利要求2所述的电路,其特征在于,所述低通滤波子单元采用低通滤波器。
4.根据权利要求2所述的电路,其特征在于,所述门限判决子单元采用模数转换器。
5.根据权利要求2所述的电路,其特征在于,所述数字预处理子单元采用微处理器或者逻辑电路。
6.根据权利要求1至5任一项所述的电路,其特征在于,所述多相位时钟产生模块包括鉴频鉴相器、电荷泵、低通滤波器、多相位压控振荡器和M分频单元,所述鉴频鉴相器、所述电荷泵、所述低通滤波器和所述多相位压控振荡器依次相连,所述多相位压控振荡器的第一输出端与所述相位选择单元相连,所述多相位压控振荡器的第二输出端与M分频单元的输入端相连,所述M分频单元的输出端与所述鉴频鉴相器的输入端相连。
7.一种可见光通信的接收装置,其特征在于,包括如权利要求1至6任一项所述的用于可见光通信的时钟与数据恢复电路。
8.一种采用如权利要求1至6任一项所述的用于可见光通信的时钟与数据恢复电路的时钟与数据恢复方法,其特征在于,包括:
在对待恢复数据进行时钟与数据恢复时,干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号;
所述相位选择单元接收到所述锁定控制信号之后,锁定恢复时钟的当前相位。
9.根据权利要求8所述的方法,其特征在于,还包括:
所述干扰检测单元在检测到所述待恢复数据不存在周期性干扰信号之后,向所述相位选择单元发送解除控制信号;
所述相位选择单元接收到所述解除控制信号之后,解除对所述恢复时钟的相位锁定。
10.根据权利要求8或9所述的方法,其特征在于,所述干扰检测单元在检测到待恢复数据存在周期性干扰信号之后,向相位选择单元发送锁定控制信号包括:
对所述待恢复数据进行积分,获得目标数据;
将所述目标数据转换为信号频率判断数据;
对所述信号频率判断数据进行频率计算,获得信号频率;
若判断获知所述信号频率大于频率阈值,则输出所述锁定控制信号至所述相位选择单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811504024.5A CN109361501B (zh) | 2018-12-10 | 2018-12-10 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811504024.5A CN109361501B (zh) | 2018-12-10 | 2018-12-10 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109361501A CN109361501A (zh) | 2019-02-19 |
CN109361501B true CN109361501B (zh) | 2021-04-27 |
Family
ID=65331794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811504024.5A Active CN109361501B (zh) | 2018-12-10 | 2018-12-10 | 一种用于可见光通信的时钟与数据恢复电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109361501B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109861758A (zh) * | 2019-03-29 | 2019-06-07 | 广州芯泰通信技术有限公司 | 一种新型低成本低延时的5g前传系统及设备 |
CN111416618A (zh) * | 2020-03-24 | 2020-07-14 | 中星联华科技(北京)有限公司 | 一种时钟数据恢复方法及电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1100418C (zh) * | 1995-12-14 | 2003-01-29 | 德国汤姆逊-布朗特公司 | 恢复数据流位定时的数字检测器电路和控制方法 |
CN1812268A (zh) * | 2005-01-28 | 2006-08-02 | 瑞昱半导体股份有限公司 | 时钟产生电路及相关数据恢复电路 |
CN101873133A (zh) * | 2010-06-21 | 2010-10-27 | 苏州橙芯微电子科技有限公司 | 应用于通信时钟恢复的频率锁定方法及其电学器件结构 |
CN102882518A (zh) * | 2012-10-24 | 2013-01-16 | 四川和芯微电子股份有限公司 | 锁相环系统及锁相环系统的实现方法 |
CN104038216A (zh) * | 2014-06-27 | 2014-09-10 | 浙江亿邦通信科技股份有限公司 | 一种高速信号中提取比特同步时钟的电路 |
CN104202041A (zh) * | 2014-07-30 | 2014-12-10 | 中天启明石油技术有限公司 | 一种基于锁相环的井下仪器信号时钟恢复方法 |
CN104363016A (zh) * | 2014-10-17 | 2015-02-18 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2252003A1 (en) * | 2009-05-12 | 2010-11-17 | CoreOptics Inc. | Phase detection method and phase detector |
JP2014183531A (ja) * | 2013-03-21 | 2014-09-29 | Sony Corp | 位相同期回路及びクロック・データ・リカバリ回路 |
TWI554037B (zh) * | 2015-04-16 | 2016-10-11 | 群聯電子股份有限公司 | 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法 |
-
2018
- 2018-12-10 CN CN201811504024.5A patent/CN109361501B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1100418C (zh) * | 1995-12-14 | 2003-01-29 | 德国汤姆逊-布朗特公司 | 恢复数据流位定时的数字检测器电路和控制方法 |
CN1812268A (zh) * | 2005-01-28 | 2006-08-02 | 瑞昱半导体股份有限公司 | 时钟产生电路及相关数据恢复电路 |
CN101873133A (zh) * | 2010-06-21 | 2010-10-27 | 苏州橙芯微电子科技有限公司 | 应用于通信时钟恢复的频率锁定方法及其电学器件结构 |
CN102882518A (zh) * | 2012-10-24 | 2013-01-16 | 四川和芯微电子股份有限公司 | 锁相环系统及锁相环系统的实现方法 |
CN104038216A (zh) * | 2014-06-27 | 2014-09-10 | 浙江亿邦通信科技股份有限公司 | 一种高速信号中提取比特同步时钟的电路 |
CN104202041A (zh) * | 2014-07-30 | 2014-12-10 | 中天启明石油技术有限公司 | 一种基于锁相环的井下仪器信号时钟恢复方法 |
CN104363016A (zh) * | 2014-10-17 | 2015-02-18 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
Non-Patent Citations (1)
Title |
---|
高速串行通信中的时钟恢复技术;郭淦;《中国博士学位论文全文数据库》;20050715;第I136-32页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109361501A (zh) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100508399C (zh) | 锁定回路和同步方法 | |
US8934591B2 (en) | Clock and data recovery circuit and parallel output circuit | |
CN1909441B (zh) | 宽范围和可动态重新配置的时钟数据恢复结构 | |
KR100913400B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
CN109361501B (zh) | 一种用于可见光通信的时钟与数据恢复电路及方法 | |
US8929500B2 (en) | Clock data recovery with out-of-lock detection | |
CN101944965B (zh) | 在不使用外部检测信号情况下接收突发数据的方法和设备 | |
JP2002051033A (ja) | マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム | |
CN103490775B (zh) | 基于双环结构的时钟数据恢复控制器 | |
JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
CN102916693B (zh) | 一种应用于视频信号处理的全数字锁相环 | |
CN103329440B (zh) | 相位频率检测方法 | |
CN1697325B (zh) | 用于锁相环的数字锁定检测器 | |
CN1520038A (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
US20010038675A1 (en) | Digital clock/data signal recovery method and apparatus | |
Aliaga et al. | PET system synchronization and timing resolution using high-speed data links | |
CN108183708B (zh) | 相位锁定检测方法及其电路、锁相环 | |
US20060125665A1 (en) | System and method of oversampling high speed clock/data recovery | |
CN103986460B (zh) | 一种使用无锁定指示锁相环的SoC片内时钟生成电路 | |
CN111464180A (zh) | 一种具有锁定检测功能的锁相环电路 | |
US7245682B2 (en) | Determining an optimal sampling clock | |
US7251296B2 (en) | System for clock and data recovery | |
CN100349378C (zh) | 网同步可集成从时钟锁相环 | |
US20030123571A1 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |