JPH09204508A - 電子メモリカード用電子マイクロパッケージ及びその製造方法 - Google Patents

電子メモリカード用電子マイクロパッケージ及びその製造方法

Info

Publication number
JPH09204508A
JPH09204508A JP8217124A JP21712496A JPH09204508A JP H09204508 A JPH09204508 A JP H09204508A JP 8217124 A JP8217124 A JP 8217124A JP 21712496 A JP21712496 A JP 21712496A JP H09204508 A JPH09204508 A JP H09204508A
Authority
JP
Japan
Prior art keywords
micropackage
strip
semiconductor chip
metal strip
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8217124A
Other languages
English (en)
Inventor
Vincent Rigal
リガール ヴァンサン
Eric Daniel
ダニエル エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger SA filed Critical Schlumberger SA
Publication of JPH09204508A publication Critical patent/JPH09204508A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子メモリカード用電子マイクロパッケージ
を提供する。 【解決手段】 マイクロパッケージは、絶縁支持体の第
１の面上に配置された半導体チップと、絶縁支持体の第
２の面によって限定される面に沿って伸びる電気接点ゾ
ーンとを含み、半導体チップは接続用リードを介して電
気接点ゾーンに接続されており、マイクロパッケージは
電気接点ゾーンを限定する切り抜きを設けた金属ストリ
ップと、金属ストリップの一方の面上に配置されていて
絶縁支持体を構成し、電気接点ゾーンの少なくとも一部
分を覆わないようにしている絶縁材料のストリップと、
絶縁支持体を取り囲み、取り囲んだ内側の、絶縁支持体
が覆わなかった金属ストリップの切り抜き部分を覆う半
導体チップのためのハウジングと、半導体チップ及び接
続用リードを覆ってハウジングを少なくとも部分的に充
填する樹脂の被膜とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子メモリカード
用電子マイクロパッケージに関する。また本発明は、こ
のようなマイクロパッケージの製造方法にも関する。本
発明の特に有利な応用は、マイクロプロセッサ、特に大
型半導体チップによって構成されるマイクロプロセッサ
を有する電子メモリカードである。
【０００２】
【従来の技術】現在、電子メモリカードに装備するよう
に設計された電子マイクロパッケージまたはモジュール
を製造する２つの主要技術が知られている。第１の技術
（例えば、フランス特許第 2 488 446号に開示されてい
る技術）によれば、ポリエチレンまたはエポキシ樹脂の
ような絶縁材料のストリップを穿孔し、これらの孔に接
続用リードを通して半導体チップと電気接点ゾーンとを
接続する。次いで、絶縁材料のストリップの上に金属ス
トリップを積層し、化学的エッチングによって切り抜い
て上記電気接点ゾーンを形成し、これらのゾーンの上に
保護層を堆積させる。次の段階において、絶縁材料のス
トリップの上に、またはスルーホールと一緒に上記スト
リップ内に予め切り抜いておいた窓内に半導体チップを
接着する。次に、これらのスルーホールを通過させた接
続用リードによって半導体チップと電気接点ゾーンとを
接続する。最後にエポキシ樹脂をモールドするか、また
は単に樹脂を滴下させて堆積させることによって被膜を
施し、半導体チップ及び接続用リードを機械的及び化学
的な攻撃から保護する。第２の技術（例えば、フランス
特許第 2 639 763号に開示されている技術）では、金属
ストリップを機械的に切り抜き、それを曲げ、そしてそ
の上に絶縁材料をオーバーモールドする（但し、電子モ
ジュールの電気接点ゾーンを構成する金属ストリップ内
の切り抜いたゾーンは覆わないようにする）。始めに金
属を曲げ、それによって切り抜いた金属ゾーンを機械的
に固定することによって金属はオーバーモールドされた
絶縁材料内にしっかりと保持される。絶縁材料をオーバ
ーモールディングすることによってカップが形成され
る。このカップ内に半導体チップが接着され、接続用リ
ードを介して電気接点ゾーンに接続される。単にカップ
を液体樹脂で充填するだけでよいので、半導体チップ及
び接続用リードの保護はかなり容易になる。
【０００３】不幸にも、これらの公知の２つの技術は、
大型の半導体チップを保護しようとする場合には欠陥を
有している。第１の技術を用いた場合には、第１に、特
に積層した金属ストリップをエッチングする化学的エッ
チング段階に起因して、マイクロパッケージが高価にな
ることが問題であり、そして第２に、大面積を被膜で保
護するのが非常に難しい（被膜を受入れられない程厚く
しなければならなくなる）ことから、半導体チップ及び
接続用リードを保護する保護被膜が問題になる。第２の
技術を用いた場合には、カップの底を形成することが問
題になる。カップの底は極めて精細でなければならない
だけではなく、良好な表面の平坦さを維持しながら大面
積にわたって広がっていなければならない。
【０００４】
【発明の概要】本発明の目的は、電子メモリカード用電
子マイクロパッケージを提供することによって技術的な
問題を解消することである。本マイクロパッケージは、
絶縁支持体の第１の面上に配置されている半導体チップ
と、上記絶縁支持体の第２の面によって限定される面に
沿って伸びる電気接点ゾーンとを含み、上記半導体チッ
プは接続用リードを介して上記電気接点ゾーンに接続さ
れている。上記マイクロパッケージは、特に、被膜を薄
く維持しながら上記半導体チップ及びリードを被膜する
ことができるので、大型の半導体チップに最適である。
本発明によるマイクロパッケージは、上述した技術的問
題を解消する。このマイクロパッケージは、上記電気接
点ゾーンを限定する切り抜きを設けた金属ストリップ
と、上記金属ストリップの一方の面上に配置されていて
上記絶縁支持体を構成し、上記電気接点ゾーンの少なく
とも一部分を覆わない絶縁材料のストリップと、上記絶
縁支持体を取り囲み、取り囲んだ内側の、上記絶縁支持
体が覆わなかった上記金属ストリップの切り抜き部分を
覆う上記半導体チップのためのハウジングと、上記半導
体チップ及び上記接続用リードをカバーし、上記ハウジ
ングを少なくとも部分的に充填する樹脂の被膜とを含ん
でいる。
【０００５】以上の説明から、半導体チップを取り囲む
オーバーモールドされたハウジングが樹脂の広がりを防
ぎ、従って、幾何学的に正確な寸法（特に、被膜の厚み
に関して）の被膜が得られることが理解されたであろ
う。本発明によれば、これもまた上記金属ストリップの
上記面上に配置され、上記電気接点ゾーンの少なくとも
一部分を覆わない２つの絶縁材料の側ストリップをも設
ける。これにより、以下に詳細に説明するように、２つ
の側のストリップ（及びオプションであるが、絶縁材料
の「中央」の第１ストリップの自由端）を電子メモリカ
ードのボディ内に設けた空洞の縁に接着することによっ
て、本発明のマイクロパッケージを上記空洞内に挿入す
ることができる。本発明によれば、電子メモリカード用
電子マイクロパッケージを製造する方法も提供され、上
記マイクロパッケージは、絶縁支持体の第１の面上に配
置された半導体チップと、上記絶縁支持体の第２の面に
よって限定される面に沿って伸びる電気接点ゾーンとを
含み、上記半導体チップは上記接続用リードを介して上
記電気接点ゾーンに接続されており、上記方法は、
（ａ）金属ストリップ内に上記電気接点ゾーンを限定す
る切り抜きを形成する段階と、（ｂ）上記絶縁支持体を
構成する絶縁材料のストリップを、上記電気接点ゾーン
の少なくとも一部分を覆わないように上記金属ストリッ
プの一方の面上に配置する段階と、（ｃ）上記絶縁支持
体を取り囲み、取り囲んだ内側の、上記絶縁支持体が覆
わなかった上記金属ストリップの切り抜き部分を覆う上
記半導体チップのためのハウジングをオーバーモールド
する段階と、（ｄ）上記ハウジングの内側の上記絶縁支
持体上に上記半導体チップを配置する段階と、（ｅ）上
記接続用リードによって上記半導体チップと上記電気接
点ゾーンとを接続する段階と、（ｆ）上記半導体チップ
及び上記接続用リードを、上記ハウジング内に堆積させ
た樹脂で被膜する段階と、（ｇ）上記ハウジングの周囲
の上記金属ストリップを切除して上記マイクロパッケー
ジを形成する段階を含むことを特徴としている。
【０００６】本発明の長所は以下のようである。金属ス
トリップ内に電気接点ゾーンを切り抜くことは容易且つ
安価であり、このような切り抜きは極めて信頼できるも
のでもある。絶縁材料のストリップは極めて平坦な表面
を有しており、それらを半導体チップに接着するのを、
及びその後にマイクロパッケージをカードボディの空洞
内に接着するのを容易にする。単一の操作で、オーバー
モールドされたハウジング内に樹脂を堆積させることが
できる。オーバーモールドされたハウジングは、半導体
チップを曲げに対して保護する補強材になる。絶縁材料
のストリップを極めて薄くすることができるので組立体
の総合的な厚みが減少し、マイクロパッケージがカード
ボディの空洞内に固定されている点から半導体チップを
機械的に切り離すのに適する弾力的な部分を形成するこ
とができる。金属ストリップの表面に電解により金属を
堆積させる表面処理段階中に、絶縁材料のストリップを
マスクとして使用できるので、高価な堆積金属を節約す
ることができる。
【０００７】以下に添付図面を参照して本発明の実施例
を説明するが、この実施例は本発明を限定するものでは
ない。この説明から本発明と、どのようにして本発明を
実現することができるかとが十分に理解できよう。
【０００８】
【実施例】図１乃至４は、図５及び６に示すマイクロパ
ッケージのような電子メモリカード用マイクロパッケー
ジ１０を製造する方法の諸段階を示す。マイクロパッケ
ージ１０は、絶縁支持体１２の第１の面上に配置された
半導体チップ１１と、絶縁支持体１２の第２の面によっ
て限定される面に沿って伸びる電気接点ゾーン１３とを
含んでいる。半導体チップ１１は、接続用リード１４を
介して電気接点ゾーン１２に接続される。図１乃至４に
示すように、図５及び６に示す電子マイクロパッケージ
１０を製造する方法は以下の諸段階を含んでいる。図１
に示す第１段階は、金属ストリップ１００内に、上記電
気接点ゾーン１３を限定する切り抜き１０１を形成する
ことからなる。金属ストリップの金属は、青銅（ブロン
ズ）にすると有利である。青銅は、容易に切断すること
が可能であり、腐食に十分に耐え、そして薄膜の形状で
使用可能である。次に図２に示すように、絶縁支持体１
２（半導体チップをその上に配置する）を構成する絶縁
材料の中央ストリップ１１０を、金属ストリップ１００
の一方の面上に配置する。これも絶縁材料製の２つの側
ストリップ１２０を、金属ストリップ１００の上記面上
に配置することもできる。当然のことではあるが、絶縁
材料の中央ストリップ１１０及び側ストリップ１２０
は、電気接点ゾーン１３の少なくとも一部を覆わないよ
うに編成し、位置決めする。
【０００９】使用する絶縁材料は Kapton （登録商標）
であっても、または、好ましくはポリエチレンであって
もよい。ポリエチレンは安価であり、良質の薄膜として
入手でき、そして被膜することが可能である。その機械
的特性、特にその寸法の安定度は Kapton 程良好ではな
いが、ストリップ１１０、１２０は金属ストリップ１０
０上に完璧な正確さで配置する必要はないので、このハ
ンディキャップは全く問題にならない。中央ストリップ
１１０及び側ストリップ１２０は異なる材料及び／また
は異なる厚みであって差し支えないことにも注目された
い。例えば、側ストリップ１２０は中央ストリップ１１
０よりも柔軟であることができる。特定の実施例の絶縁
材料の各ストリップ１１０、１２０は、機械的にも熱的
にも強いプラスチック材料製のコアで形成され、コアの
第１の面にはストリップ１１０、１２０を金属ストリッ
プ１００に固定するのに適する接着材層が塗布されてい
る。もし必要ならば、本方法のこの段階において、例え
ばニッケル及び金を電解堆積させることによって金属ス
トリップの表面処理段階を遂行する。この場合、この処
理を施すゾーンを限定するために絶縁材料のストリップ
１１０、１２０をマスクとして使用することにより、堆
積させる金属を節約することができる。
【００１０】次に図３に示すように、絶縁支持体１２の
周囲にオーバーモールドすることによって半導体チップ
１１のためのハウジング１３０を形成する。このハウジ
ング１３０には、絶縁支持体１２が覆わなかったハウジ
ング１３０の内側の金属ストリップ１００の切り抜き１
０１を覆うように設計された突起１３１が設けられてい
る。このようにして完全に密封されたハウジングが得ら
れる。オーバーモールドに使用する材料は、熱可塑性で
あることが好ましい。この材料は、薄い壁にモールドす
ることができ、極めて小さい縮みでなければならない。
それは、熱い時に優れた流動性を有しているＣＴＰまた
はＬＣＰ（液晶ポリマ）であることができる。材料は、
冷たい時に良好なこわさを有していることも望まれる。
絶縁材料のストリップ１１０、１２０は、各ストリップ
１１０、１２０の第２の面上に塗布した第２の接着材層
によって、ハウジング１３０のオーバーモールドされた
材料に接着することができる。この場合ハウジング１３
０の材料は、その接着能力には無関係に、その機械的及
びモールディング特性だけで選択することができる。図
４に示す次の段階において、半導体チップ１１を、オー
バーモールドされたハウジング１３０の内側の絶縁支持
体１２の上に配置する。次に、接続用リード１４（例え
ば、金ワイヤ）によって半導体チップ１１を電気接点ゾ
ーン１３に接続する。
【００１１】最後に、図６に示すように、ハウジング１
３０内に堆積させた樹脂１４０で、半導体チップ１１及
び接続用リード１４を被膜する。本発明の方法の最終段
階は、金属ストリップ１００のハウジング１３０の周囲
の部分１５０を切除して、図５に示すようなマイクロパ
ッケージ１０を形成させることからなる。図６は、上記
のようにして得られたマイクロパッケージ１０を電子メ
モリカードのボディ２００内に設けられた空洞２１０内
に挿入できることを示している。絶縁材料のストリップ
１１０、１２０をハウジング１３０に接着させた接着材
の第２の層によってマイクロパッケージ１０を空洞２１
０内に固定し、それによってマイクロパッケージをカー
ドボディに接着させるようにするのに特定の、接着材を
堆積させる付加的な段階を回避すると有利である。上記
第２の接着層は反応可能な接着材とし、この反応可能な
接着材がモールドにくっつかないようにするために（マ
イクロパッケージをカードボディの空洞内に接着させる
ゾーンに接触するハウジングのオーバーモールドされ
る）モールドの部分を冷却する。この第２の接着材の層
は、単に、マイクロパッケージを固定するのに役立つ接
着材ののりを良くする層であってよい。
【００１２】本方法の代替例は、ハウジングの外側の金
属ストリップ内に切り離し用スロットを切り抜くことか
らなる。これらのスロットは、ハウジングの外側のマイ
クロパッケージの周辺部分における柔軟性を増す。一
方、ハウジング及びそれが含んでいる樹脂の被膜が、曲
げに対して半導体チップを保護する堅固な組立体を形成
するようになる。
【図面の簡単な説明】
【図１】本発明の方法を使用した金属ストリップ切り抜
きを示す平面図である。
【図２】図１の金属ストリップの上に絶縁材料の中央ス
トリップ及び２つの側ストリップを堆積させた状態を示
す平面図である。
【図３】図２の組立体の上に本発明のオーバーモールド
されたハウジングを組立てた状態を示す平面図である。
【図４】図３の構造内に半導体チップを配置したマイク
ロパッケージの構造を示す平面図である。
【図５】本発明のマイクロパッケージの平面図である。
【図６】電子メモリカードのボディ内の空洞内に挿入さ
れた図５のマイクロパッケージを示す断面図である。
【符号の説明】
１０ マイクロパッケージ １１ 半導体チップ １２ 絶縁支持体 １３ 電気接点ゾーン １４ 接続用リード １００ 金属ストリップ １０１ 切り抜き １１０ 絶縁支持体の中央ストリップ １２０ 絶縁支持体の側ストリップ １３０ ハウジング １３１ 突起 １４０ 樹脂 １５０ 金属ストリップの切除部分 ２００ 電子メモリカードのボディ ２１０ 空洞

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 電子メモリカード用電子マイクロパッケ
    ージにおいて、上記マイクロパッケージは、絶縁支持体
    の第１の面上に配置された半導体チップと、上記絶縁支
    持体の第２の面によって限定される面に沿って伸びる電
    気接点ゾーンとを含み、上記半導体チップは接続用リー
    ドを介して上記電気接点ゾーンに接続されており、上記
    マイクロパッケージは、 上記電気接点ゾーンを限定する切り抜きを設けた金属ス
    トリップと、 上記金属ストリップの一方の面上に配置されていて上記
    絶縁支持体を構成し、上記電気接点ゾーンの少なくとも
    一部分を覆わない絶縁材料のストリップと、 上記絶縁支持体を取り囲み、取り囲んだ内側の、上記絶
    縁支持体が覆わなかった上記金属ストリップの切り抜き
    部分を覆う上記半導体チップのためのハウジングと、 上記半導体チップ及び上記接続用リードをカバーし、上
    記ハウジングを少なくとも部分的に充填する樹脂の被膜
    を含むことを特徴とする電子マイクロパッケージ。
  2. 【請求項２】 上記電気接点ゾーンの少なくとも一部分
    を覆わないような絶縁材料の２つの側ストリップも、上
    記金属ストリップの上記面上に配置されている請求項１
    に記載の電子マイクロパッケージ。
  3. 【請求項３】 上記絶縁材料の少なくとも１つのストリ
    ップはプラスチック材料製のコアで形成され、上記コア
    の少なくとも第１の面には上記絶縁材料のストリップを
    上記金属ストリップに固定するのに適する接着材層が塗
    布されている請求項１に記載の電子マイクロパッケー
    ジ。
  4. 【請求項４】 上記絶縁材料の少なくとも１つのストリ
    ップはプラスチック材料製のコアで形成され、上記コア
    の第２の面には上記コアを上記ハウジングに接着するの
    に適する接着材層が塗布されている請求項１に記載の電
    子マイクロパッケージ。
  5. 【請求項５】 上記第２の面上の上記接着材層は、上記
    マイクロパッケージを電子メモリカードのボディ内に設
    けられた空洞内に固定するのにも適している請求項４に
    記載の電子マイクロパッケージ。
  6. 【請求項６】 上記金属ストリップは、少なくとも１つ
    の絶縁材料のストリップによって限定されるゾーン内が
    表面処理されている請求項１に記載の電子マイクロパッ
    ケージ。
  7. 【請求項７】 上記マイクロパッケージは、カードボデ
    ィ内に設けられた空洞内に配置される請求項１に記載の
    電子マイクロパッケージ。
  8. 【請求項８】 電子メモリカード用電子マイクロパッケ
    ージを製造する方法において、上記マイクロパッケージ
    は、絶縁支持体の第１の面上に配置された半導体チップ
    と、上記絶縁支持体の第２の面によって限定される面に
    沿って伸びる電気接点ゾーンとを含み、上記半導体チッ
    プは上記接続用リードを介して上記電気接点ゾーンに接
    続されており、上記方法は、（ａ）金属ストリップ内に
    上記電気接点ゾーンを限定する切り抜きを形成する段階
    と、（ｂ）上記絶縁支持体を構成する絶縁材料のストリ
    ップを、上記電気接点ゾーンの少なくとも一部分を覆わ
    ないように上記金属ストリップの一方の面上に配置する
    段階と、（ｃ）上記絶縁支持体を取り囲み、取り囲んだ
    内側の、上記絶縁支持体が覆わなかった上記金属ストリ
    ップの切り抜き部分を覆う上記半導体チップのためのハ
    ウジングをオーバーモールドする段階と、（ｄ）上記ハ
    ウジングの内側の上記絶縁支持体上に上記半導体チップ
    を配置する段階と、（ｅ）上記接続用リードによって上
    記半導体チップと上記電気接点ゾーンとを接続する段階
    と、（ｆ）上記半導体チップ及び上記接続用リードを、
    上記ハウジング内に堆積させた樹脂で被膜する段階と、
    （ｇ）上記ハウジングの周囲の上記金属ストリップを切
    除して上記マイクロパッケージを形成する段階を含むこ
    とを特徴とする方法。
  9. 【請求項９】 ２つの絶縁材料の側ストリップを、上記
    電気接点ゾーンの少なくとも一部分を覆わないように上
    記金属ストリップの上記面上に配置する段階をも含む請
    求項８に記載の方法。
  10. 【請求項１０】 上記絶縁材料の少なくとも１つのスト
    リップはプラスチック材料製のコアで形成され、上記コ
    アの少なくとも第１の面には上記絶縁材料のストリップ
    を上記金属ストリップに固定するのに適する接着材層が
    塗布されている請求項８に記載の方法。
  11. 【請求項１１】 上記絶縁材料の少なくとも１つのスト
    リップはプラスチック材料製のコアで形成され、上記コ
    アの第２の面には上記コアを上記ハウジングに接着する
    のに適する接着材層が塗布されている請求項８に記載の
    方法。
  12. 【請求項１２】 上記第２の面上の上記接着材層は、上
    記マイクロパッケージを電子メモリカードのボディ内に
    設けられた空洞内に固定するのにも適している請求項１
    １に記載の方法。
  13. 【請求項１３】 上記段階（ｂ）と（ｃ）との間に、上
    記絶縁材料の少なくとも１つのストリップがマスクとな
    って限定されるゾーン内の上記金属ストリップを表面処
    理する段階を遂行する請求項８に記載の方法。
JP8217124A 1995-08-23 1996-08-19 電子メモリカード用電子マイクロパッケージ及びその製造方法 Pending JPH09204508A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9510019 1995-08-23
FR9510019A FR2738077B1 (fr) 1995-08-23 1995-08-23 Micro-boitier electronique pour carte a memoire electronique et procede de realisation

Publications (1)

Publication Number Publication Date
JPH09204508A true JPH09204508A (ja) 1997-08-05

Family

ID=9482045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8217124A Pending JPH09204508A (ja) 1995-08-23 1996-08-19 電子メモリカード用電子マイクロパッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US5877544A (ja)
JP (1) JPH09204508A (ja)
DE (1) DE19633654A1 (ja)
FR (1) FR2738077B1 (ja)
GB (1) GB2305000B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526624A (ja) * 2003-06-23 2007-09-13 サンディスク　コーポレイション 着脱可能なペリフェラルカードを効率的に製造する方法
US8581372B2 (en) 2010-08-31 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor storage device and a method of manufacturing the semiconductor storage device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
FR2778997B1 (fr) * 1998-05-20 2000-06-23 Bull Cp8 Support pour un circuit electronique, comprenant des moyens anti-arrachement
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
EP1089220B1 (de) * 1999-10-01 2001-04-11 Sihl GmbH Mehrschichtige Laminatbahn mit integrierten RFID-Transpondern, insbesondere in Rollenform
FR2816107B1 (fr) * 2000-10-30 2003-11-28 Gemplus Card Int Module de circuit integre sur film et son procede de fabrication
TWI249712B (en) * 2001-02-28 2006-02-21 Hitachi Ltd Memory card and its manufacturing method
EP1658581A1 (de) * 2003-08-26 2006-05-24 Mühlbauer AG Modulbrücken für smart labels
JP2007241727A (ja) * 2006-03-09 2007-09-20 Toshiba Corp 半導体メモリカード
US8013332B2 (en) * 2006-10-20 2011-09-06 Sandisk Technologies Inc. Portable memory devices
US7928010B2 (en) * 2006-10-20 2011-04-19 Sandisk Corporation Method for producing portable memory devices
USD707682S1 (en) * 2012-12-05 2014-06-24 Logomotion, S.R.O. Memory card
US9781842B2 (en) * 2013-08-05 2017-10-03 California Institute Of Technology Long-term packaging for the protection of implant electronics
EP3422828A1 (de) * 2017-06-29 2019-01-02 voestalpine Stahl GmbH Verfahren und vorrichtung zur herstellung eines elektrischen anschlusskontakts - kontaktinator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551153A (en) * 1978-06-19 1980-01-07 Matsushita Electric Ind Co Ltd Semiconductor fitting device
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
EP0344259A4 (en) * 1987-10-30 1991-04-24 Lsi Logic Corporation Method and means of fabricating a semiconductor device package
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
FR2639763B1 (fr) * 1988-11-29 1992-12-24 Schlumberger Ind Sa Procede de realisation d'un module electronique et module electronique tel qu'obtenu par ce procede
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526624A (ja) * 2003-06-23 2007-09-13 サンディスク　コーポレイション 着脱可能なペリフェラルカードを効率的に製造する方法
US8354749B2 (en) 2003-06-23 2013-01-15 Sandisk Technologies Inc. Method for efficiently producing removable peripheral cards
US8581372B2 (en) 2010-08-31 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor storage device and a method of manufacturing the semiconductor storage device

Also Published As

Publication number Publication date
GB9616951D0 (en) 1996-09-25
FR2738077B1 (fr) 1997-09-19
GB2305000A (en) 1997-03-26
DE19633654A1 (de) 1997-02-27
FR2738077A1 (fr) 1997-02-28
US5877544A (en) 1999-03-02
GB2305000B (en) 1997-08-06

Similar Documents

Publication Publication Date Title
JPH09204508A (ja) 電子メモリカード用電子マイクロパッケージ及びその製造方法
TWI405129B (zh) 智慧卡本體、智慧卡及其製程
JP2849594B2 (ja) 電子モジュールの封止方法
JPS5812082A (ja) 識別カ−ド等のデ−タ−キヤリヤ−
JP4140983B2 (ja) リード・フレーム・モジュール、リード・フレーム・モジュールを有するデータキャリア、及びリード・フレーム・モジュールの製造方法
US5550402A (en) Electronic module of extra-thin construction
JPH0482799A (ja) Ｉｃカードの製造方法およびｉｃカード
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
US6071758A (en) Process for manufacturing a chip card micromodule with protection barriers
US20040011699A1 (en) Plastic package base, air cavity type package and their manufacturing methods
JPH0158657B2 (ja)
JPH07290870A (ja) 識別カード及びその製造方法
JP3248932B2 (ja) 集積回路を備えたデータキャリアおよびその製造方法
JPH07214959A (ja) 電子モジュール内蔵データキャリヤカードの製造方法
US5778520A (en) Method of making an assembly package in an air tight cavity and a product made by the method
US7309910B2 (en) Micro lead frame packages and methods of manufacturing the same
US20060285301A1 (en) Method for making a pre-laminated inlet
JPS6320894A (ja) 電気回路を有するサンドイツチ板の製造方法
JP2003519847A (ja) フリップチップ技術を使用して取付けられた集積回路を有するカード要素
JP2000155821A (ja) 非接触ｉｃカードおよびその製造方法
WO2000036557A1 (en) Chip card with a shaped lead frame module and mehtod of its manufacturing
KR100214563B1 (ko) 반도체 패키지용 기판 및 반도체 패키지 제조방법
CN117410100A (zh) 一种薄型叠层铝电解电容器及其制备方法
CZ9703645A3 (cs) Čipová karta s modulem opatřeným souborem přívodů s montážními úchyty a způsob její výroby
JPH07249656A (ja) 半導体パッケージ