JPH09182277A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】 【課題】ヒューズを使用することなく、短絡電流による
破壊を未然に防止し得るスイッチングレギュレータを提
供する。 【解決手段】制御部１は、出力トランジスタＴr1を一定
周波数の制御信号ＯＵＴでスイッチング駆動するととも
に、出力端子Ｔout から出力される出力電圧Ｖout に基
づいて制御信号ＯＵＴのデューティを調整して、該出力
電圧Ｖout を一定電圧に維持する。制御部１は、出力電
圧Ｖout が所定の電圧以下となったとき、出力トランジ
スタＴr1をカットオフさせる短絡保護回路１１を備え
る。コイルＬと出力端子Ｔout との間には、制御信号Ｏ
ＵＴに基づいて出力トランジスタＴr1が動作するときに
はオンしてダイオードとして動作し、短絡保護回路１１
の出力信号に基づいてコイルＬと出力端子Ｔout との接
続を遮断するスイッチング素子Ｔr3が介在される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、出力トランジス
タを駆動するパルス信号のパルス幅を制御することによ
り、出力電圧及び出力電流を制御するスイッチングレギ
ュレータに関するものである。

【０００２】携帯用電子機器は、内部回路を駆動するた
めに種々の電源電圧が必要であり、このような電源電圧
がバッテリー電圧に基づいて電源回路により生成され
る。近年の携帯用電子機器の小型軽量化及び低コスト化
の要請にともない、電源回路はトランスを使用したもの
から、スイッチングレギュレータを使用したものに移行
している。そして、このようなスイッチングレギュレー
タで内部回路に安定した電源を供給することが必要とな
っている。

【０００３】

【従来の技術】従来のスイッチングレギュレータの一例
を図６に示す。このスイッチングレギュレータは、１つ
の基板上に形成される制御部１と、その他の外付け素子
とから構成される。

【０００４】入力端子Ｔinにはバッテリー電源ＶB が供
給され、そのバッテリー電源ＶB が前記制御部１に高電
位側電源Ｖccとして供給される。また、前記制御部１に
は低電位側電源としてグランドＧＮＤ電位が供給され
る。

【０００５】前記入力端子Ｔinは、ヒューズＦ及び外付
け素子のコイルＬを介してダイオードＤのアノードに接
続され、そのダイオードＤのカソードは出力端子Ｔout
に接続される。

【０００６】前記ダイオードＤのアノードはＮＰＮトラ
ンジスタで構成される出力トランジスタＴr1のコレクタ
に接続され、同トランジスタＴr1のエミッタはグランド
ＧＮＤに接続される。前記ダイオードＤのカソードは、
容量Ｃ１を介してグランドＧＮＤに接続される。

【０００７】前記トランジスタＴr1のベースには、前記
制御部１の出力信号ＯＵＴが入力され、トランジスタＴ
r1はその出力信号ＯＵＴに基づいてスイッチング動作す
る。前記出力信号ＯＵＴは一定周波数のパルス信号であ
り、そのパルス信号のデューティの変化にともなって、
トランジスタＴr1のオン時間が制御される。

【０００８】従って、トランジスタＴr1のオン時間が長
くなると、出力端子Ｔout から出力される出力電圧Ｖou
t が低下し、トランジスタＴr1のオン時間が短くなる
と、出力端子Ｔout から出力される出力電圧Ｖout が上
昇する。

【０００９】前記ダイオードＤのカソードは、抵抗Ｒ
１，Ｒ２を介してグランドＧＮＤに接続される。前記抵
抗Ｒ１，Ｒ２はその抵抗値に基づいて出力電圧Ｖout を
分圧し、その分圧電圧が前記制御部１に入力信号ＩＮと
して入力される。

【００１０】前記入力信号ＩＮは、制御部１内の誤差増
幅器２の−側入力端子に入力され、その誤差増幅器２の
＋側入力端子には、基準電圧ＶR1が入力される。そし
て、誤差増幅器２は入力信号ＩＮの電圧レベルが上昇す
ると、その出力電圧が低下し、入力信号ＩＮの電圧レベ
ルが低下すると、その出力電圧が上昇する。

【００１１】前記誤差増幅器２の出力電圧は、ＰＷＭ比
較器３の＋側入力端子に入力され、そのＰＷＭ比較器３
の−側入力端子には、発振器４から一定周波数の三角波
が入力される。

【００１２】ＰＷＭ比較器３は、誤差増幅器２の出力電
圧をしきい値として、発振器４から出力される三角波を
矩形波に変換してＡＮＤ回路５に出力する。誤差増幅器
２の出力電圧が上昇すると、ＰＷＭ比較器３から出力さ
れる矩形波のＨレベルのデューティが短縮され、誤差増
幅器２の出力電圧が低下すると、ＰＷＭ比較器３から出
力される矩形波のＨレベルのデューティが伸長される。

【００１３】前記誤差増幅器２の出力電圧は、短絡検知
用比較器６の−側入力端子に入力され、その短絡検知用
比較器５の＋側入力端子には、基準電圧ＶR2が入力され
る。その基準電圧ＶR2は、出力端子Ｔout に接続される
負荷回路に短絡が発生して、出力電圧Ｖout が大きく低
下したとき、その出力電圧Ｖout の低下に基づいて誤差
増幅器２の出力電圧がその基準電圧ＶR2を越えるように
設定されている。

【００１４】従って、負荷回路に短絡が発生したときに
は、短絡検知用比較器６の出力信号がＬレベルとなり、
短絡が発生していないときには、短絡検知用比較器６の
出力信号がＨレベルとなる。

【００１５】前記短絡検知用比較器６の出力信号は、Ｎ
ＰＮトランジスタＴr2のベースに入力され、同トランジ
スタＴr2のコレクタは電流源７に接続され、エミッタは
グランドＧＮＤに接続される。

【００１６】前記トランジスタＴr2のコレクタはタイマ
ー用比較器８の＋側入力端子に接続されるとともに、外
付け素子の容量Ｃ２を介してグランドＧＮＤに接続され
る。前記タイマー用比較器８の−側入力端子には、基準
電圧ＶR3が入力される。

【００１７】そして、前記トランジスタＴr2がオンされ
ている状態では、同トランジスタＴr2のコレクタ電位が
ほぼグランドＧＮＤレベルとなるため、タイマー用比較
器８の出力信号はＬレベルとなる。

【００１８】また、前記トランジスタＴr2がオフされる
と、容量Ｃ２が充電されて、一定時間後に同トランジス
タＴr2のコレクタ電位が基準電圧ＶR3を越えるため、タ
イマー用比較器８の出力信号はＨレベルとなる。

【００１９】従って、トランジスタＴr2がオフされてか
らタイマー用比較器８の出力信号がＨレベルに立ち上が
るまでの時間は、容量Ｃ２を大容量とし、あるいは基準
電圧ＶR3を高く設定するほど長くなる。

【００２０】前記タイマー用比較器８の出力信号は、フ
リッフフロップ回路で構成されるラッチ回路９に入力さ
れる。このラッチ回路９は、電源Ｖccの投入に基づいて
出力信号ＱがＬレベル、出力信号・バーＱがＨレベルに
リセットされ、タイマー用比較器８の出力信号がＨレベ
ルに立ち上がると、出力信号ＱがＨレベル、出力信号・
バーＱがＬレベルにラッチされる。

【００２１】前記ラッチ回路９の出力信号・バーＱは、
前記ＡＮＤ回路５に入力される。従って、出力信号・バ
ーＱがＨレベルであれば、前記ＰＷＭ比較器３の出力信
号がＡＮＤ回路５から出力信号ＯＵＴとして出力され
る。また、出力信号・バーＱがＬレベルであれば、前記
ＰＷＭ比較器３の出力信号に関わらず、ＡＮＤ回路５か
らＬレベルの出力信号ＯＵＴが出力される。

【００２２】このように構成されたスイッチングレギュ
レータでは、電源Ｖccが投入されると、ラッチ回路９の
出力信号・バーＱがＨレベルとなり、ＰＷＭ比較器３の
出力信号に基づいて、出力トランジスタＴr1が一定の周
波数でスイッチング制御され、ＰＷＭ比較器３の出力信
号に基づく出力電圧Ｖout が出力される。

【００２３】出力電圧Ｖout が上昇して、制御部１の入
力電圧ＩＮが基準電圧ＶR1より高くなると、誤差増幅器
２の出力電圧が低下して、ＰＷＭ比較器３の出力信号の
Ｈレベルのパルス幅が増大し、出力トランジスタＴr1の
オン時間が長くなって、出力電圧Ｖout が低下する。

【００２４】また、出力電圧Ｖout が低下して、制御部
１の入力電圧ＩＮが基準電圧ＶR1より低くなると、誤差
増幅器２の出力電圧が上昇して、ＰＷＭ比較器３の出力
信号のＨレベルのパルス幅が減少し、出力トランジスタ
Ｔr1のオン時間が短くなって、出力電圧Ｖout が上昇す
る。

【００２５】このような動作により、出力電圧Ｖout は
基準電圧ＶR1に基づく一定電圧に収束する。負荷回路に
短絡が生じて、出力電圧Ｖout が大きく低下すると、誤
差増幅器２の出力電圧が基準電圧ＶR2を越える。する
と、短絡検知用比較器６の出力信号がＬレベルとなり、
トランジスタＴr2がオフされる。

【００２６】トランジスタＴr2のオフ動作から一定時間
後に、タイマー用比較器８の出力信号がＨレベルとな
り、出力信号・バーＱがＬレベルとなる。すると、ＡＮ
Ｄ回路５の出力信号がＬレベルとなって、出力トランジ
スタＴr1がオフされ、定電圧出力動作が停止される。

【００２７】このとき、バッテリーからコイルＬ及びダ
イオードＤを介して負荷回路に大きな短絡電流が流れる
と、ヒューズＦが切断されて、コイルＬやダイオード
Ｄ、あるいは負荷回路の破壊が防止される。

【００２８】

【発明が解決しようとする課題】上記のようなスイッチ
ングレギュレータでは、負荷回路に短絡が発生した場合
には、出力トランジスタＴr1の動作を停止することはで
きる。

【００２９】しかし、バッテリーから負荷回路に流れる
短絡電流からスイッチングレギュレータ及び負荷回路を
保護するためには、ヒューズＦが必要となる。そして、
ヒューズＦが切断された後は、そのヒューズＦを交換す
る等の復旧作業が必要となり、メンテナンスが煩雑とな
るという問題点がある。

【００３０】この発明の目的は、ヒューズを使用するこ
となく、短絡電流による破壊を未然に防止し得るスイッ
チングレギュレータを提供することにある。

【００３１】

【課題を解決するための手段】図１は本発明の請求項１
の原理説明図である。コイルＬは、高電位側電源ＶBと
出力端子Ｔout との間に接続される。出力トランジスタ
Ｔr1は、前記コイルＬと出力端子Ｔout との間と、低電
位側電源ＧＮＤとの間に接続される。制御部１は、前記
出力トランジスタＴr1を一定周波数の制御信号ＯＵＴで
スイッチング駆動するとともに、前記出力端子Ｔout か
ら出力される出力電圧Ｖout に基づいて前記制御信号Ｏ
ＵＴのデューティを調整して、該出力電圧Ｖout を一定
電圧に維持する。前記制御部１は、前記出力電圧Ｖout
が所定の電圧以下となったとき、前記出力トランジスタ
Ｔr1をカットオフさせる短絡保護回路１１を備える。前
記コイルＬと出力端子Ｔout との間には、前記制御信号
ＯＵＴに基づいて出力トランジスタＴr1が動作するとき
にはオンしてダイオードとして動作し、前記短絡保護回
路１１の出力信号に基づいてコイルＬと出力端子Ｔout
との接続を遮断するスイッチング素子Ｔr3が介在され
る。

【００３２】請求項２では、前記スイッチング素子は、
前記コイルにエミッタが接続され、前記出力端子にコレ
クタが接続されるＰＮＰトランジスタで構成され、前記
ＰＮＰトランジスタのベース・コレクタ間に抵抗が接続
され、前記ＰＮＰトランジスタのベースには、前記短絡
保護回路の出力信号に基づいて該ＰＮＰトランジスタの
ベースに高電位側電源を供給するスイッチ回路が接続さ
れる。

【００３３】請求項３では、前記スイッチング素子は、
前記コイルにエミッタが接続され、前記出力端子にコレ
クタが接続されるＰＮＰトランジスタで構成され、前記
ＰＮＰトランジスタのベースには、前記短絡保護回路の
出力信号に基づいて前記ＰＮＰトランジスタのベース電
流を遮断するスイッチ回路が接続される。

【００３４】（作用）請求項１では、出力トランジスタ
Ｔr1が動作しているときには、スイッチング素子Ｔr3が
ダイオードとして動作して、出力端子Ｔout から出力電
圧Ｖout が出力される。短絡保護回路１１により、出力
トランジスタＴr1がカットオフされると、スイッチング
素子Ｔr3がコイルＬと出力端子Ｔout との接続を遮断す
るので、高電位側電源ＶB から出力端子Ｔout に流れる
電流が遮断される。

【００３５】請求項２では、出力トランジスタＴr1が動
作しているときには、ＰＮＰトランジスタがダイオード
として動作して、出力端子Ｔout から出力電圧Ｖout が
出力される。短絡保護回路１１により、出力トランジス
タＴr1がカットオフされると、スイッチ回路により、前
記ＰＮＰトランジスタのベースに高電位側電源が供給さ
れて、ＰＮＰトランジスタがオフされ、高電位側電源か
ら出力端子に流れる電流が遮断される。

【００３６】請求項３では、出力トランジスタＴr1が動
作しているときには、ＰＮＰトランジスタがダイオード
として動作して、出力端子Ｔout から出力電圧Ｖout が
出力される。短絡保護回路１１により、出力トランジス
タＴr1がカットオフされると、スイッチ回路により、前
記ＰＮＰトランジスタのベース電流が遮断されて、ＰＮ
Ｐトランジスタがオフされ、高電位側電源から出力端子
に流れる電流が遮断される。

【００３７】

【発明の実施の形態】

（第一の実施の形態）図２は、この発明を具体化した第
一の実施の形態を示す。この実施の形態は、前記従来例
のダイオードＤを省略し、外付け素子のＰＮＰトランジ
スタＴr3，Ｔr4及び抵抗Ｒ３と、制御部１内にＮＰＮト
ランジスタＴr5を付加したものである。

【００３８】前記トランジスタＴr3のエミッタは、コイ
ルＬに接続され、コレクタは出力端子Ｔout に接続され
る。前記トランジスタＴr3のベース・コレクタ間には、
抵抗Ｒ３が接続される。

【００３９】前記トランジスタＴr4のエミッタは、入力
端子Ｔinに接続され、コレクタは前記トランジスタＴr3
のベースに接続され、ベースは前記トランジスタＴr5の
コレクタに接続される。

【００４０】前記トランジスタＴr5のベースには、前記
ラッチ回路９の出力信号Ｑが入力され、エミッタはグラ
ンドＧＮＤに接続される。このように構成されたスイッ
チングレギュレータでは、負荷回路に短絡が発生してい
ない状態では、ラッチ回路９の出力信号ＱはＬレベル、
出力信号・バーＱはＨレベルとなる。

【００４１】すると、トランジスタＴr5がオフされて、
トランジスタＴr4がオフされる。トランジスタＴr3は、
そのベースが抵抗Ｒ３を介してそのコレクタに接続され
るので、オンされてダイオードとして動作する。従っ
て、前記従来例と同様に動作する。

【００４２】負荷回路に短絡が発生して、ラッチ回路９
の出力信号ＱがＨレベルとなり、出力信号・バーＱがＬ
レベルとなると、ＡＮＤ回路５の出力信号はＬレベルに
固定されるため、トランジスタＴr1はオフされる。

【００４３】また、トランジスタＴr5がオンされて、ト
ランジスタＴr4がオンされるため、トランジスタＴr3の
エミッタとベースがほぼ同電位となって、同トランジス
タＴr3がオフされる。

【００４４】すると、負荷回路にはバッテリーからトラ
ンジスタＴr3及び抵抗Ｒ３を介してのみ電流が供給され
るので、大きな貫通電流が流れることはない。従って、
ヒューズを使用することなく短絡電流を遮断することが
できる。 （第二の実施の形態）図３は、第二の実施の形態を示
す。この実施の形態は、前記第一の実施の形態のトラン
ジスタＴr4をＰチャネルＭＯＳトランジスタＴr6に置き
換え、そのトランジスタＴr6のゲートに、前記ラッチ回
路９の出力信号・バーＱを入力したものである。

【００４５】このような構成により、負荷回路に短絡が
発生して、ラッチ回路９の出力信号ＱがＨレベルとな
り、出力信号・バーＱがＬレベルとなると、ＡＮＤ回路
５の出力信号はＬレベルに固定されるため、トランジス
タＴr1はオフされる。

【００４６】そして、トランジスタＴr6がオンされて、
トランジスタＴr3がオフされるため、前記第一の実施の
形態と同様な作用効果を得ることができる。また、前記
第一の実施の形態では負荷回路の短絡時に、負荷に流れ
る電流を最適に調整するためには、トランジスタＴr4の
ベース電流、すなわちトランジスタＴr5のコレクタ電流
を調整するために、同トランジスタＴr5のエミッタとグ
ランドＧＮＤとの間に外付けの抵抗を接続する必要があ
るが、第二の実施の形態では、トランジスタＴr6のオン
抵抗と抵抗Ｒ３とにより、容易に調整可能である。 （第三の実施の形態）図４は、第三の実施の形態を示
す。この実施の形態は、前記第一の実施の形態のトラン
ジスタＴr4, Ｔr5及び抵抗Ｒ３を、ＰＮＰトランジスタ
Ｔr7及びＮＰＮトランジスタＴr8に置換したものであ
る。

【００４７】すなわち、前記トランジスタＴr7のエミッ
タがトランジスタＴr3のベースに接続され、同トランジ
スタＴr7のコレクタがトランジスタＴr3のコレクタに接
続される。

【００４８】前記トランジスタＴr7のベースが前記トラ
ンジスタＴr8のコレクタ接続され、同トランジスタＴr8
のベースには前記ラッチ回路９の出力信号・バーＱが入
力され、エミッタはグランドＧＮＤに接続される。

【００４９】このような構成により、負荷回路に短絡が
発生していないときには、トランジスタＴr8がオンされ
て、トランジスタＴr7，Ｔr3がオンされる。従って、前
記第一の実施の形態と同様に動作する。

【００５０】一方、負荷回路に短絡が発生して、ラッチ
回路９の出力信号・バーＱがＬレベルとなると、トラン
ジスタＴr8がオフされて、トランジスタＴr7，Ｔr3がオ
フされる。従って、ヒューズを使用することなく短絡電
流を遮断することができる。 （第四の実施の形態）図５は、第四の実施の形態を示
す。この実施の形態は、前記第三の実施の形態のトラン
ジスタＴr7を、ＰチャネルＭＯＳトランジスタＴr9に置
換したものである。

【００５１】すなわち、前記トランジスタＴr3のベース
・コレクタ間に前記トランジスタＴr9が接続され、同ト
ランジスタＴr9のゲートに、前記ラッチ回路９の出力信
号Ｑが入力される。

【００５２】このような構成により、負荷回路に短絡が
発生していないときには、トランジスタＴr9がオンされ
て、トランジスタＴr3がオンされる。従って、前記第一
の実施の形態と同様に動作する。

【００５３】一方、負荷回路に短絡が発生して、ラッチ
回路９の出力信号ＱがＨレベルとなると、トランジスタ
Ｔr9がオフされて、トランジスタＴr3がオフされる。従
って、ヒューズを使用することなく短絡電流を遮断する
ことができる。

【００５４】前記実施の形態から把握できる請求項以外
の技術思想をその効果とともに述べる。 （１）請求項２において、前記スイッチ回路をＰチャネ
ルＭＯＳトランジスタとした。スイッチング素子を構成
するＰＮＰトランジスタをオフさせるとき、高電位側電
源と出力端子との間のインピーダンス設定が容易とな
る。

【００５５】

【発明の効果】以上詳述したように、この発明はヒュー
ズを使用することなく、短絡電流による破壊を未然に防
止し得るスイッチングレギュレータを提供することがで
きる。

【図面の簡単な説明】

【図１】 本発明の原理説明図である。

【図２】 第一の実施の形態を示す回路図である。

【図３】 第二の実施の形態を示す回路図である。

【図４】 第三の実施の形態を示す回路図である。

【図５】 第四の実施の形態を示す回路図である。

【図６】 従来例を示す回路図である。

【符号の説明】

１ 制御部 １１ 短絡保護回路 ＶB 高電位側電源 ＧＮＤ 低電位側電源 Ｔout 出力端子 Ｖout 出力電圧 Ｌ コイル Ｄ ダイオード Ｔr1 出力トランジスタ Ｔr3 スイッチング素子 ＯＵＴ 制御信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝本 久市 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 松本 敬史 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 佐野 芳昭 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 高電位側電源と出力端子との間に接続さ
   れるコイルと、 前記コイルと出力端子との間と、低電位側電源との間に
   接続される出力トランジスタと、 前記出力トランジスタを一定周波数の制御信号でスイッ
   チング駆動するとともに、前記出力端子から出力される
   出力電圧に基づいて前記制御信号のデューティを調整し
   て、該出力電圧を一定電圧に維持する制御部とを備え、 前記制御部は、前記出力電圧が所定の電圧以下となった
   とき、前記出力トランジスタをカットオフさせる短絡保
   護回路を備えたスイッチングレギュレータであって、 前記コイルと出力端子との間には、前記制御信号に基づ
   いて前記出力トランジスタが動作するときにはオンして
   ダイオードとして動作し、前記短絡保護回路の出力信号
   に基づいて、前記コイルと出力端子との接続を遮断する
   スイッチング素子を介在させたことを特徴とするスイッ
   チングレギュレータ。
2. 【請求項２】 前記スイッチング素子は、前記コイルに
   エミッタを接続し、前記出力端子にコレクタを接続した
   ＰＮＰトランジスタで構成し、前記ＰＮＰトランジスタ
   のベース・コレクタ間に抵抗を接続し、前記ＰＮＰトラ
   ンジスタのベースには、前記短絡保護回路の出力信号に
   基づいて該ＰＮＰトランジスタのベースに高電位側電源
   を供給するスイッチ回路を接続したことを特徴とする請
   求項１記載のスイッチングレギュレータ。
3. 【請求項３】 前記スイッチング素子は、前記コイルに
   エミッタを接続し、前記出力端子にコレクタを接続した
   ＰＮＰトランジスタで構成し、前記ＰＮＰトランジスタ
   のベースには、前記短絡保護回路の出力信号に基づいて
   前記ＰＮＰトランジスタのベース電流を遮断するスイッ
   チ回路を接続したことを特徴とする請求項１記載のスイ
   ッチングレギュレータ。