JPH01158515A - 直列電圧レギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的； （産業上の利用分野） この発明は、電気的エネルギーを蓄積する負荷、特に容
量成分を有する負荷のための直列電圧レギュレータに関
する。

（従来の技術） かかる直列電圧レギュレータは、たとえは西ドイツ特許
明細古筆３３４１３４５号の第１図に示されているが、
負荷のタイプは示されていない。

そのような直列電圧レギュレータはたとえばマイクロプ
ロセッサ又はマイクロコンピュータの電源のために使用
される。一般的には、マイクロプロセッサ又はマイクロ
コンピュータに６＜給されるレギュレータ出力電圧の部
分的又はトータル的な電圧降伏を和らげるためにレギュ
レータ出力に並列に接続されたバッファ容量がある。そ
のような電圧降伏はレギュレータ入力電圧の電圧降伏が
発生した時に生じ、従来の直列電圧レギュレータによっ
ては少しも調整され得るものではない。

かかる直列電圧レギュレータの出力電圧は出力に並列に
接続された容量によってバッファされ、又、雑誌”ＥＬ
ＥＫＴＲＯＮＩＫ”　　１９７４年、Ｎｏ、１．　Ｐ２
Ｏ−３１により知られている。

西ドイツ公開公報第３０４７８０２号は短時間供給電圧
降伏を阻止するための回路構成を示しており、２つの出
力を持った電圧安定化回路て成っており、１つの出力は
バッファ容量を具備すると共に、その上流に接続された
分ｊｌｌｌ　（ｄｅｃｏｕｐｌｉｎｇ）ダイオードを具
備している。

現代のマイクロプロセッサ及びマイクロコンピュータは
、供給電圧源の部分的又はトータル的な降伏の場合に、
各動作状態及び保持値を内的に保護することができる。

しかし、最小供給電圧か所定周期時間だけ保持されるこ
とが必要である。

（発明が解決しようとする課題） 直列電圧レギュレータは既に公知である。たとえば西ド
イツ特許明細古筆３３４１３４５号の第３図、英国特許
明細古筆１４７４２６５号の第２図、゛°ヨーロッパ固
体回路（Ｓｏｌｉｄ−５ｔａｔｅ　Ｃ１ｒｃｕｉｔ）会
議１９８６”におけるＲ、Ｇａｒｂｏｌｄｉ及びＭ、Ｍ
ｏｒｅｌｌｉによる刊行物”完全対称パワープロセスを
持った非常に低降下の電圧レギュレータ”に記載されて
いる。直列電圧レギュレータの安定化が少しも可能では
ないことによりレギュレーティングトランジスタの飽和
は、補助電圧及び差動回路がレギュレーティングトラン
ジスタのコレクターエミッタ電圧の降下が、レギュレー
ティングトランジスタのコレクターエミッタ飽和電圧以
上のスレッショルド値に下がるのを監視するためにイハ
されることで防止される。スレッショルド値に達した時
、レギュレーティングトランジスタが飽和以下又は弱い
飽和にのみ短く維持されるように、制限トランジスタが
コントロールトランジスタからレギュレーティングトラ
ンジスタに供給される電流を制限する導通状態に切換え
られる。

このような従来の直列電圧レギュレータの場合、コント
ロールトランジスタの電流は単に制限されるものである
が、コントロールトランジスタもレギュレーティングト
ランジスタも反転オフ（ｔｕｒｎ　ｏｆｆ）されない。

更に、差動回路は制限トランジスタを介して制限効果を
有する出力信号を供給する。従来の直列電圧レギュレー
タの差動回路が制限動作を生じても、非常に高い反転出
力電流は従来の直列電圧レギュレータの出力に接続され
たバッファ容量を高速に放電することはない。

このため、制限トランジスタの制限動作後に入力端子が
レギュレータ出力電圧の公称値（ｎｏｍｉｎａｌｖａｌ
ｕｅ）に降下した時、レギュレーティングトランジスタ
の高い飽和電流以下である高い反転出力電流の流れがあ
り、その高速放電を導くバッファ容量の大きな負荷を与
える。それでこれら従来の直列電圧レギュレータは、内
部状態及びデータ保護を実行するために、それらによっ
て供給されるマイクロプロセッサ又はマイクロコンピュ
ータを駆動することはできない。

入力及び容量（キャパシタ）の間に介挿されたスイッチ
を開くことによって、入力端子の降下に基づく容量の放
電を避けることは、それ自体西ドイツ公開公報第３０１
６２４４号で既に知られている。この刊行物は容量及び
抵抗で成るｎｃ回路を示しており、容量は測定の目的の
ためのピーク電圧を保持するようになっている。ＲＣ要
素の入力電圧が出力電圧のレベル以下に降下すると、容
量の望ましくない放電を避けるためにこれら２つの電圧
が比較され、抵抗及び容量の間に設けられてでいるスイ
ッチが開かれる。

上述したタイプの直列電圧レギュレータでは一般的な直
列電圧レギュレータの場合、入力端の電圧降伏が出力側
のバッファ容量の高速放電に達することが見出され、マ
イクロプロセッサ又はマイクロコンピュータが、要求さ
れる最小の時間周期に対して状態及びデータ保護に必要
な最小供給電圧を受は取らないことが見出された。

この発明によって解決されるべき課題は、上記問題を打
ち破ること、すなわち入力端の電圧降伏の場合にかなり
ゆっくりした方法で出力側のバッファ容量を放電すると
いった手法で、上述従来の直列電圧レギュレータを改善
することにある。

発明の構成； （課題を解決するための手段） この発明は直列電圧レギュレータに関するもので、この
発明の上記目的は、レギュレータ直列枝に配置され、基
準電圧からのレギュレータ出力電圧の電圧比率の偏向を
調整するエラー増幅器によりコントロールトランジスタ
を介して駆動されるレギュレーティング部を備え、前記
レギュレータ出力電圧とレギュレータ入力端子を比較す
るコンパレータは、前記レギュレータ入力端子が公称レ
ギュレータ出力電圧よりも低い値に低下した場合に、そ
のコンパレータの出力が、前記コントロールトランジス
タを遮断するように可制御スイッチを動作させることに
よって達成される。

（作用） この発明は、直列電圧レギュレータがバッファ容量に蓄
えられたレギュレータ公称電圧以下に降下した時、直列
電圧レギュレータ直列枝に配設されたレギュレーティン
グトランジスタ又は電流ミラーによって形成されるレギ
ュレーティング部が反転動作に変化するという事実に基
づいている。

これは、レギュレーティング部が定格動作と反対方向に
導くことを始めさせ、直列電圧レギュレータの反転出力
電流に導き、その方向がレギュレータ公称出力電流の方
向と反転であり、これによってバッファ容量を放電する
ことを意味している。

バッファ容量のこの放電に基づいてレギュレータ出力電
圧の降下が、エラー増幅器を介して直列電圧レギュレー
タを調整させる。その結果、エラー増幅器は増加強度で
コントロールトランジスタを駆動し、直列電圧レギュレ
ータの反転出力電流で高速増加に導と、これによってバ
ッファ容量に生じる電圧の加速的な降伏に導く。この反
転出力電流は、コントロールトランジスタの電流ケイン
によってのみ制限される。しかしながら、上記電流ゲイ
ンが直列電圧レギュレータの良好な定常動作を得るため
に非常に高いということに基づき、非常に大きな反転出
力電流及びバッファ容量に生じる電圧の高速降伏が生じ
る。

この発明によれば、これはコンパレータがレギュレータ
公称出力電圧以下のレギュレータ入力端子の降下を検出
するために使用されることを妨げ、この動作状態が生じ
たとき、コントロールトランジスタは可制御スイッチに
よって反転オフされる。これが又レギュレーティング部
を反転オフさせることに基づき、レギュレーティング部
は反転出力電流を得ることから妨げられる。その結果、
バッファ容量に生じる電圧は十分に長い時間の問いかな
る問題もなしに最小電圧値以上に保持され、マイクロプ
ロセッサ又はマイクロコンピュータは内部状態及びデー
タ保護を得るに十分な時間を持つことになる。

レギュレーティング部として電流ゲイン又は増幅率を持
ったレギュレーティング電流ミラーを設けることが特に
効果的であり、電流増幅率はレギュレーティング部の反
転動作における対応した電流減衰に導く。コントロール
トランジスタが反転オフされているにも拘らず、レギュ
レーティング電流ミラーに供給される漏れ電流が、電流
ミラー電流増幅率の相互の値に対応して減ぜられる直列
電圧レギュレータの反転出力電流を単に引き起こすのみ
である。

レギュレーティング電流ミラーの電流増幅率は、電流ミ
ラートランジスタの能動的半導体領域が望ましい電流ミ
ラー電流増幅率に対応した広さに対する電流ミラーダイ
オードの能動的半導体領域よりも大ぎくすることにより
得られる。

スイッチングトランジスタはコントロールトランジスタ
の制御入力端に並列に接続され、活性化された状態で可
制御スイッチは直接コントロールトランジスタを反転オ
フする。すなわち、可制御スイッチをコントロールトラ
ンジスタの主経路トランジスタに接続することが可能で
あり、主電流回路を活性化された可制御スイッチによフ
て遮ることが可能である、更に、可制御スイッチが活性
化されているときに基準電圧を反転オフするだめの可制
御スイッチを提供することができる。この観点から、そ
の活性化状態で可制御スイッチがエラー増幅器の基準電
圧入力を直列電圧レギュレータの基準電位、たとえば接
地電位に接続するようにして、基準電圧源を反転オフす
るか、又は可制御スイッチをエラー増幅器の基準電圧源
及び基準電圧入力の間に接続することができる。

直列電圧レギュレータが電動機乗物の分野で使用される
とき、かなりのオーバー電圧が直列電圧レギュレータの
入力端に生じる。直列・電圧レギュレータの安定化され
た出力電圧は、たとえばマイクロコンピュータのイ共舶
に対して５ｖのレンジであるが、入力端で５０νにまで
上昇したオーバー電圧でも安全の理由のために動作する
ようになっている。このために、トラックの動作電圧は
一方において２４Ｖであり、その発生器又はレギュレー
タは一方において大体同一の大きさのオーバー電圧を導
出することかでき、定格バッテリ電圧の約２倍の合計電
圧が生ずる。一般的なコンパレータに供される差動増幅
器の降伏電圧は上記電圧値よりもかなり小さいという事
実に基づき、この発明による直列電圧レギュレータの特
に望ましい実施例は、保護ダイオードがコンパレータの
２つの入力の上流側に設けられ、上記オーバー電圧を考
慮に入れる電圧長を持っている事実を与える。

一般的なコンパレータが、監視されるべき入力側のスレ
ッショルド値の遅延到達によってのみ出力側に反作用す
る事実に基づき、この遅延反作用がセットされるまでの
短い時間の間に比較的強い反転出力電流が生じ、可制御
スイッチが活性化される前にコントロールトランジスタ
及びレギュレーティング部が反転オフされる。この発明
の望ましい実施例においては、そこに取付けられたオフ
セット作用を有しており、レギュレータ入力電圧が応答
スレッショルドに降下する前に可制御スッチが活性化さ
れる。これは、レギュレータ入力端子がレギュレータ定
格出力電圧以上である値に降下した時に、可制御スイッ
チが既に活性化されていることを意味している。この活
性化のためのスレッショルド値は、望ましくはレギュレ
ータ公称出力電圧よりも高い約２〜５％である。上述に
おいて、例として述べられている５ｖのレギュレータ定
格出力電圧の場合、活性化スレッショルドは５．１ｖで
ある。

コンパレータのオフセット作用は、対応した方法で差動
増幅器段をデイメンジョニング（ｄｉｍｅｎｓｉｏｎｉ
ｎｇ）することによって得られる。望ましい可能性は所
望のオフセット作用が異なって得られるように、２つの
電圧保護ダイオードの能動的半導体領域をデイメンジョ
ニングすることである。

コンパレータは望ましくは互いに結合された制御電極を
有する差動増幅器として設計されるか、又はバイポーラ
トランジスタか使用される場合には、互いに結合された
ベースを持った差動増幅器として設計される。

エラー増幅器に供給され、レギュレータ出力電圧に比例
する電圧は、常にレギュレータ出力に並列に接続された
分圧器の目的のために得られる。

この目的のため、直列電圧レギュレータ反転出力電流を
保持するために高インピーダンス分圧器を提供し、活性
化された可制御スイッチにおけるバッファ容量の放電負
荷とできるだけ低く反転されるレギュレーティング部を
提供する。

この発明による直列電圧レギュレータはバイポーラトラ
ンジスタ、電界効果トランジスタ（ＦＥＴ）　、特にＭ
ＯＳ３）−ランジスタ、又は２つのトランジスタタイプ
で構成されている。望ましい手法として、レギュレータ
はモノリシックＩＣ回路として設計される。

（実施例） 第１図に示される直列電圧レギュレータの供給電圧の側
における直列枝、すなわちレギュレータの入力Ｅ及び出
力Ａの間には、ダイオード枝のダイオードとして接続さ
れたトランジスタＱ１とトランジスタ技のトランジスタ
Ｑ２とを有するレギュレーティング電流ミラーの形態の
レギュレーティング部が設けられている。本実施例では
、２つのトランジスタＱ１及びＱ２はｐ口ｐトランジス
タとなっている。トランジスタＱ＋及びＱ２の各エミッ
タはレギュレータ入力已に共通に接続されている。トラ
ンジスタｑ１のコレクタはコントロールトランジスタＱ
３のコレクタに接続され、トランジスタｑ２のコレクタ
はレギュレータ出力Ａに接続されている。

コントロールトランジスタＱ３はバイポーラｎｐｐ　ト
ランジスタであり、そのベースはエラー増幅器Ｆの出力
に接続されている。エラー増幅器Ｆの非反転入力には基
準電圧ＶＲＥＦ−が入力され、その反転入力には、レギ
ュレータ出力Ａに並列に接続され抵抗Ｒ９及びＲ２を有
する分圧器の分圧電圧が入力されている。また、バッフ
ァ容量（キャパシタ）ＣＡがレギュレータ出力Ａに並列
に接続されている。

以上の構成により従来の直列電圧レギュレータが構成さ
れ、入力電圧ＶＥが出力電圧Ｖ＾の公称値以下の値に降
下すると、電流ミラーのトランジスタｑ２は動作の反転
モードに変化する。つまり、トランジスタＱ２のエミッ
タ及びコレクタがその機能を交換する。この結果、トラ
ンジスタｑ２を経て反転出力電流が流れ、バッファ容Ｎ
ＣＡを放電する。エラー増幅器Ｆは、バッファ容量Ｃへ
の放電から引き起こされるレギュレータ出力電圧の降下
を調整しようとし、この目的のためにエラー増幅ＷＦは
コントロールトランジスタｑ３の導通が増加するように
制御する。これが、トランジスタＱ２を経て流れる反転
出力電流を急速に増加させ、バッファ容量ＣＡの加速度
的な放電を助長するのである。

この発明は上述のような従来装置に対して、次のような
回路を付加している。

本発明は、２つのｐｎｐ　トランジスタｑ４及びｑ５と
２つのｎｐｎ　）ランジスタＱ４及びｑ７を有している
コンパレータを備えている。５トランジスタＱ４及びＱ
５は差動増幅器を形成しており、その入力はそのトラン
ジスタｑ４及びｑ、のエミッタにより形成されでいる。

また、トランジスタＱ４及びＱ５のエミッタはそれぞれ
ダイオードＤ１およびＤ２を介して、レギュレータ入力
Ｅおよびレギュレータ出力Ａにそれぞれ接続されている
。トランジスタＱ４およびＱ５のコレクタは、それぞれ
トランジスタｑ６およびＱ７から成る負荷素子を介して
接地されている。

トランジスタＱ４及びｑ６のコレクタ間の接続点にはコ
ンパレータの出力を形成しており、可制御スイッチを形
成するｐｎｐスイッチングトランジスタＱ８のベースに
接続されている。そのスイッチングトランジスタｑ８の
エミッタは、コントロールトランジスタＱ３のベースに
接続されており、一方そのコレクタは接地されている。

さらに、コントロールトランジスタＱ３のエミッタ、分
圧抵抗Ｒ，，Ｒ２の一端及びレギュレータ出力Ａに接続
されていないバッファ容量ＣＡの一端もまた接地されて
いる。

負荷素子の役目をしているトランジスタＱ６およびｑ７
は、負荷電流ミラーを形成しており、それ故にトランジ
スタＱ７はダイオードとして接続されている。

差動増幅器を形成しているトランジスタＱ４およびｑ５
のおののはダブルコレクタとして設計されており、トラ
ンジスタｑ４およびＱ５の負荷電流ミラーＱａ、Ｑｙに
接続されていないコレクタは、そのベース端子が互いに
接続される回路点Ｐに接続される。このように、２つの
ダブルコレクタトランジスタＱ４およびｑ５のおのおの
は、電流ミラーを形成する。回路点Ｐは低電流源Ｓを介
して接地される。

ダイオードＤ１およびＤ２はそのカソード側がそれぞれ
トランジスタＱ、およびＱ４のエミッタに接続され、ア
ノード側はそれぞれレギュレータ出力Ａおよびレギュレ
ータ入力Ｅに接続される。

上述したコンパレータのオフセット動作を得るために、
ダイオードＤ、の能動的半導体領域は、ダイオード０２
の能動的半導体領域の１０倍にするのが好ましい。

レギュレーティング電流ミラーＱ１．Ｑ２の上述した電
流増幅を達成す之ために、トランジスタＱ２の能動的半
導体領域は、必要とする電流増幅に相当する程度にトラ
ンジスタＱ＋の能動的半導体領域よりも大とくする。電
流増幅Ｂを達成するためには、トランジスタｑ１の能動
的半導体領域はトランジスタＱ１のそれのＢ倍にする。

もし、スイッチングトランジスタＱ８が動作し、コント
ロールトランジスタＱ３がオフすることにより、ある漏
れ電流がレギュレーティング電流ミラーＱ１、Ｑ２の入
力技に流入するならば、このことはファクタｌ／Ｂによ
り減ぜられるトランジスタＱ２のコレクタ電流とそれに
よる相当する低逆出力電流を単に引き起こすだろう。

発明の効果； 直列電圧レギュレータが動作状態の間、その入力端子Ｖ
εが動作スレッショルド値、即ち前述した数値例におい
て例えば５．ＩＶまで下降するならば、コンパレータＱ
４〜Ｑ７は、出力Ｋを介してスイッチングトランジスタ
Ｑ８を導通状態にスイッチングさせ、そのことによりコ
ントローラを遮断し、故にこの電流ミラーは逆出力電流
が得られない。バッファ容１ｆｉＴ　ＣＡは分圧抵抗Ｉ
１１．＋１２を流れる電流およびトランジスタＱ５のエ
ミッタ電流によってのみ充電可能である。これらの電流
は、高インピーダンスの分圧抵抗および差動電流ミラー
Ｑ４．Ｑｓへの逆ベース電流のみを供給する電流τ原Ｓ
を選択することにより、非常に低く抑えることができる
。レギュレータ入力端子ＶＥの低下の場合のスイッチン
グトランジスタＱ８の動作により、逆出力電流はこのよ
うに非常に低い電流値に制限され、故にバッファ容量Ｃ
ＡＢよそれに相当するゆっくりとしたスピードで放電し
、直列電圧レギュレータにより供給されるマイクロプロ
セッサやマイクロコンピュータは、内部状態の維持やデ
ータの保護のための十分な時間が持てる。

入力端子が動作スレッショルド値よりも上にある限り、
スイッチングトランジスタＱ８はオフのままであり、故
に直列電圧レギュレータのレギュレータ特性は、高逆出
力電流に対する保護を備える回路構成により、この動作
モードにおいては実質的には損なわれない。

【図面の簡単な説明】

添付第１図は本発明の一実施例を示す結線図である。 Ｑ１〜Ｑ８・・・トランジスタ、ＤＩ、Ｄ２・・・ダイ
オード、Ｒ１，Ｒ２・・・抵抗、Ｆ・・・エラー増幅器
、ＣＡ・・・バッファ容量（キャパシタ）、Ｓ・・・電
流源。 出願人代理人　　　安　形　雄　三

Claims (1)

1. 【特許請求の範囲】 １、レギュレータ直列枝に配置され、基準電圧（Ｖ＿Ｒ
   ＿Ｅ＿Ｆ）からのレギュレータ出力電圧（ＶＡ）の電圧
   比率の偏向を調整するエラー増幅器（Ｆ）によりコント
   ロールトランジスタ（Ｑ＿３）を介して駆動されるレギ
   ュレーティング部（Ｑ＿１、Ｑ＿２）を備え、前記レギ
   ュレータ出力電圧とレギュレータ入力電圧（ＶＥ）を比
   較するコンパレータ（Ｑ＿４〜Ｑ＿７）は、前記レギュ
   レータ入力電圧が公称レギュレータ出力電圧よりも低い
   値に低下した場合に、そのコンパレータ（Ｑ＿４〜Ｑ＿
   ７）の出力が、前記コントロールトランジスタ（Ｑ＿３
   ）を遮断するように可制御スイッチ（Ｑ＿８）を動作さ
   せることを特徴とする電気的エネルギーを蓄積する負荷
   、特に容量成分を有する負荷のための直列電圧レギュレ
   ータ。 ２、前記可制御スイッチ（Ｑ＿８）は、前記コントロー
   ルトランジスタ（Ｑ＿３）のコントロール端子に接続さ
   れ、その動作状態において前記コントロールトランジス
   タ（Ｑ＿３）を遮断させるようになっている請求項１に
   記載の直列電圧レギュレータ。 ３、前記可制御スイッチは、前記コントロールトランジ
   スタ（Ｑ＿３）の主経路の回路内に挿入され、その動作
   状態において前記主経路の回路を遮断するようになって
   いる請求項１に記載の直列電圧レギュレータ。 ４、前記可制御スイッチは、基準電圧源（Ｖ＿Ｒ＿Ｅ＿
   Ｆ）とそれに接続されるエラー増幅器（Ｆ）の入力（＋
   ）との間に挿入され、その動作状態において前記基準電
   圧を遮断するようになっている請求項１に記載の直列電
   圧レギュレータ。 ５、前記レギュレーティング部（Ｑ＿１、Ｑ＿２）はレ
   ギュレーティング電流ミラーであり、２つのレギュレー
   ティング電流ミラー枝の入力はレギュレータ入力（Ｅ）
   に接続され、前記レギュレーティング電流ミラーのダイ
   オード枝（Ｑ＿１）の出力は前記コントロールトランジ
   スタ（Ｑ＿３）の出力に接続され、前記レギュレーティ
   ング電流ミラーのトランジスタ枝（Ｑ＿２）の出力はレ
   ギュレータ出力（Ａ）に接続されている請求項１乃至４
   のいずれかに記載の直列電圧レギュレータ。 ６、前記レギュレーティング電流ミラー（Ｑ＿１、Ｑ＿
   ２）は増幅電流ミラーであり、レギュレータ出力（Ａ）
   に接続されたトランジスタ（Ｑ＿２）の能動的半導体領
   域は、レギュレータ入力（Ｅ）に接続されたダイオード
   （Ｄ）の能動的半導体領域よりも大きいサイズである請
   求項５に記載の直列電圧レギュレータ。 ７、前記可制御スイッチがスイッチングトランジスタ（
   Ｑ＿８）であり、その制御電極がコンパレータ（Ｑ＿４
   〜Ｑ＿７）の出力に接続されている請求項１乃至６のい
   ずれかに記載の直列電圧レギュレータ。 ８、前記コンパレータ（Ｑ＿４〜Ｑ＿７）は互いに結合
   された制御電極を有している差動増幅器（Ｑ＿４、Ｑ＿
   ５）で成っており、その入力はそれぞれレギュレータ入
   力（Ｅ）及びレギュレータ出力（Ａ）に接続され、その
   出力は各１つの負荷要素（Ｑ＿６、Ｑ＿７）に接続され
   ている請求項１乃至７のいずれかに記載の直列電圧レギ
   ュレータ。 ９、前記負荷要素が負荷電流ミラー（Ｑ＿６、Ｑ＿７）
   の枝によって形成されている請求項８に記載の直列電圧
   レギュレータ。 １０、前記差動増幅器の各枝は差動電流ミラー（Ｑ＿４
   、Ｑ＿５）で形成されており、そのダイオード枝は差動
   増幅器入力（Ｅ、Ａ）に結合された一端に接続されると
   共に、電流源（Ｓ）に共通な他端に接続されており、前
   記差動電流ミラーのトランジスタ枝は各々結合された差
   動増幅器入力（Ｅ、Ａ）及び各々結合された負荷要素（
   Ｑ＿６、Ｑ＿７）の間に接続され、１つの差動電流ミラ
   ー（Ｑ＿４）のトランジスタ枝及び負荷要素（Ｑ＿６）
   の間の接続点（Ｋ）は可制御スイッチ（Ｑ＿８）に接続
   されたコンパレータ出力を形成している請求項８又は９
   に記載の直列電圧レギュレーター。 １１、１つのダイオード（Ｄ＿２、Ｄ＿１）はそれぞれ
   コンパレータ（Ｑ＿４〜Ｑ＿７）の入力とレギュレータ
   入力（Ｅ）及びレギュレータ出力（Ａ）との間に接続さ
   れている請求項１乃至１０のいずれかに記載の直列電圧
   レギュレータ。 １２、前記ダイオード（Ｄ＿１、Ｄ＿２）が高降伏電圧
   長を表示している請求項１１に記載の直列電圧レギュレ
   ータ。 １３、前記コンパレータ（Ｑ＿４〜Ｑ＿７）はレギュレ
   ータ入力電圧（ＶＥ）において可制御スイッチ（Ｑ＿８
   ）を作動させるようなオフセット動作を与え、前記レギ
   ュレータ入力電圧は所定値以上、望ましくは約１〜５％
   以上の範囲で、望ましくは公称レギュレータ出力電圧以
   上の約１〜２％である請求項１乃至１２のいずれかに記
   載の直列電圧レギュレータ。 １４、前記オフセット動作が、前記２つのダイオード（
   Ｄ＿１、Ｄ＿２）のダイオード領域の能動的半導体領域
   を相互に作動させることに行なわれる請求項１３に記載
   の直列電圧レギュレータ。