JPS5840415B2 - カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、一般の配電線から可変インピーダンスへ連続
的に送られる電流の供給量を制限する装置に関する。

本発明は、特に、インピーダンスの急激な低下または過
大電圧がしばしば同時にまたは一緒に生じる航空機の操
縦または制御装置に有利に適用し得る。

このような操縦または制御装置は保護を必要とするので
、電流制御装置を介して一般配電線から電流を供給され
る。

本発明の目的は、非常に効果的でありかつ安価である電
流制限装置を提供することにある。

本発明による装置は、正規の作動状態においてインピー
ダンスが低く、一般配電線の電位にほぼ等しい電位が装
置出力端子で得られる。

過負荷の場合、例えば一般配電線で過大電圧が生じた場
合、あるいは利用装置のひとつでインピーダンスの急激
な低下が生じた場合またはこれら両方が生じた場合、本
発明による装置のインピーダンスは、急激に増大して供
給電流を装置を損なわない量に制限することができる。

本発明による装置は、可変インピーダンス装置へ、全て
の条件において制限値以下に留まる電流を連続的に供給
することができる。

本発明によれば、一般配電線と給電されるべきインピー
ダンスとの間で、可変インピーダンスと並列の高定イン
ピーダンスから成る並列回路と直列に低い抵抗が接続し
てあり、この可変インピーダンスの値は、正規の作動で
は低く、過負荷の場合、例えば過電圧あるいは給電され
るべきインピーダンスの急低下の出現の際急激に増大す
るようになっている。

本発明による装置は、配電線と負荷との間に接続され、
並列回路と直列に接続された低抵抗を包含しており、こ
の並列回路の第１枝路は、前記抵抗と直列に接続された
エミッターコレクタ回路および一方で前記抵抗の端子の
電位を受は他方で定電位を受ける差動増幅器によって給
電されるベースを有する第１トランジスタを包含し、低
抵抗および定電位の値は、トランジスタが、正規の作動
においては飽和状態で作動し、また、過負荷が生じたと
きに不飽和状態で作動するように選定されており、前記
並列回路の第２枝路は、第２の高い抵抗と直列に接続さ
れたコレクターエミッタ回路を有する第２のトランジス
タを包含し、この第２トランジスタのベースは、それを
恒久的に飽和状態に維持するに十分な高さの定電位を受
けるようになっている。

また、この装置は、外部制御回路を包含している。

以下に、添附図面に図示した特定の実施例について記載
するが、それによって本発明をより良く理解できよう。

第１図は、本発明を実施するのに用いる装置の原理を示
すダイアグラムである。

一般の配電線が電位■。

を供給する。この一般配電線から構成される装置は、イ
ンピーダンスＺを持つ負荷として表示しである。

この負荷の端子における電位は、■３で示しである。

本発明による、電流制限装置は、配電線と負荷Ｚとの間
に接続されている。

原則として、本発明による装置は、給電される装置毎に
１つ当て設けられるが、並列に接続されたいくつかの装
置を単一の装置で保護することを排除しない。

本発明による装置は、一般配電線に接続されかつ並列回
路と直列に接続されている第１の低い抵抗Ｒ１を包含す
る。

並列回路の第１枝路は、可変インピーダンス、すなわち
第１のトランジスタＴ１を包含し、第２枝路は、定イン
ピーダンス、すなわち、エミッタ回路を負荷Ｚに接続さ
れた第２の高い抵抗Ｒ２に接続されている第２のトラン
ジスタＴ２を包含する。

この第２トランジスタのベースは、常に、Ｎで示す端子
を通して比較的高い電位を受ける。

この電位は、このトランジスタを恒久的に飽和状態に維
持する。

第１トランジスタＴ１のベースは、差動増巾器Ａの出力
に接続されており、この増巾器の２つの入力は、それぞ
れ、抵抗Ｒ１の端子における電位および一定の基準電位
Ｅを受ける。

この電位Ｅは、正規の作動、すなわち、過電位あるいは
負荷のインピーダンスの急低下もない場合に、差動増巾
器Ａの出力信号が高レベルにあってトランジスタＴ１を
飽和状態で作動させるように選定される。

この場合、装置の作動は次のようになる。

負荷に供給される電流を■３とし、トランジスタＴ１ｊ
Ｔ２のエミッタ電流をＩＢ１ｔＩＥ２とすると、トラン
ジスタＴ１．Ｔ２が飽和状態で作動すると、これらのエ
ミッタ電流は、次の式で与えられる。

ＶＯＢＩおよびｖａｇ２は、トランジスタＴ１．Ｔ２の
コレクターエミッタ電位であり、ＳｌおよびＳ２は、こ
れらトランジスタの飽和係数である。

また、次の関係もある。

従って、正規の作動状態で、全く変動がなくかつ２つの
トランジスタＴ１．Ｔ２が飽和状態にあるとき、供給電
位は、配電線の電位にほぼ等しい。

一方、配電線に高い過電圧が生じたり、あるいは負荷の
インピーダンスの急低下が生じた場合、電流■３が急激
に増大する傾向にあり、その結果電位Ｒ１・■３も増大
し、差動増巾器Ａの出力信号Ｋ（Ｒ１・ｌ８−Ｅ）の減
少を生ぜしめる値Ｅに向うことになる。

ここで、Ｋは、増巾器の利得に相当する定数である。

この場合、低い方のベース電流を受けるトランジスタＴ
１は、もはや飽和状態ではなく正規の状態で作動するこ
とになる。

この場合、次のような式を得る。

ここで、■Ｂ１は、ベース電流であり、βは、トランジ
スタの電流利得である。

ここで次のような関係がある。

その結果、過大電圧または負荷のインピーダンスの低下
の場合、電流■ａを制限値Ｉ、６に制限したいとき、Ｅ
−Ｒ１・■と選定すれば十分である。

Ｉａ→Ｉ、５の場合（これは、特にインピーダンスＺ−
＋Ｏの場合である）、差動増巾器Ａの入力電位は、等し
くなり、その出力電位は、低いレベルにある。

この低いレベルの信号は、閉止されるトランジスタＴ１
に供給するには不十分である。

過大電圧Ｖｓ （例えば、正規の電位■８の３倍に等し
い値であり得る）を受けるとすれば、抵抗Ｒ２を次のよ
うに選定すると便利であろう。

すなわち、 第２図は、負荷Ｚのインピーダンス対配電線の■ ＮｋＶｅ ”Ｊ″″′。

・１′−万ｒ、ｃＮｔ６Ｌ＊（！： ＬＴｃＤトランジ
スタＴ１．Ｔ２のエミッタ電流■Ｅ１およびＩＦ５にお
ける変化を示している。

第３図は、本発明による装置の、外部制御ブロックＣを
包含する好ましい実施例を示す。

このブロックは、符号２，４，５で示す３つの入力を包
含しており、これらの入力は、実際、外部の始動停止制
御が、第４図に示すようなダイオードによって切換えら
れる正または負の電位を適用することによって単一端子
Ｍを通してなされると仮定すれば、２つ、すなわち２と
Ｍとに減じられる。

このブロックは、また、出力端子１，３をも有する。

入力Ｍは、外部回路（図示せず）に接続されており、こ
の外部回路は、本発明による装置の係合、離脱を許すよ
うなものである。

入力２は、差動増巾器の出力に接続されており、この差
動増巾器は、過負荷の表示（低レベル信号で示される）
を与えることができる。

出力１は、差動増巾器Ａの外部制御端子ａに接続されて
おり、出力端子３は、トランジスタＴ２のベースに接続
されている。

第３図に示す実施例において、増巾器として作動する２
つのトランジスタＴ３．Ｔ４が追加されている。

トランジスタＴ３は、差動増巾器Ａの出力電流を増巾し
てそれをトランジスタＴ１のベースに与えるように作用
する。

この目的のために、トランジスタＴ３のベースは、差動
増巾器Ａの出力に接続されており、そのエミッタおよび
コレクタは、それぞれ、一般配電線およびトランジスタ
Ｔ１のベースに接続されている。

トランジスタＴ４は、トランジスタＴ２に与えられるベ
ース電流を増巾するように作用する。

このトランジスタＴ４のベースは、制御ブロックＣの出
力端子３に接続されており、そのエミッタおよびコレク
タは、それぞれ、一般配電線およびトランジスタＴ２の
ベースに接続されている。

制御ブロックＣの作動様式を以下に第４図を参照しなが
ら説明するが、このブロックは、２つのフリップフロッ
プＦ１．Ｆ２．２つの遅延回路ｄ１゜ｄ２、ＯＲ回路お
よび時間回路ｔを本質的に持っている。

係合の指令は、ダイオードＤ１によって端子Ｓに伝達さ
れてフリップフロップＦ１を励磁状態にする正パルスの
形態で端子Ｍに与えられる。

フリップフロップ（高レベルを有する）の出力信号は、
一方で、トランジスタＴ４のベースに接続された端子３
に送られてトランジスタＴ２を導電状態にし、それを飽
和させ、他方で、中間遅延回路ｄ１を通してロッカスイ
ッチＦ２を励磁状態に置く端子Ｓに送られる。

遅延回路は、トランジスタＴ２の出力信号の増大時間よ
りもやや大きい遅れを与える。

フリップフロップＦ２の出力信号（高レベルを有する）
は、制御回路Ｃの出力端子１に現われ、差動増巾器Ａの
制御端子ａに与え、この増巾器は、トランジスタＴ３に
高レベルの信号を与えてトランジスタＴ１を飽和させる
。

このようにして、本発明による装置は、附勢されて過負
荷が生じた場合に上述の要領で電流を制限する準備が整
う。

この装置の消勢は、２つの方法で行い得る。

すなわち、端子Ｍへ負のパルスを与える外部信号になる
か、あるいは比較的長い時間にわたる過負荷状態によっ
て行い得る。

端子Ｍへの負パルスの附与（このパルスはダイオードＤ
２によって伝えられる）により、高レベルの信号がＯＲ
ゲートの出力に現われ、一方、この信号は、入力Ｒに伝
えられてフリップフロップＦ２を静止状態にして差動増
巾器Ａに通じる端子１に低レベルの阻止信号を与える。

次に、差動増巾器Ａは、トランジスタＴ３を阻止し、そ
れによってトランジスタＴ１を阻止する低レベルの信号
を与える。

ＯＲ回路の出力信号は、入力Ｒに、中間遅延回路ｄ２を
通して送られてフリップフロップＦ□を静止状態にする
。

この遅延回路は、出力信号Ｔ１の遅延時間よりもやや大
きい遅れを与える。

次に、静止状態にあるフリップフロップの低レベル出力
信号は、中間トランジスタＴ４を介してトランジスタＴ
２を阻止する。

本発明による装置の消勢は、また、長い期間にわたる過
負荷（電流を遮断する必要がある）によっても行い得る
。

この目的のために、微分増巾器Ａの出力信号は、時間回
路ｔを通してＯＲ回路に与えられる。

回路ｔによって与えられる遅延時間は、２，３秒のもの
である。

過負荷が差動増巾器の低レベル出力信号として現われ、
その時間が２゜３秒より長い場合には、遅延回路は、過
負荷を示している信号をＯＲ回路の第２入力端子に伝え
、次に上述要領で装置を消勢させる高レベルの信号を与
える。

本発明の原理的利点は、過負荷が長汀いた状態でまたは
外部指令によって、継電器等の可動部品を用いることな
く自動的に電流を制限し、その供給を中断することがで
きることにある。

一方、供給電位の増大または負荷インピーダンスの低下
を原因として余剰エネルギを吸収する簡単な抵抗を用い
ることは、トランジスタが非常に高い動力に耐える必要
がなく、従って安価であることを意味する。

【図面の簡単な説明】

第１図は、本発明による方法の原理を説明する。 ダイアグラム、第２図は、第１図の回路における２つの
トランジスタのエミッタ電流の変化を示すグラフ、第３
図は、本発明による装置の好ましい実施例を示す図、第
４図は、外部制御ブロックの回路図である。 ■ｏ、■３−・・・・・電位、Ｚ・・・・・・インピー
ダンス、Ｔ１．Ｔ２・・・・・・トランジスタ、Ｒ１，
Ｒ２・・・・・・抵抗、Ａ・・・・・・差動増巾器。

Claims (1)

1. 【特許請求の範囲】 １一般の配電線から可変インピーダンスに連続的に供給
   する電流を制限する装置であって、前記配電線と給電さ
   れるべきインピーダンスとの間に次の構成要素、すなわ
   ち、コレクタＨエミッタ回路が並列に接続されている少
   なくとも２つのトランジスタを包含する回路に直列に接
   続された低抵抗器と、この低抵抗器の端子間電圧および
   定電圧を受ける差動増幅器を包含し正規作動時には飽和
   状態にあり、また過負荷時には不飽和状態にあるように
   前記トランジスタのうち少なくとも第１のものを制御す
   る装置と、前記トランジスタの第２のものと直列に接続
   された高抵抗器と、正規の作動時および一時的な過負荷
   時に飽和状態になるように前記第２のトランジスタを制
   御する装置とを包含し、この第２のトランジスタを制御
   する装置が、長い過負荷を検出するための時間回路と、
   外部から入切を制御する共通入力端子と、前記差動増幅
   器の出力に接続された入力端子と、前記第２のトランジ
   スタの入力に接続された第１の出力端子と、前記差動増
   幅器の制御端子に接続された第２の出力端子とを包含す
   る外部制御回路を包含し、それによって第２のトランジ
   スタをそれぞれ外部制御信号および長い過負荷に応じて
   閉塞するようにしたことを特徴とする装置。 ２ 増幅器として機能する第３のトランジスタカ入前記
   第１トランジスタの入力に接続されており、この第３ト
   ランジスタのベース、コレクタおよびエミッタが、それ
   ぞれ、差動増幅器の出力、前記第１トランジスタのベー
   スおよび前記配電線に接続されていることを特徴とする
   特許請求のｍ第１項記載の装置。 ３ 第４のトランジスタが前記第２トランジスタの入力
   に接続されており、この第４トランジスタのベース、コ
   レクタおよびエミッタがそれぞれ前記制御回路の第１出
   力端子、前記第２トランジスタのベースおよび前記配電
   線に接続されていることを特徴とする特許請求の範囲第
   １項記載の装置。