JPH09181571A - Ａ／ｄ変換回路および可変容量回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＣ化が容易な可変容量回路およびこれに用
いられるＡ／Ｄ変換回路を提供する。 【解決手段】 複数の容量１１〜１４と、これら複数の
容量１１〜１４を用いた総合容量の値を変更するための
複数のスイッチＳＷ１〜ＳＷ４と、入力制御電流ＩＣＮ
Ｔの値に基づいて、複数のスイッチのそれぞれのオン・
オフ状態を制御して、前記総合容量の値を決め、同調周
波数を決定するスイッチ制御回路とからなる。このスイ
ッチ制御回路が、入力制御電流ＩＣＮＴをＡ／Ｄ変換す
るＡ／Ｄ変換回路１５で構成される。このＡ／Ｄ変換回
路１５の各ビット出力により、複数のスイッチＳＷ１〜
ＳＷ４のそれぞれをオン・オフ制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばＡＭラジ
オ受信機の高周波増幅回路の同調回路に適用して好適な
可変容量回路およびこの可変容量回路を構成するのに適
するＡ／Ｄ変換回路に関する。

【０００２】

【従来の技術】スーパーヘテロダイン型のＡＭラジオ受
信機の構成は、図１４に示すようなものである。

【０００３】すなわち、アンテナ１でＡＭ放送電波を受
信して得た微弱な信号は高周波増幅回路２で増幅され、
この増幅された信号がミキサ回路４で、局部発振回路３
からの局部発振信号と混合されて中間周波信号に周波数
変換される。ミキサ回路４の出力には、中間周波信号以
外の信号成分も含まれるため、ミキサ回路４の出力は中
間周波フィルタ５に供給されて、中間周波信号のみが取
り出される。

【０００４】この中間周波信号は中間周波増幅回路６で
増幅される。そして、増幅された中間周波信号がＡＭ検
波回路７で検波されて音声信号が復調され、音声増幅回
路８を通じてスピーカ９に供給される。

【０００５】中間周波数は固定の値であり、受信周波数
は局部発振周波数の値を変えることで決定される。この
ため、局部発振回路３には、同調周波数の変えられる同
調回路が設けられる。また、高周波増幅回路２の入力部
には、雑音指数の改善と妨害特性の改善のため同調回路
２Ｔが設けられる。したがって、高周波増幅回路２の同
調周波数と、局部発振回路３の同調周波数の差が中間周
波数になる。この中間周波数が前述の固定値になるよう
に、高周波増幅回路２の同調周波数と、局部発振回路３
の同調周波数とは、連動して変えられて、受信周波数が
変えられる。

【０００６】このように中間周波数が前述の固定値にな
るように、高周波増幅回路２の同調周波数と、局部発振
回路３の同調周波数とを連動して変えることをトラッキ
ングという。そして、トラッキングのために、どのよう
にして同調周波数を変えるかが、チューニング方式であ
る。

【０００７】ラジオ受信機のチューニング方式には、ア
ナログ方式とデジタル方式とがある。アナログチューニ
ング方式は、同調回路にバリアブルコンデンサ（以下、
バリコンという）を使用したもので、チューニングつま
みを回すことにより、高周波増幅回路の同調周波数と局
部発振回路の同調周波数とを連続的に可変させて、希望
する受信周波数を選択する。

【０００８】デジタルチューニング方式は、高周波増幅
回路２の同調回路をバーアンテナと可変容量ダイオード
（バリキャップ）とで構成し、局部発振回路３の発振器
の同調回路をコイルと可変容量ダイオードとにより構成
する。そして、局部発振回路３をＰＬＬの構成として、
その発振器を可変周波数発振回路（以下ＶＣＯという）
とし、このＶＣＯに供給する制御電圧ＶＣを、ＰＬＬを
構成する可変分周器の分周比Ｎを変えることで変える。
この制御電圧ＶＣにより、局部発振周波数および高周波
同調周波数を変え、例えばＡＭ放送のラジオ受信機であ
れば、９ｋＨｚあるいは１０ｋＨｚおきに離散的に受信
周波数を変え、希望する放送周波数を選択する。前記分
周比Ｎは、例えばマイクロコンピュータから与えられ
る。

【０００９】このデジタルチューニング方式の場合、希
望する放送局の受信周波数をミキサ回路４で中間周波数
に変換するための局部発振周波数を得るための分周比Ｎ
を、例えばボタンに対応してメモリにプリセットしてお
くことにより、当該ボタンを押すだけで、希望する受信
周波数の放送を選局することができ、アナログ方式のよ
うなチューニングつまみによる微調整を必要としないの
で、使い勝手が良いという特徴がある。また、デジタル
チューニング方式のラジオ受信機は、ＩＣ化も容易にな
るというメリットがある。

【００１０】このため、ラジオ受信機の分野において
は、アナログチューニング方式から、デジタルチューニ
ング方式へとチューニング方式は変化してきている。

【００１１】図１５は、従来のデジタルチューニング方
式のＡＭラジオ受信機におけるトラッキングを説明する
ための図で、図１４のアンテナ１〜ミキサ回路４の部分
を示す図である。

【００１２】すなわち、図１５において、コイル１Ｌは
バーアンテナ１を示している。高周波増幅回路２は、増
幅器２Ａと、同調回路を構成するバーアンテナとしての
コイル１Ｌおよび可変容量ダイオード２Ｃとからなって
いる。また、局部発振回路３は、発振器３Ａと、この発
振器３Ａの同調回路を構成するコイル３Ｌおよび可変容
量ダイオード３Ｃとからなっている。

【００１３】そして、制御電圧ＶＣが、抵抗２Ｒを介し
て可変容量ダイオード２Ｃに印加されると共に、抵抗３
Ｒを介して可変容量ダイオード３Ｃに印加されることに
より、高周波増幅回路２の同調周波数と、局部発振周波
数とが連動して変わるようにされている。

【００１４】そして、前述したように、高周波増幅回路
２の増幅器２Ａの出力信号と、局部発振回路３からの局
部発振信号とが、ミキサ回路４に供給されて、中間周波
信号に周波数変換される。

【００１５】

【発明が解決しようとする課題】ところで、ＡＭラジオ
受信機の図１４の回路構成をＩＣ化する場合、上述した
高周波増幅回路２の同調回路および局部発振回路３の発
振器３Ａの同調回路を構成する可変容量ダイオード２
Ｃ、３Ｃ、コイル２Ｌ、３Ｌ、抵抗Ｒ２、Ｒ３等は、Ｉ
Ｃの外付け部品となる。

【００１６】また、可変容量ダイオードに供給する制御
電圧は比較的大きい電圧であるため、この可変容量ダイ
オードに印加する制御電圧を作り出すために電圧昇圧回
路を必要としていた。

【００１７】このように、従来の回路は、ＩＣ化したと
きに、外付け部品点数が多く、特に、可変容量ダイオー
ドは高価であり、また、電圧昇圧回路を必要とするた
め、アナログチューニング方式に比べ、製造コストが高
くなってしまうという問題があった。

【００１８】また、制御電圧ＶＣをＩＣに外付けの抵抗
Ｒ２およびＲ３を通じて高周波増幅回路２の同調回路お
よび局部発振回路の発振器の同調回路に供給するため、
ＩＣに同調周波数の制御端子が２個必要になる。そし
て、同調周波数を連動して変えるようにするために、製
造時に、いわゆるトラッキング調整が必要になるが、高
周波増幅回路２の同調回路と、局部発振回路の発振器の
同調回路とで、それぞれ独立して調整を行う必要があ
り、調整が厄介であるという問題もあった。

【００１９】以上の問題を解決するためには、高周波同
調回路として、可変容量ダイオードを用いず、ＩＣ化が
容易な構成とする必要がある。

【００２０】この発明は、以上の点にかんがみ、高周波
同調回路として好適であり、ＩＣ化が容易な可変容量回
路およびこの可変容量回路を構成するために好適なＡ／
Ｄ変換回路を提供することを目的としている。

【００２１】

【課題を解決するための手段】上記課題を解決するた
め、この発明においては、複数の容量と、これら複数の
容量を用いた総合容量の値を変更するための複数のスイ
ッチと、入力制御電流の値に基づいて、前記複数のスイ
ッチのそれぞれのオン・オフ状態を制御して、前記総合
容量の値を決め、同調周波数を決定するためのスイッチ
制御回路とを備え、前記スイッチ回路が、前記入力制御
電流をＡ／Ｄ変換するＡ／Ｄ変換回路で構成され、この
Ａ／Ｄ変換回路の各ビット出力により、前記複数のスイ
ッチのそれぞれをオン・オフ制御するようにした可変容
量回路を提供することを特徴とする。

【００２２】そして、特に、前記のＡ／Ｄ変換回路とし
て、入力電流をＡ／Ｄ変換するＡ／Ｄ変換回路であっ
て、ビット数分の基準電流源と、ビット数分の比較回路
と、最下位ビットを除く各ビットごとに設けられ、前記
入力電流あるいは１ビット上位における後記絶対値回路
の出力との差分を得る減算回路と、最下位ビットを除く
各ビットごとに設けられ、前記減算回路の結果を絶対値
化する絶対値回路と、最上位ビットを除く各ビットごと
に設けられ、前記各ビットの比較回路の出力と、そのビ
ットよりも１ビット上位のビットの比較回路の出力とを
入力とするイクスクルーシブオア回路とを備えるものを
使用するとＩＣ化が容易である。

【００２３】上述の構成の、この発明による可変容量回
路においては、複数の容量の総合容量を、Ａ／Ｄ変換回
路のビット出力によるスイッチ制御により、変えること
ができる。

【００２４】

【発明の実施の形態】以下、この発明による可変容量回
路およびＡ／Ｄ変換回路を、ＡＭラジオ受信機の高周波
増幅回路の同調回路に適用した場合の一実施の形態につ
いて、図を参照しながら説明する。

【００２５】図１は、図１５と同様に、この実施の形態
のＡＭラジオ受信機の高周波増幅回路１０からミキサ回
路４０までの部分のブロック図を示すもので、バーアン
テナを構成しているコイル１０Ｌおよび局部発振回路２
０の同調回路を構成するインダクタンス（コイル）２０
Ｌを除き、すべてＩＣ内に構成されているものである。

【００２６】この実施の形態においては、高周波増幅回
路１０は、増幅器１０Ａと、バーアンテナのコイル１０
Ｌと共に同調回路を構成する可変容量回路１０Ｃとから
なる。この可変容量回路１０Ｃは、複数個、この例では
４個の容量１１，１２，１３，１４と、これら４個の容
量１１〜１４のそれぞれを、コイル１０Ｌに対して並列
に接続するか否かを切り換え制御するスイッチＳＷ１，
ＳＷ２，ＳＷ３，ＳＷ４と、これらスイッチＳＷ１〜Ｓ
Ｗ４のオン・オフを制御する制御信号を構成するスイッ
チ制御回路としてのＡ／Ｄ変換回路１５とからなる。

【００２７】そして、端子３０Ｔを通じてトラッキング
用の制御電圧ＶＣＮＴが、このＩＣに入力され、電圧電
流変換回路３０により電流ＩＣＮＴに変換される。そし
て、この電流ＩＣＮＴがスイッチ制御回路としてのＡ／
Ｄ変換回路１５でＡ／Ｄ変換され、この回路１５から、
この電流ＩＣＮＴの値に対応した４ビットのデジタル出
力Ｂ３，Ｂ２，Ｂ１，Ｂ０が得られる。そして、これら
４ビットのデジタル出力Ｂ３〜Ｂ０のそれぞれにより、
スイッチＳＷ１〜ＳＷ３がオン・オフ制御される。

【００２８】また、局部発振回路２０は、この実施の形
態では、自乗掛け算回路２１と、容量可変回路２２と、
コイル２０Ｌを同調回路に含む発振器２３とからなり、
可変容量ダイオードを用いない構成とされている。

【００２９】自乗掛け算回路２１は、電圧電流変換回路
３０からの前記制御電圧ＶＣＮＴが変換された電流ＩＣ
ＮＴを受けて、この電流ＩＣＮＴを自乗する。容量可変
回路２２は、後で詳述するように、この自乗掛け算回路
２１からの電流に応じて増幅度ｇｍが変化する差動増幅
器と抵抗および容量とにより構成される。発振器２３
は、この容量可変回路２２からなる可変容量とコイル２
０Ｌとで同調回路を構成する。

【００３０】なお、端子３０Ｔを通じて入力される制御
電圧ＶＣＮＴは、前述もしたように、図１のＩＣに対し
て外付けとされ、発振器２３をその一部に含むＰＬＬに
おいて生成される。すなわち、発振器２３からの局部発
振信号を可変分周器により分周した周波数信号と、基準
発振器からの基準周波数信号とを位相比較し、その比較
出力をローパスフィルタにより積分して前記制御電圧Ｖ
ＣＮＴを得る。

【００３１】以上のように、高周波増幅回路１０および
局部発振回路２０は可変容量ダイオードを使用しない構
成とされている。

【００３２】前述したように、高周波増幅回路１０、局
部発振回路２０および電圧電流変換回路３０は、ＩＣ化
されている。

【００３３】図２は電圧電流変換回路３０の部分、図３
は局部発振回路２０の部分のＩＣ化回路の具体例を示
し、図２の記号＃１〜＃５と、図３の記号＃１〜＃５の
部分が重なるものである。

【００３４】まず、図２の電圧電流変換回路３０につい
て説明する。この電圧電流変換回路３０は、トランジス
タＰ４〜Ｐ１５と、トランジスタＱ１１，Ｑ１２と、抵
抗Ｒ３〜Ｒ６とからなる。トランジスタＱ１１，Ｑ１２
および電流源Ｉ４は差動増幅器を構成し、トランジスタ
Ｐ６のベースとトランジスタＰ１１のベースは、この差
動増幅器の入力端に相当する。

【００３５】なお、トランジスタＰ１２、Ｑ１３、抵抗
Ｒ７および直流電圧源Ｅ１は、電圧電流変換回路３０の
バイアス電流を生成する回路である。

【００３６】そして、端子３０Ｔを通じて制御電圧ＶＣ
ＮＴが電圧電流変換回路３０に入力される。端子３０Ｔ
は、抵抗Ｒ５，Ｒ６の直列接続を通じて接地されてお
り、抵抗Ｒ５，Ｒ６の接続中点がトランジスタＰ１１の
ベースに接続されている。すなわち、差動増幅器の一方
の入力端であるトランジスタＰ１１のベースには、制御
電圧ＶＣＮＴを抵抗Ｒ５，Ｒ６で分圧した電圧が印加さ
れる。

【００３７】差動増幅器においては、トランジスタＱ１
２のコレクタから出力電流が取り出されるが、このトラ
ンジスタＱ１２のコレクタは、トランジスタＰ５のベー
スに接続されているので、トランジスタＰ５には、トラ
ンジスタＱ１２に流れる電流に応じた電流が流れる。こ
のトランジスタＰ５を流れる電流が、電圧電流変換回路
３０の出力電流ＩＣＮＴである。

【００３８】この場合、このトランジスタＱ１２に流れ
る出力電流は、この差動増幅器の負入力側に帰還されて
おり、これにより、トランジスタＱ１１，Ｑ１２のベー
ス電位は、同電位になり、入力トランジスタＰ１１，Ｐ
６のベース電位も同電位になるように働く。

【００３９】そして、トランジスタＰ５のエミッタ側に
は、トランジスタＰ４を介して抵抗Ｒ３が接続されてい
るので、出力電流ＩＣＮＴは、 ＩＣＮＴ＝ＶＣＮＴ×Ｒ５／｛（Ｒ５＋Ｒ６）Ｒ３｝ ＝Ｋｒ・ＶＣＮＴ …（１） となる。すなわち、出力電流ＩＣＮＴは、入力制御電圧
ＶＣＮＴを抵抗で割った値となり、入力制御電圧ＶＣＮ
Ｔに比例する。（１）式のＫｒは比例定数である。

【００４０】この出力電流ＩＣＮＴは、トランジスタＰ
５とカレントミラーの関係のトランジスタＰ１３および
トランジスタＰ１４，Ｐ１５を介してスイッチ制御回路
としてのＡ／Ｄ変換器１５に供給される。

【００４１】また、出力電流ＩＣＮＴは、トランジスタ
Ｐ５とカレントミラーの関係を有し、エミッタ面積が標
準トランジスタＰ５の５倍のトランジスタＰ３（図３）
により、５倍の電流値にされ、図３に示す、自乗掛け算
回路２１に供給される。

【００４２】なお、この明細書における具体回路図にお
いて、トランジスタのエミッタ側に記載した数値は、標
準トランジスタに対するエミッタ面積比をそれぞれ示し
ているおり、数値がないトランジスタは面積比が１であ
る標準トランジスタを示している。

【００４３】自乗掛け算回路２１は、トランジスタＱ７
〜Ｑ１０により構成される。トランジスタＱ７は、容量
可変回路２２を構成する差動増幅器の電流源を構成す
る。そして、電圧源Ｅ１（図２参照）からの電圧がトラ
ンジスタＱ８のコレクタに印加される。このトランジス
タＱ８のエミッタは、電流源Ｉ２を通じて接地されると
共に、トランジスタＱ７のベースに接続されている。ま
た、トランジスタＱ８のベースは、トランジスタＱ９の
ベースに接続されると共に、電流源Ｉ３を通じて接地さ
れている。トランジスタＱ９は、ダイオード接続され、
トランジスタＰ３のエミッタ側に設けられている。ま
た、トランジスタＱ１０もダイオード接続されており、
トランジスタＱ９と接地間に設けられる。トランジスタ
Ｑ１０のベースは、図２のトランジスタＰ４に接続され
ている。

【００４４】この自乗掛け算回路２１においては、入力
された電流ＩＣＮＴの５倍の電流値の電流ＩＣＮＴ５が
自乗されて、トランジスタＱ７を流れる出力電流ＩSQと
されるものである。

【００４５】自乗掛け算回路２１の入力電流ＩＣＮＴ５
と、出力電流ＩＳＱとの関係は、 ＶBE7 ；トランジスタＱ７のベース・エミッタ間電圧 ＩC7 ；トランジスタＱ７のコレクタ電流 ＶBE8 ；トランジスタＱ８のベース・エミッタ間電圧 ＩC8 ；トランジスタＱ８のコレクタ電流 ＶBE9 ；トランジスタＱ９のベース・エミッタ間電圧 ＩC9 ；トランジスタＱ９のコレクタ電流 ＶBE10；トランジスタＱ１０のベース・エミッタ間電圧 ＩC10 ；トランジスタＱ１０９のコレクタ電流 Ｉｓ ；飽和電流 Ｉin ；電流ＩＣＮＴの５倍の入力電流 ＶT ；ｋＴ／ｑで表され、常温では２６ｍＶである。
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷量である とすると、以下の式で表される。

【００４６】すなわち、 ＶBE9 ＋ＶBE10＝ＶBE7 ＋ＶBE8 ＶT ｌｎ（ＩC9／５Ｉｓ）＋ＶT ｌｎ（ＩC10 ／５Ｉｓ） ＝ＶT ｌｎ（ＩC7／５Ｉｓ）＋ＶT ｌｎ（ＩC8／Ｉｓ） ＶT ｌｎ（ＩC9・ＩC10 ／５Ｉｓ・５Ｉｓ） ＝ＶT ｌｎ（ＩC7・ＩC8／５Ｉｓ・Ｉｓ） ＩC9・ＩC10 ／５Ｉｓ・５Ｉｓ＝ＩC7・ＩC8／５Ｉｓ・Ｉｓ ＩC7＝ＩC9・ＩC10 ／５ＩC8 …（２） となる。

【００４７】ここで、 ＩC9＝ＩC10 ＝Ｉin ＩC8＝一定 ＩC7＝ＩSQ であるので、（２）式は、ＩC8＝Ｋｉとすれば、 ＩSQ＝Ｉin² ／Ｋｉ ＝（Ｋｒ² ／Ｋｉ）・ＶＣＮＴ …（３） となり、電流ＩSQは、入力制御電圧ＶＣＮＴの自乗に比
例した値となる。

【００４８】次に、可変容量回路２２は、トランジスタ
Ｑ５，Ｑ６，Ｐ１，Ｐ２，抵抗Ｒ２，容量Ｃ１および電
流源としてのトランジスタＱ７により構成されている。
トランジスタＱ５，Ｑ６は差動増幅器を構成する。

【００４９】この可変容量回路２２の原理的動作は、あ
る容量を流れる電流を増幅して元の電流と加算するもの
であって、前記差動増幅器の増幅率を制御することによ
り、等価的に容量値を変えようとするものである。この
可変容量回路２２は、等価的に、図４に示すような回路
で説明できる。

【００５０】すなわち、図４において、容量Ｃ１を流れ
る電流ＩＲを抵抗で電圧ＶＲに変換し、この電圧ＶＲを
任意の増幅率（ｇｍ）を持つ差動増幅器にて電流ＩＭに
変換した後、元の電流ＩＲと加算した電流ＩCIR を得
る。したがって、この回路のインピーダンス（容量値Ｚ
CIR ）は、増幅率ｇｍを変えることで任意の値に制御す
ることができる。

【００５１】可変容量回路２２のインピーダンスＺCIR
は、ＶCIR をその出力電圧とすれば、 ＩCIR ＝ＩＭ＋ＩＲ＝ｇｍ・ＶＲ＋ＶＲ／Ｒ２ ＶCIR ＝ＶＲ＋（１／ｊωＣ１）・ＶＲ／Ｒ２ であるので、 ＺCIR ＝ＶCIR ／ＩCIR ＝｛１＋（１／ｊωＣ１）・１／Ｒ２｝／（ｇｍ＋１／Ｒ２） ＝（Ｒ２＋１／ｊωＣ１）／ｇｍ・Ｒ２＋１ ここで、Ｒ２≦１／ｊωＣ１とすれば、 ＺCIR ≒１／｛ｊωＣ１（ｇｍ・Ｒ２＋１）｝ となる。

【００５２】差動増幅器の増幅率ｇｍは、この差動増幅
器のバイアス電流であるトランジスタＱ７を流れる電流
ＩSQの値に応じたものとなり、 ｇｍ＝ＩSQ／２ＶT であるので、この例の可変容量回路２２のインピーダン
スＺCIR （容量値）は、この差動増幅器のバイアス電流
ＩSQにより制御される。バイアス電流ＩSQは、制御電圧
ＶＣＮＴに比例するので、可変容量回路２２のインピー
ダンスＺCIR （容量値）は、制御電圧ＶＣＮＴに比例す
るものとなる。

【００５３】次に、発振回路２３は、トランジスタＱ
２、Ｑ４により構成されており、コイルＬ１（ＩＣに対
して外付け）と、前記インピーダンスＺCIR との共振周
波数で発振する。この発振回路２３の発振周波数ＦOSC
は、

【００５４】

【数１】 となり、入力制御電圧ＶＣＮＴが電流変換された電流Ｉ
ＣＮＴに応じたものとなる。

【００５５】上述のように構成した、この実施の形態に
おいては、自乗掛け算回路２１を使用したことにより、
制御電流ＩＣＮＴの変化量と発振周波数の変化量との比
を、ほぼ一定とすることができる。図５は、発振周波数
ＦOSC と、制御電流ＩＣＮＴとの関係を実験により求め
たもので、曲線２４は、この実施の形態の場合の自乗掛
け算回路２１を用いた場合を示しており、曲線２５は、
自乗掛け算回路２１を用いなかった場合を示している。

【００５６】ここで、発振周波数の変化量ΔＦと制御電
流の変化量ΔＩとの比をＭ＝ΔＦ／ΔＩとし、例えばＩ
ＣＮＴ＝４０μＡの時の比ＭをＭ１、ＩＣＮＴ＝１００
μＡの時の比ＭをＭ２とすると、自乗掛け算回路２１を
用いなかったときには、 Ｍ１＝−１２×１０⁹ Ｈｚ／Ａ Ｍ２＝−２．５×１０⁹ Ｈｚ／Ａ Ｍ１／Ｍ２＝４．８ となり、一方、自乗掛け算回路２１を用いたときには、 Ｍ１＝−６．５×１０⁹ Ｈｚ／Ａ Ｍ２＝−５×１０⁹ Ｈｚ／Ａ Ｍ１／Ｍ２＝１．３ となる。すなわち、自乗掛け算回路２１を用いることに
より、発振回路２１の発振周波数の変化量と、制御電流
ＩＣＮＴの変化量との比の変動を少なくすることができ
る。

【００５７】以上のようにして、この実施の形態の局部
発振回路２０は、可変容量ダイオードを用いずに構成す
ることができる。

【００５８】次に、ＩＣ化された高周波増幅回路１０の
具体回路例について説明する。

【００５９】図６は、Ａ／Ｄ変換回路１５の基本構成を
説明するためのブロック図である。実際のＡ／Ｄ変換回
路は、制御電圧ＶＣＮＴが電流ＩＣＮＴに変換されて入
力され、電流動作を行うものであるが、この図６では、
便宜上、電圧動作として説明する。

【００６０】この図６のＡ／Ｄ変換回路は、４ビットの
出力Ｂ３〜Ｂ０を得る場合の例であり、４個の基準電圧
源５３、５２、５１、５０と、４個の比較回路６３、６
２、６１、６０と、減算回路７３、７２、７１と、絶対
値回路８３、８２、８１と、イクスクルーシブオア回路
９２、９１、９０とからなる。

【００６１】入力電圧Ｖin（この例の場合には、制御電
圧ＶＣＮＴ）の変化範囲が０〜Ｖmxとしたとき、 基準電圧源５３の電圧値Ｖref3＝Ｖmx／２ 基準電圧源５２の電圧値Ｖref2＝Ｖmx／４ 基準電圧源５１の電圧値Ｖref1＝Ｖmx／８ 基準電圧源５０の電圧値Ｖref0＝Ｖmx／１６ に設定される。

【００６２】そして、入力電圧Ｖinと基準電圧源５３の
電圧値Ｖref3とが比較回路６３で比較され、Ｖin＞Ｖre
f3のときには、その比較結果として、このＡ／Ｄ変換回
路のＭＳＢ（最上位ビット）出力Ｂ３が、ハイレベル、
すなわち、「１」となり、Ｖin＜Ｖref3のときには、そ
の比較結果として、このＡ／Ｄ変換回路のＭＳＢ（最上
位ビット）出力Ｂ３が、ローレベル、すなわち、「０」
となる。

【００６３】減算回路７３では、入力電圧Ｖinと基準電
圧源５３の電圧値Ｖref3との差分ΔＶ３が求められ、絶
対値回路８３で、この差分ΔＶ３の絶対値が求められ
る。そして、この絶対値回路８３の出力OUT2と、基準電
圧源５２の電圧値Ｖref2とが比較回路６２で比較され、
OUT2＞Ｖref2のときには、その比較出力は「１」とな
り、OUT2＜Ｖref2のときには、その比較出力は「０」と
なる。

【００６４】そして、この比較回路６２の出力信号と、
比較回路６１の出力信号とがイクスクルーシブオア回路
９２に供給され、このイクスクルーシブオア回路９２か
らは、このＡ／Ｄ変換回路の最上位から２ビット目の出
力Ｂ２が、得られる。

【００６５】また、減算回路７２では、絶対値回路８３
からの信号OUT2と基準電圧源５２の電圧値Ｖref2との差
分ΔＶ２が求められ、絶対値回路８２で、この差分ΔＶ
２の絶対値が求められる。そして、絶対値回路８３の出
力OUT1と、基準電圧源５１の電圧値Ｖref1とが比較回路
６１で比較され、OUT1＞Ｖref1のときには、その比較出
力は「１」となり、OUT1＜Ｖref1のときには、その比較
出力は「０」となる。

【００６６】そして、この比較回路６１の出力信号と、
イクスクルーシブオア回路９２の出力信号とがイクスク
ルーシブオア回路９１に供給され、イクスクルーシブオ
ア回路９１からは、このＡ／Ｄ変換回路の最上位から３
ビット目の出力Ｂ１が、得られる。

【００６７】さらに、減算回路７１では、絶対値回路８
２からの信号OUT1と基準電圧源５１の電圧値Ｖref1との
差分ΔＶ１が求められ、絶対値回路８１で、この差分Δ
Ｖ１の絶対値が求められる。そして、絶対値回路８３の
出力OUT0と、基準電圧源５０の電圧値Ｖref0とが比較回
路６０で比較され、OUT0＞Ｖref0のときには、その比較
出力は「１」となり、OUT0＜Ｖref0のときには、その比
較出力は「０」となる。

【００６８】そして、この比較回路６０の出力信号と、
イクスクルーシブオア回路９１の出力信号とがイクスク
ルーシブオア回路９０に供給され、イクスクルーシブオ
ア回路９０からは、このＡ／Ｄ変換回路の最下位ビット
の出力Ｂ０が、得られる。

【００６９】以上のようにして、入力制御電圧ＶＣＮＴ
をＡ／Ｄ変換したデジタル出力Ｂ３〜Ｂ０が得られる。

【００７０】このＡ／Ｄ変換回路の実際的な回路例の一
部を、図７〜図１０に示す。この図７〜図１０に示す回
路は、ビット出力Ｂ３，Ｂ２を生成する回路部分を示す
もので、電流動作を行うものである。

【００７１】図７は、図６の比較回路６３、減算回路７
３、絶対値回路８３の部分を示すものである。図８は、
図６のイクスクルーシブオア回路９２、比較回路６２、
減算回路７２および絶対値回路８２の部分を示すもので
ある。図９は、上記の各回路をバイアスするための電圧
レギュレータ回路と、入力制御電流ＩＣＮＴとの比較用
の基準電流源Ｉref3，Ｉref2（図６の基準電圧Ｖref3，
Ｖref2に対応）の生成回路の部分である。さらに、図１
０は、ビット出力Ｂ３およびＢ２により、切り換え制御
されるスイッチＳＷ１，ＳＷ２および容量１１，１２の
部分を示している。

【００７２】なお、図７〜図１０において、＃１０〜＃
２５で示す記号は、これらの回路図の間で実際には接続
されている部分を示すものである。また、各トランジス
タのエミッタ側に記載された小数字は、エミッタ面積比
を示している。

【００７３】この例においては、後述するように、標準
ＰＮＰトランジスタと、標準ＮＰＮトランジスタとを直
列に接続し、それらトランジスタがＢクラス動作をする
ようにすることにより、比較回路、減算回路、絶対値回
路、イクスクルーシブオア回路を簡単な構成で実現でき
るようにしている。また、電流動作を行うようにするこ
とにより、例えば１．５ボルト程度の低電圧でも動作し
得るようにしている。

【００７４】図９において、電圧源１００は、この例で
は、２ボルトの電源電圧Ｖｃｃを発生する。また、電圧
源１０１は、例えば１．２５ボルトの、温度に対して安
定な特性を有するものとされた直流電圧ＶREG を発生す
る。電圧レギュレータ回路は、トランジスタＱ２５，Ｑ
２６からなる差動増幅器を含んで構成されている。

【００７５】トランジスタＱ３８のベースが、直流電圧
ＶREG によりバイアスされているので、このトランジス
タＱ３８はオンであり、トランジスタＰ３８、Ｑ３８お
よび抵抗Ｒ１４を通じて所定の電流が流れる。

【００７６】トランジスタＰ３４は、トランジスタＰ３
８とカレントミラー構成の関係にあるので、このトラン
ジスタＰ３４およびダイオード接続されたトランジスタ
Ｐ３３，Ｑ３４を通じて電流が流れる。このとき、抵抗
Ｒ１１により、トランジスタＰ３３，Ｑ３４を通じて例
えば１μＡの電流が流れるようにされる。

【００７７】トランジスタＱ２５，Ｑ２６により構成さ
れる差動増幅器においては、トランジスタＱ２５のコレ
クタ出力がトランジスタＱ２５のベース側に負帰還され
ているので、これらトランジスタＱ２５，Ｑ２６のベー
ス電位は、同電位となるようにされている。

【００７８】この場合、トランジスタＰ３３のエミッタ
電位を基準として制御がかかり、端子ＶBIASに、トラン
ジスタＰ３３のエミッタ電位に等しい安定化電圧が得ら
れる。この端子ＶBIASに得られる安定な電圧は、図７に
示すように、各回路の電源電圧とされている。

【００７９】この例においては、図７、図８に示すよう
に、標準ＰＮＰトランジスタＰ３５，Ｐ３７，Ｐ３９，
Ｐ６１，Ｐ６３，Ｐ６５と、標準ＮＰＮトランジスタＱ
３５，Ｑ３７，Ｑ３９，Ｑ６３，Ｑ６５，Ｑ６７とが、
それぞれ直列に接続され、これらに、前記の端子ＶBIAS
に得られる安定な電圧によりバイアスされている。

【００８０】そして、この場合、トランジスタＰ３３，
Ｑ３４は、エミッタ面積は標準トランジスタの５倍の面
積なので、例えば、標準トランジスタであるトランジス
タＰ３５，Ｑ３５の直列回路に流れる電流は、０．２μ
Ａとなり、これら標準トランジスタＰ３５，Ｑ３５等の
ペアは、Ｂクラスにバイアスされるものである。

【００８１】また、図９において、トランジスタＱ４
１、抵抗Ｒ１３は、基準電流Ｉref3を得る電流源を構成
し、トランジスタＱ４２、抵抗Ｒ１４は、基準電流Ｉre
f2を得る電流源を構成する。

【００８２】すなわち、電圧源１０１の直流電圧ＶREG
により、抵抗Ｒ１５、ダイオード接続のトランジスタＱ
５１、抵抗Ｒ１６を通じて所定の電流が流れる。トラン
ジスタＱ４１，Ｑ４２は、トランジスタＱ５１とカレン
トミラーの関係にある。そして、この例においては、ト
ランジスタＱ４２のエミッタ面積比が「４」、トランジ
スタＱ４１のエミッタ面積比が「８」であり、トランジ
スタＱ４１には、トランジスタＱ４２の２倍の電流が流
れる。この例では、トランジスタＱ４２には１０μＡの
電流が、トランジスタＱ４１には２０μＡの電流が、そ
れぞれ流れるように構成されている。

【００８３】図７において、減算回路７３は、トランジ
スタＰ２８，Ｐ３８で構成されており、トランジスタＰ
２８に対して、入力制御電流ＩＣＮＴが供給され、トラ
ンジスタＰ３８側は、基準電流Ｉref3の電流源に接続さ
れている。そして、入力制御電流ＩＣＮＴと、基準電流
Ｉref3との差が、両電流の大小関係に応じて、比較回路
６３の一部を構成するトランジスタＰ３５あるいはトラ
ンジスタＱ３５を通じて流れる。

【００８４】比較回路６３は、トランジスタＰ３５，Ｐ
３７，Ｐ３９，Ｑ３５，Ｑ３７，Ｑ３９，Ｐ４９，Ｑ５
８を含んで構成される。また、絶対値回路８３は、トラ
ンジスタＰ４６，Ｐ４８，Ｐ５１，Ｑ５３により構成さ
れる。

【００８５】そして、例えば、入力制御電流ＩＣＮＴ＞
基準電流Ｉref3であるときには、トランジスタＰ３５は
オン、トランジスタＱ３５がオフとなり、このため、ト
ランジスタＰ３７，Ｑ３９がオンとなり、トランジスタ
Ｐ４９がオンとなる。したがって、トランジスタＰ４９
のコレクタ出力として導出されるビット出力Ｂ３は、ハ
イレベル（「１」）となる。

【００８６】また、入力制御電流ＩＣＮＴ＜基準電流Ｉ
ref3であるときには、トランジスタＱ３５がオン、トラ
ンジスタＰ３５はオフとなり、トランジスタＱ３７がオ
ン、トランジスタＱ３９がオフとなるので、トランジス
タＰ４９がオフ、トランジスタＱ５８がオンとなり、ビ
ット出力Ｂ３はローレベル（「０」）となる。

【００８７】そして、入力制御電流ＩＣＮＴ＞基準電流
Ｉref3であるときには、差分の電流ΔＩ３＝ＩＣＮＴ−
Ｉref3は、トランジスタＰ３５，Ｐ２６を流れる。ま
た、入力制御電流ＩＣＮＴ＜基準電流Ｉref3であるとき
には、差分の電流ΔＩ３＝Ｉref3−ＩＣＮＴが、トラン
ジスタＱ３５，Ｑ５３，Ｐ５１，Ｐ４８を通じて流れ
る。したがって、トランジスタＰ４６，Ｐ４８を通じて
流れる電流が加算された電流Ｉout2が次段に流れる。こ
れは、絶対値回路８３の動作となる。

【００８８】トランジスタＰ４６，Ｐ４８のコレクタ
は、基準電流Ｉref2を構成する電流源となるトランジス
タＱ４２（図９）のコレクタに接続されているので、前
記電流Ｉout2と、基準電流Ｉref2との差の電流が、図８
のトランジスタＰ６１，Ｑ６３に流れ込む。これは、減
算回路７２の動作となる。

【００８９】比較回路６２は、比較回路６３と同様の構
成を備え、トランジスタＰ６１，Ｐ６３，Ｐ６５，Ｑ６
３，Ｑ６５，Ｑ６７，Ｐ７６，Ｑ７２を含んで構成さ
れ、また、絶対値回路８２は、絶対値回路８３と同様の
構成を備え、トランジスタＰ７１，Ｐ７４，Ｐ７８，Ｑ
７４により構成される。

【００９０】そして、例えば、電流Ｉout2＞基準電流Ｉ
ref2であるときには、トランジスタＰ６１はオン、トラ
ンジスタＱ６３がオフとなり、このため、トランジスタ
Ｐ６３，Ｑ６７がオンとなり、トランジスタＰ７６がオ
ンとなる。したがって、トランジスタＰ７６のコレクタ
出力として導出される比較出力CMP2は、ハイレベルとな
る。

【００９１】また、電流Ｉout2＜基準電流Ｉref2である
ときには、トランジスタＱ６３がオン、トランジスタＰ
６１はオフとなり、トランジスタＱ６５がオン、トラン
ジスタＱ６７がオフとなるので、トランジスタＰ７６が
オフ、トランジスタＱ７２がオンとなり、比較出力CMP2
は、ローレベル（「０」）となる。

【００９２】この比較出力CMP2と、前記ビット出力Ｂ３
とは、トランジスタＱ５５，Ｑ５６とからなるイクスク
ルーシブオア回路９２に供給され、トランジスタＱ５６
のコレクタ出力として、ビット出力Ｂ２が得られる。

【００９３】以下、比較回路６１、減算回路７１、絶対
値回路８１、イクスクルーシブオア回路９１および比較
回路６０、イクスクルーシブオア回路９０が同様に構成
され、上述したような電流動作により、各ビット出力Ｂ
１，Ｂ０がそれぞれ生成される。

【００９４】なお、図７および図８において、トランジ
スタＰ４１，Ｐ４５，Ｑ４４，Ｑ４５およびトランジス
タＰ６８，Ｐ７０，Ｑ６８，Ｑ７０は、ヒステリシス回
路であり、Ａ／Ｄ変換回路１５の誤動作を防ぐためのも
のである。

【００９５】以上の回路構成における、ビット出力Ｂ
３、比較出力CMP2、ビット出力Ｂ２の関係を表す真理値
表を図１１に示す。

【００９６】図１０は、以上のようにして得られたビッ
ト出力Ｂ３およびビット出力Ｂ２に応じて容量の総合値
を切り替える回路の部分である。他のビット出力Ｂ１，
Ｂ０についても同様に構成されるのは、前述と同様であ
る。

【００９７】図１０の例は、合成総合容量値出力は、２
系統取り出されるように構成されており、端子ＡＲＦＡ
と、端子ＲＦＯＴとのそれぞれから取り出される。いず
れの端子を用いるかは任意である。

【００９８】容量１１ａおよび容量１１ｂのそれぞれ
は、図１の容量１１に対応し、容量１２ａおよび容量１
２ｂのそれぞれは、図１の容量１２に対応している。こ
れら容量は、端子ＡＲＦＡあるいは端子ＲＦＯＴに並列
に接続されており、それぞれ図１のスイッチＳＷ１およ
びスイッチＳＷ２を構成するトランジスタＰsw1a，Ｐsw
1bおよびトランジスタＰsw2a，Ｐsw2bを介して接地され
ている。

【００９９】これらトランジスタＰsw1a，Ｐsw1bおよび
トランジスタＰsw2a，Ｐsw2bは、ダイオード接続されて
おり、これらトランジスタを通じて電流が流れるときに
は、容量と接地間は、交流的に短絡され、電流が流れて
いないときには、開放の状態になる。

【０１００】このスイッチとしてのトランジスタＰsw1
a，Ｐsw1bおよびトランジスタＰsw2a，Ｐsw2bの回路に
要求される性能は、短絡時には、十分にインピーダンス
が低く、開放時には抵抗性、容量性、ともに十分に高い
インピーダンスとなることである。

【０１０１】この例においては、図示のように、トラン
ジスタＰsw1a，Ｐsw1bおよびトランジスタＰsw2a，Ｐsw
2bのエミッタ面積を大きくし（図示の例では、標準トラ
ンジスタの４０倍）、短絡時のインピーダンスを下げる
ように構成している。

【０１０２】また、容量１１ａ〜１２ｂは、ＰＮＰトラ
ンジスタＰsw1a，Ｐsw1bおよびＰＮＰトランジスタＰsw
2a，Ｐsw2bのエミッタと、ＮＰＮトランジスタＱ６０，
Ｑ６４およびＮＰＮトランジスタＱ６９，Ｑ７３のエミ
ッタとの接続点に接続されているため、トランジスタの
コレクタ・サブストレート間容量の影響を受けにくく、
開放時には、十分に高いインピーダンスとなっている。

【０１０３】トランジスタＰsw1a，Ｐsw1bに流れる電流
は、電流源トランジスタＰ５９，Ｐ６６により決定され
る。また、トランジスタＰsw2a，Ｐsw2bに流れる電流
は、電流源トランジスタＰ７３，Ｐ８８により決定され
る。

【０１０４】そして、トランジスタＰsw1a，Ｐsw1bおよ
びＰsw2a，Ｐsw2bに電流を流すか、否かの制御は、それ
ぞれ差動接続の１対のトランジスタ、Ｐ５７とＰ６０、
Ｐ６４とＰ６７、Ｐ７２とＰ７５、Ｐ７９とＰ８１、お
よびダイオード接続のトランジスタＱ６０，Ｑ６４，Ｑ
６９，Ｑ７３とからなる回路により行なわれる。

【０１０５】差動接続の一方のトランジスタＰ５７，Ｐ
６４，Ｐ７２，Ｐ７９のベースは所定値にバイアスされ
ており、他方のトランジスタＰ６０，Ｐ６７のベースに
は、ビット出力Ｂ３が、また、他方のトランジスタＰ７
５，Ｐ８１のベースにはビット出力Ｂ２がそれぞれ供給
されている。

【０１０６】そして、例えば、容量１１ａについて説明
すると、ビット出力Ｂ３がハイレベルとなったときに
は、差動接続のトランジスタＰ５７，Ｐ４０のうちのト
ランジスタＰ４０がオフ、トランジスタＰ５７がオンと
なり、ダイオード接続のトランジスタＱ６０を通じてト
ランジスタＰsw1aに電流が流れるので、容量１１ａと接
地間は短絡状態になる。

【０１０７】また、ビット出力Ｂ３がローレベルになっ
たときには、トランジスタＰ４０がオン、トランジスタ
Ｐ５７がオフとなり、トランジスタＰsw1aには電流は流
れず、容量１１ａは接地に対して開放となる。

【０１０８】容量１１ｂ、また、容量１２ａおよび１２
ｂについてのスイッチ制御もまったく同様にして行わ
れ、ビット出力Ｂ３，Ｂ２の状態に応じて、容量１１
ｂ，容量１２ａおよび容量１２ｂと接地間との短絡、開
放の状態がスイッチ制御される。

【０１０９】こうして、スイッチ制御回路１５としての
Ａ／Ｄ変換回路の出力Ｂ３〜Ｂ０により、４個の容量に
ついて、接地間との短絡、開放の状態がスイッチ制御さ
れ、合成総合容量値が制御される。

【０１１０】この例の場合、容量１１は１００ｐＦ、容
量１２は５０ｐＦ、容量１３は２５ｐＦ、容量１４は１
２．５ｐＦに選定され、１２．５ｐＦごとのステップ間
隔で合成総合容量値が制御されるように構成されてい
る。

【０１１１】入力制御電圧ＶＣＮＴの変化範囲を０〜４
ボルトとし、その変換電流ＩＣＮＴが０〜４０μＡの範
囲で変化するとした場合の、入力制御電圧ＶＣＮＴとビ
ット出力Ｂ３〜Ｂ０との関係を図１２に示し、また、電
流ＩＣＮＴと、スイッチＳＷ１〜ＳＷ４の状態と、合成
総合容量値との関係を図１３に示す。

【０１１２】この実施の形態では、このようにして、総
合容量値が１．２５ｐＦステップで変えられることによ
り、局部発振周波数のステップ変化と連動して、高周波
増幅回路の同調周波数が変えられる。そして、この場
合、１個の制御電圧入力端子３０Ｔから入力された制御
電圧ＶＣＮＴにより、局部発振周波数および高周波同調
周波数が同時に変えられ、受信周波数が変えられるもの
である。

【０１１３】なお、スイッチ制御回路を構成するＡ／Ｄ
変換回路１５は、上述の例のように４ビットではなく、
それ以上のビット数の構成とすることも容易にでき、さ
らに、細かいステップで総合容量値を変化させることも
可能である。

【０１１４】以上のようにして、この実施の形態のラジ
オ受信機においては、高周波増幅回路と局部発振回路と
は、共に可変容量ダイオードを用いない構成であり、Ｉ
Ｃ化が容易である。また、電圧昇圧回路も不要となるの
で、安価に、デジタルチューニング方式のラジオ受信機
を製造できる。

【０１１５】そして、１個の制御端子を通じて入力され
る制御電圧ＶＣＮＴにより、高周波同調周波数および局
部発振周波数が変えられるので、ＩＣ化のときのピン数
が少なくできると共に、ラジオ受信機の製造時のトラッ
キング調整が容易になる。

【０１１６】なお、以上はデジタルチューニング方式の
ＡＭラジオ受信機の場合について説明したが、高周波増
幅回路および局部発振回路の部分に、上述の構成のＩＣ
を用いると共に、制御電圧ＶＣＮＴを可変抵抗器を使用
して生成するように構成することにより、アナログチュ
ーニング方式のＡＭラジオ受信機を実現することができ
る。このアナログチューニング方式のＡＭラジオ受信機
の場合には、バリコンが不要になるため、コストが削減
されると共に、受信周波数の制御を可変抵抗器で行うの
で、バリコンを用いる場合に比べて、部品レイアウトの
自由度が向上する。

【０１１７】

【発明の効果】以上説明したように、この発明によれ
ば、可変容量ダイオードを用いずに、ＩＣ化の容易な可
変容量回路を実現することができる。したがって、この
発明による可変容量回路を高周波増幅回路の同調容量に
使用すれば、外付け部品が少なくなり、安価なデジタル
チューニング方式のＡＭラジオ受信機を提供することが
できる。

【０１１８】また、この発明によれば、ＩＣ化の容易な
Ａ／Ｄ変換回路を実現することができる。

【図面の簡単な説明】

【図１】この発明によるＡＭラジオ受信機の一実施の形
態の回路図である。

【図２】図１の実施の形態の一部の具体回路例を示す図
である。

【図３】図１の実施の形態の一部の具体回路例を示す図
である。

【図４】図１の実施の形態の要部の説明のための図であ
る。

【図５】図１の実施の形態の要部の説明のための図であ
る。

【図６】図１の実施の形態の一部の回路の基本的構成を
説明するためのブロック図である。

【図７】図７に示した回路の具体回路例の一部を示す図
である。

【図８】図７に示した回路の具体回路例の一部を示す図
である。

【図９】図７に示した回路の具体回路例の一部を示す図
である。

【図１０】図７に示した回路の具体回路例の一部を示す
図である。

【図１１】図７に示した回路の具体回路例の動作を説明
するための図である。

【図１２】図７に示した回路の具体回路例の動作を説明
するための図である。

【図１３】図７に示した回路の具体回路例の動作を説明
するための図である。

【図１４】ＡＭラジオ受信機の基本的構成を説明するた
めのブロック図である。

【図１５】従来のＡＭラジオ受信機を説明するための図
である。

【符号の説明】

１０ 高周波増幅回路 １０Ｌ バーアンテナ １１〜１４ 高周波増幅回路の同調容量 １５ スイッチ制御回路（Ａ／Ｄ変換回路） ２０ 局部発振回路 ２１ 自乗掛け算回路 ２２ 可変容量回路 ２３ 発振器 ３０ 電圧電流変換回路 ３０Ｔ 制御電圧の入力端子 ＳＷ１〜ＳＷ４ スイッチ ＶＣＮＴ 制御電圧 ＩＣＮＴ 制御電圧ＶＣＮＴの変換電流

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力電流をＡ／Ｄ変換するＡ／Ｄ変換回路
   であって、 ビット数分の基準電流源と、 ビット数分の比較回路と、 最下位ビットを除く各ビットごとに設けられ、前記入力
   電流あるいは１ビット上位における後記絶対値回路の出
   力との差分を得る減算回路と、 最下位ビットを除く各ビットごとに設けられ、前記減算
   回路の結果を絶対値化する絶対値回路と、 最上位ビットを除く各ビットごとに設けられ、前記各ビ
   ットの比較回路の出力と、そのビットよりも１ビット上
   位のビットの比較回路の出力とを入力とするイクスクル
   ーシブオア回路とを備えるＡ／Ｄ変換回路。
2. 【請求項２】請求項１に記載のＡ／Ｄ変換回路におい
   て、ＰＮＰトランジスタと、ＮＰＮトランジスタとを直
   列に接続し、それらトランジスタがＢクラス動作するよ
   うにバイアスする回路構成を用いたことを特徴とするＡ
   ／Ｄ変換回路。
3. 【請求項３】複数の容量と、これら複数の容量を用いた
   総合容量の値を変更するための複数のスイッチと、入力
   制御電流の値に基づいて、前記複数のスイッチのそれぞ
   れのオン・オフ状態を制御して、前記総合容量の値を決
   めるためのスイッチ制御回路とを備え、 前記スイッチ制御回路が、前記入力制御電流をＡ／Ｄ変
   換するＡ／Ｄ変換回路で構成され、このＡ／Ｄ変換回路
   の各ビット出力により、前記複数のスイッチのそれぞれ
   をオン・オフ制御するようにしたことを特徴とする可変
   容量回路。
4. 【請求項４】請求項３に記載の可変容量回路において、 前記Ａ／Ｄ変換回路が、 ビット数分の基準電流源と、 ビット数分の比較回路と、 最下位ビットを除く各ビットごとに設けられ、前記入力
   制御電流あるいは１ビット上位における後記絶対値回路
   の出力との差分を得る減算回路と、 最下位ビットを除く各ビットごとに設けられ、前記減算
   回路の結果を絶対値化する絶対値回路と、 最上位ビットを除く各ビットごとに設けられ、前記各ビ
   ットの比較回路の出力と、そのビットよりも１ビット上
   位のビットの比較回路の出力とを入力とするイクスクル
   ーシブオア回路とを備えるＡ／Ｄ変換回路で構成される
   ことを特徴とする可変容量回路。