JPH09181367A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH09181367A JPH09181367A JP8280712A JP28071296A JPH09181367A JP H09181367 A JPH09181367 A JP H09181367A JP 8280712 A JP8280712 A JP 8280712A JP 28071296 A JP28071296 A JP 28071296A JP H09181367 A JPH09181367 A JP H09181367A
- Authority
- JP
- Japan
- Prior art keywords
- piezoresistor
- thin film
- film transistor
- piezoelectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 68
- 229910017263 Mo—C Inorganic materials 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 9
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 8
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 6
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 239000000126 substance Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/40—Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
(57)【要約】
【課題】 半導体層を使用しなくても電流量を制御する
ことができるトランジスタを実現する。 【解決手段】 本発明は、超薄膜の圧抵抗体１２の上に
圧電膜１４が形成され、この圧電膜１４の上にゲート電
極１６が形成されている構造を有しており、圧電膜１４
に加わる力により圧抵抗体１２に圧力が加われば、圧抵
抗体１２の抵抗が変化してトランジスタのソース端子か
らゲート端子に流れる電流量が変化する。従って、本発
明は、従来のトランジスタのチャンネルに該当する圧抵
抗体１２を平面上に形成することができるので、３次元
の構造を有する薄膜トランジスタを製造することがで
き、従来の薄膜トランジスタを代替することができる。
ことができるトランジスタを実現する。 【解決手段】 本発明は、超薄膜の圧抵抗体１２の上に
圧電膜１４が形成され、この圧電膜１４の上にゲート電
極１６が形成されている構造を有しており、圧電膜１４
に加わる力により圧抵抗体１２に圧力が加われば、圧抵
抗体１２の抵抗が変化してトランジスタのソース端子か
らゲート端子に流れる電流量が変化する。従って、本発
明は、従来のトランジスタのチャンネルに該当する圧抵
抗体１２を平面上に形成することができるので、３次元
の構造を有する薄膜トランジスタを製造することがで
き、従来の薄膜トランジスタを代替することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
に関するものであり、特に、超薄膜圧抵抗体をチャンネ
ル層として形成した、薄膜トランジスタおよびその製造
方法に関するものである。
に関するものであり、特に、超薄膜圧抵抗体をチャンネ
ル層として形成した、薄膜トランジスタおよびその製造
方法に関するものである。
【０００２】
【従来の技術】一般に、ＭＯＳ型トランジスタにおい
て、ソース電極からドレイン電極に電流が流れるように
する電流通路としてのチャンネル層は、半導体材料より
形成される。
て、ソース電極からドレイン電極に電流が流れるように
する電流通路としてのチャンネル層は、半導体材料より
形成される。
【０００３】電流の通路としてのチャンネル層は、ゲー
ト電極に印加される電圧の極性によりチャンネル層の電
界が印加され、これによってキャリヤとして作用する電
子または正孔の濃度が増加し、トランジスタを導通、ま
たは遮断されるようにしており、ゲート電極に印加され
る電圧の増加によって、流れる電流量を増加させる。す
なわち、上述したＭＯＳ型トランジスタは、ゲート電極
に印加される電圧の強さによって、トランジスタがスイ
ッチング、または増幅作用を行なう。
ト電極に印加される電圧の極性によりチャンネル層の電
界が印加され、これによってキャリヤとして作用する電
子または正孔の濃度が増加し、トランジスタを導通、ま
たは遮断されるようにしており、ゲート電極に印加され
る電圧の増加によって、流れる電流量を増加させる。す
なわち、上述したＭＯＳ型トランジスタは、ゲート電極
に印加される電圧の強さによって、トランジスタがスイ
ッチング、または増幅作用を行なう。
【０００４】
【発明が解決しようとする課題】しかし、ＭＯＳ型トラ
ンジスタは、チャンネル層を半導体材料で形成しなけれ
ばならないので、チャンネル層を形成する工程が複雑で
ある。すなわち、前記ＭＯＳ型トランジスタは、電流導
通路としてのチャンネル層およびソース，ドレイン領域
を形成しなければならないので、不純物注入工程および
不純物注入マスクパターン形成工程等、多数の単位工程
を行なうべきであり、大部分の場合、チャンネル層は基
板の内部に埋め込まれた形態に形成された構造を有して
いる。
ンジスタは、チャンネル層を半導体材料で形成しなけれ
ばならないので、チャンネル層を形成する工程が複雑で
ある。すなわち、前記ＭＯＳ型トランジスタは、電流導
通路としてのチャンネル層およびソース，ドレイン領域
を形成しなければならないので、不純物注入工程および
不純物注入マスクパターン形成工程等、多数の単位工程
を行なうべきであり、大部分の場合、チャンネル層は基
板の内部に埋め込まれた形態に形成された構造を有して
いる。
【０００５】
【課題を解決するための手段】本発明は、Ｍｏ−Ｃ超薄
膜を用いたトランジスタであって、具体的には圧電物質
を薄膜の形態でゲート電極と圧抵抗体であるＭｏ−Ｃ超
薄膜との間に挿入させており、Ｍｏ−Ｃ超薄膜の両端を
ソースとドレイン端子とに用いる構造のトランジスタと
して、従来の技術におけるトランジスタのチャンネル層
の役割をＭｏ−Ｃ超薄膜がするように構成したトランジ
スタを提供する。
膜を用いたトランジスタであって、具体的には圧電物質
を薄膜の形態でゲート電極と圧抵抗体であるＭｏ−Ｃ超
薄膜との間に挿入させており、Ｍｏ−Ｃ超薄膜の両端を
ソースとドレイン端子とに用いる構造のトランジスタと
して、従来の技術におけるトランジスタのチャンネル層
の役割をＭｏ−Ｃ超薄膜がするように構成したトランジ
スタを提供する。
【０００６】上述の圧抵抗体と圧電膜を用いる本発明の
目的は、次の通りである。
目的は、次の通りである。
【０００７】第１の目的は、圧抵抗体とゲート電極との
間に圧電膜が形成されている構造を有する薄膜トランジ
スタを提供することにある。
間に圧電膜が形成されている構造を有する薄膜トランジ
スタを提供することにある。
【０００８】第２の目的は、前記本発明の第１の目的に
応じる、薄膜トランジスタの製造方法を提供することに
ある。
応じる、薄膜トランジスタの製造方法を提供することに
ある。
【０００９】第３の目的は、圧電膜の底面の中心領域に
所定の幅を有する圧抵抗体が埋め込まれており、前記圧
電膜の上部面に、圧抵抗体の両端と垂直方向に対応する
位置に、それぞれ第１ゲート電極と第２ゲート電極とが
形成されている構造を有する、薄膜トランジスタを提供
することにある。
所定の幅を有する圧抵抗体が埋め込まれており、前記圧
電膜の上部面に、圧抵抗体の両端と垂直方向に対応する
位置に、それぞれ第１ゲート電極と第２ゲート電極とが
形成されている構造を有する、薄膜トランジスタを提供
することにある。
【００１０】第４の目的は、本発明の第３の目的による
薄膜トランジスタの製造方法を提供することにある。
薄膜トランジスタの製造方法を提供することにある。
【００１１】前記第１の目的を達成するための本発明の
第１の構成による薄膜トランジスタは、基板と、前記基
板上に形成されるＭｏ−Ｃ圧抵抗体と、前記圧抵抗体の
中央領域に形成されて電圧印加時、前記圧抵抗体に圧力
を加える圧電膜と、前記圧電膜の上に形成されているゲ
ート電極とを含む。
第１の構成による薄膜トランジスタは、基板と、前記基
板上に形成されるＭｏ−Ｃ圧抵抗体と、前記圧抵抗体の
中央領域に形成されて電圧印加時、前記圧抵抗体に圧力
を加える圧電膜と、前記圧電膜の上に形成されているゲ
ート電極とを含む。
【００１２】前記第２の目的を達成するための本発明の
薄膜トランジスタは、基板上にＭｏ−Ｃターゲットを用
いてＭｏ−Ｃの超薄膜を蒸着してからパターニングし、
圧抵抗体を形成する段階と、前記基板と圧抵抗体の全面
に圧電特性を有する圧電物質と導電性金属を順に蒸着す
る段階と、前記圧電物質と導電性金属とを順にエッチン
グして、前記圧抵抗体の中央領域に圧電膜とゲート電極
とを形成する工程を含むことを特徴とする。
薄膜トランジスタは、基板上にＭｏ−Ｃターゲットを用
いてＭｏ−Ｃの超薄膜を蒸着してからパターニングし、
圧抵抗体を形成する段階と、前記基板と圧抵抗体の全面
に圧電特性を有する圧電物質と導電性金属を順に蒸着す
る段階と、前記圧電物質と導電性金属とを順にエッチン
グして、前記圧抵抗体の中央領域に圧電膜とゲート電極
とを形成する工程を含むことを特徴とする。
【００１３】前記第３の目的を達成するための本発明の
第２の構成の薄膜トランジスタは、基板と、前記基板上
に形成され圧電膜の底面に埋め込まれ所定の幅と厚さで
形成されているＭｏ−Ｃ圧抵抗体と、前記圧電膜の上部
表面に形成され、圧抵抗体の両端と垂直方向に対応する
位置にそれぞれ第１ゲート電極と第２ゲート電極とが形
成されていることを特徴とする。
第２の構成の薄膜トランジスタは、基板と、前記基板上
に形成され圧電膜の底面に埋め込まれ所定の幅と厚さで
形成されているＭｏ−Ｃ圧抵抗体と、前記圧電膜の上部
表面に形成され、圧抵抗体の両端と垂直方向に対応する
位置にそれぞれ第１ゲート電極と第２ゲート電極とが形
成されていることを特徴とする。
【００１４】前記第４の目的を達成するための本発明の
薄膜トランジスタの製造方法は、基板上にＭｏ−Ｃター
ゲットを用いてＭｏ−Ｃを蒸着し、パターニングして、
圧抵抗体を形成する工程と、前記基板および圧抵抗体の
全面に圧電特性を有する圧電物質を蒸着しており、前記
圧抵抗体の全面を覆うようにパターニングする工程と、
前記基板および圧電膜の全面に導電性金属を蒸着し、パ
ターニングして、前記圧抵抗体の両端と垂直方向に対応
する位置に第１ゲート電極（２６ａ）と第２ゲート電極
（２６ｂ）とを形成する工程を含むことを特徴とする。
薄膜トランジスタの製造方法は、基板上にＭｏ−Ｃター
ゲットを用いてＭｏ−Ｃを蒸着し、パターニングして、
圧抵抗体を形成する工程と、前記基板および圧抵抗体の
全面に圧電特性を有する圧電物質を蒸着しており、前記
圧抵抗体の全面を覆うようにパターニングする工程と、
前記基板および圧電膜の全面に導電性金属を蒸着し、パ
ターニングして、前記圧抵抗体の両端と垂直方向に対応
する位置に第１ゲート電極（２６ａ）と第２ゲート電極
（２６ｂ）とを形成する工程を含むことを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、添
付した図面を参照して詳細に説明する。
付した図面を参照して詳細に説明する。
【００１６】本発明に用いられる圧電物質は、この物質
に印加される力学的な力に比例して電圧が発生すると
か、これに反して、この物質に電極が加われば力学的な
力が発生する物質である。すなわち、圧電素子の場合、
力学的な力を電気的に変化させる役割をする。
に印加される力学的な力に比例して電圧が発生すると
か、これに反して、この物質に電極が加われば力学的な
力が発生する物質である。すなわち、圧電素子の場合、
力学的な力を電気的に変化させる役割をする。
【００１７】そして、その圧電物質は、水晶（quart
z），ＬｉＮｂＯ3，ＢａＴｉＯ3，ＰｂＴｉＯ3，のよう
な絶縁体や、ＺｎＳ，ＩｎＳｂのような半導体物質であ
る。
z），ＬｉＮｂＯ3，ＢａＴｉＯ3，ＰｂＴｉＯ3，のよう
な絶縁体や、ＺｎＳ，ＩｎＳｂのような半導体物質であ
る。
【００１８】本発明に用いられた圧電物質は、圧抵抗物
質と共に力学的な力を電気信号に切換える代わりに、電
気信号を増幅して他の電気信号に切換えるようにするト
ランジスタの材料の役割をする。
質と共に力学的な力を電気信号に切換える代わりに、電
気信号を増幅して他の電気信号に切換えるようにするト
ランジスタの材料の役割をする。
【００１９】ここで圧抵抗物質とは、力学的な力（圧
力）が加わる場合に、それ自体の電気抵抗が変化する物
質をいう。
力）が加わる場合に、それ自体の電気抵抗が変化する物
質をいう。
【００２０】圧抵抗体として形成されるＭｏ−Ｃ超薄膜
は、スパッタリング蒸着法によって、シリコンのような
半導体、または任意の絶縁膜上に容易に形成することが
でき、０．１５ｎｍ程度の超薄膜からも電気が導通され
る導電性特性を有する。尚、上記半導体や任意の絶縁膜
や絶縁性基板等を、「基板」と総称する。
は、スパッタリング蒸着法によって、シリコンのような
半導体、または任意の絶縁膜上に容易に形成することが
でき、０．１５ｎｍ程度の超薄膜からも電気が導通され
る導電性特性を有する。尚、上記半導体や任意の絶縁膜
や絶縁性基板等を、「基板」と総称する。
【００２１】前記Ｍｏ−Ｃ超薄膜の優秀な圧抵抗現象
は、金属薄膜の非常に薄い厚さ、すなわち０．１５ｎｍ
〜５ｎｍに基づくことであって、Ｍｏ−Ｃ超薄膜は、色
々の金属化合物の中でも非常に特異な特性を表わす物質
である。
は、金属薄膜の非常に薄い厚さ、すなわち０．１５ｎｍ
〜５ｎｍに基づくことであって、Ｍｏ−Ｃ超薄膜は、色
々の金属化合物の中でも非常に特異な特性を表わす物質
である。
【００２２】圧抵抗物質の圧抵抗現象は、超薄膜に力学
的な力が加わる場合に、支掌することができる原子の個
数が非常に少ないため、単位原子の受ける力が大きくな
り、これによって原子と原子との間の距離が変化され、
超薄膜の抵抗が変化するようにされる。
的な力が加わる場合に、支掌することができる原子の個
数が非常に少ないため、単位原子の受ける力が大きくな
り、これによって原子と原子との間の距離が変化され、
超薄膜の抵抗が変化するようにされる。
【００２３】例えば、金属薄膜の厚さが非常に薄い場合
には、少ない加圧力によっても容易に長さが延び、これ
によって薄膜の電気抵抗が増加することになる。
には、少ない加圧力によっても容易に長さが延び、これ
によって薄膜の電気抵抗が増加することになる。
【００２４】しかし、上述の金属薄膜が非常に薄い厚
さ、たとえば０．１５ｎｍ程度の厚さ（単原子層程度）
を持つ場合でも、電気的に導通される。
さ、たとえば０．１５ｎｍ程度の厚さ（単原子層程度）
を持つ場合でも、電気的に導通される。
【００２５】（実施の形態１）図１は、本発明の実施の
形態１における薄膜トランジスタの構造を示した断面図
である。
形態１における薄膜トランジスタの構造を示した断面図
である。
【００２６】本発明の実施の形態１によるトランジスタ
は、基板１０上に形成された０．１５ｎｍ〜５ｎｍの厚
さを有するＭｏ−Ｃからなる圧抵抗体１２の中心部の領
域に、所定の幅で圧電膜１４が形成されており、前記圧
電膜１４の表面上にゲート電極１６が形成されている構
造を有する。
は、基板１０上に形成された０．１５ｎｍ〜５ｎｍの厚
さを有するＭｏ−Ｃからなる圧抵抗体１２の中心部の領
域に、所定の幅で圧電膜１４が形成されており、前記圧
電膜１４の表面上にゲート電極１６が形成されている構
造を有する。
【００２７】このとき、前記圧抵抗体１２としてのＭｏ
−Ｃは、Ｍｏ−Ｃターゲットを直接スパッタリングして
基板上に形成させ、スパッタリング装置の反応炉の内の
Ｍｏターゲットを装着し、反応気体であるアセチレンと
かメタンガス等のようなガスを注入した状態でスパッタ
リング工程をなして蒸着する。
−Ｃは、Ｍｏ−Ｃターゲットを直接スパッタリングして
基板上に形成させ、スパッタリング装置の反応炉の内の
Ｍｏターゲットを装着し、反応気体であるアセチレンと
かメタンガス等のようなガスを注入した状態でスパッタ
リング工程をなして蒸着する。
【００２８】前記圧抵抗体１２を形成する条件は、５０
０℃の温度でＭｏ対Ｃのモル（mol）比を１：３から
３：１の比率までの範囲であり、厚さは０．５ｎｍ〜５
ｎｍである。
０℃の温度でＭｏ対Ｃのモル（mol）比を１：３から
３：１の比率までの範囲であり、厚さは０．５ｎｍ〜５
ｎｍである。
【００２９】続いて、前記圧抵抗体１２を写真エッチン
グ法でパターニングして、所定の幅を有するパターンに
形成する。
グ法でパターニングして、所定の幅を有するパターンに
形成する。
【００３０】続いて、前記圧抵抗体１２の表面に、水晶
（quartz），ＬｉＮｂＯ3，ＢａＴｉＯ3，ＰｂＴｉＯ3
のような絶縁性物質、またはＺｎＳ，ＩｎＳｂのような
半導体物質としての圧電膜１４を形成し、前記圧電膜１
４の表面にゲート電極用の金属を形成した後、写真エッ
チング法でゲート電極用金属および圧電膜１４をパター
ニングして、前記圧抵抗体１２の中心部に同一の幅を有
する圧電物質１４のパターンとゲート電極１６とを形成
してトランジスタを製造する。
（quartz），ＬｉＮｂＯ3，ＢａＴｉＯ3，ＰｂＴｉＯ3
のような絶縁性物質、またはＺｎＳ，ＩｎＳｂのような
半導体物質としての圧電膜１４を形成し、前記圧電膜１
４の表面にゲート電極用の金属を形成した後、写真エッ
チング法でゲート電極用金属および圧電膜１４をパター
ニングして、前記圧抵抗体１２の中心部に同一の幅を有
する圧電物質１４のパターンとゲート電極１６とを形成
してトランジスタを製造する。
【００３１】上述のような構造と材料で製造される本発
明によるＭｏ−Ｃ超薄膜トランジスタにおいては、ゲー
ト電極１６に電圧が印加されるとき、圧電膜１４に電気
場が印加され、印加される電圧の強さによって圧電膜１
４に力が生じて、その下部に接触されて位置する圧抵抗
体１２に力が伝達される。
明によるＭｏ−Ｃ超薄膜トランジスタにおいては、ゲー
ト電極１６に電圧が印加されるとき、圧電膜１４に電気
場が印加され、印加される電圧の強さによって圧電膜１
４に力が生じて、その下部に接触されて位置する圧抵抗
体１２に力が伝達される。
【００３２】これによって、圧抵抗体１２の原子間の距
離が遠くなることによって、それ自体の抵抗が変化する
ことになる。
離が遠くなることによって、それ自体の抵抗が変化する
ことになる。
【００３３】従って、ソース電極とドレイン電極との間
に電圧が印加されたとき、圧抵抗体１２を通じて流れる
電流量が減少される。
に電圧が印加されたとき、圧抵抗体１２を通じて流れる
電流量が減少される。
【００３４】すなわち、本発明の実施の形態１による超
薄膜トランジスタは、ゲート電極１６に印加される電圧
の強さを調整することによって、圧電膜１４に印加され
る電気場により発生する圧力がＭｏ−Ｃ超薄膜１２と垂
直方向に作用してＭｏ−Ｃ超薄膜１２からなる圧抵抗体
の抵抗を変化させるようになり、ソースとドレイン端子
（１２ａ，１２ｂ）を通じて流れる電流量を制御するこ
とができる。
薄膜トランジスタは、ゲート電極１６に印加される電圧
の強さを調整することによって、圧電膜１４に印加され
る電気場により発生する圧力がＭｏ−Ｃ超薄膜１２と垂
直方向に作用してＭｏ−Ｃ超薄膜１２からなる圧抵抗体
の抵抗を変化させるようになり、ソースとドレイン端子
（１２ａ，１２ｂ）を通じて流れる電流量を制御するこ
とができる。
【００３５】したがって、本発明による薄膜トランジス
タは、従来の技術のＭＯＳ型トランジスタのように、ス
イッチング機能をなすことができる。
タは、従来の技術のＭＯＳ型トランジスタのように、ス
イッチング機能をなすことができる。
【００３６】（実施の形態２）図２は、本発明の実施の
形態２におけるＭｏ−Ｃ超薄膜トランジスタの平面図を
示し、図３は、図２のＡ−Ａ線上による断面図を示す。
形態２におけるＭｏ−Ｃ超薄膜トランジスタの平面図を
示し、図３は、図２のＡ−Ａ線上による断面図を示す。
【００３７】本発明の実施の形態２によるＭｏ−Ｃ超薄
膜トランジスタは、図３に示すように、絶縁性基板２０
上に絶縁性材料または半導体材料で形成されている圧電
膜２４の底面の中心領域に、所定の幅と厚さとを有する
Ｍｏ−Ｃの圧抵抗体２２が形成されており、前記圧電膜
２４の上部の表面上に、圧抵抗体２２の両端面と垂直方
向に対応する位置に所定の幅を有する第１ゲート電極２
６ａと、第２ゲート電極２６ｂとが形成されている構造
を有する。
膜トランジスタは、図３に示すように、絶縁性基板２０
上に絶縁性材料または半導体材料で形成されている圧電
膜２４の底面の中心領域に、所定の幅と厚さとを有する
Ｍｏ−Ｃの圧抵抗体２２が形成されており、前記圧電膜
２４の上部の表面上に、圧抵抗体２２の両端面と垂直方
向に対応する位置に所定の幅を有する第１ゲート電極２
６ａと、第２ゲート電極２６ｂとが形成されている構造
を有する。
【００３８】上述した構造を有する本発明の実施の形態
２によるＭｏ−Ｃ超薄膜トランジスタでは、絶縁性基板
（または絶縁性膜）および半導体基板（または半導体
膜）上に、Ｍｏ−Ｃ超薄膜は、Ｍｏ−Ｃターゲットを反
応炉の内に装着し、反応ガスとしてアセチレンまたはメ
タンガス等を注入した状態でスパッタリング法で蒸着さ
れる。
２によるＭｏ−Ｃ超薄膜トランジスタでは、絶縁性基板
（または絶縁性膜）および半導体基板（または半導体
膜）上に、Ｍｏ−Ｃ超薄膜は、Ｍｏ−Ｃターゲットを反
応炉の内に装着し、反応ガスとしてアセチレンまたはメ
タンガス等を注入した状態でスパッタリング法で蒸着さ
れる。
【００３９】このときのＭｏ−Ｃ超薄膜の形成条件は、
温度が５００℃であり、ＭｏとＣとのモル（mol）比の
範囲は１：３から３：１までであり、厚さは０．５ｎｍ
〜５ｎｍを有する。
温度が５００℃であり、ＭｏとＣとのモル（mol）比の
範囲は１：３から３：１までであり、厚さは０．５ｎｍ
〜５ｎｍを有する。
【００４０】次に、Ｍｏ−Ｃ超薄膜を、所定の幅を持つ
ように、写真エッチング法でパターニングして圧抵抗体
２２を定義する。
ように、写真エッチング法でパターニングして圧抵抗体
２２を定義する。
【００４１】続いて、全表面上に水晶，ＬｉＮｂＯ3，
ＢａＴｉＯ3，ＰｂＴｉＯ3，のような絶縁性物質、また
はＺｎＳ，ＩｎＳｂのような半導体物質を蒸着し、これ
をパターニングして圧電膜２４を形成する。
ＢａＴｉＯ3，ＰｂＴｉＯ3，のような絶縁性物質、また
はＺｎＳ，ＩｎＳｂのような半導体物質を蒸着し、これ
をパターニングして圧電膜２４を形成する。
【００４２】続いて、露出された全表面に導電性金属を
蒸着し、写真エッチング法で金属をパターニングして、
前記圧抵抗体２２の両端面と垂直方向に対応する圧電膜
２４の表面に、それぞれ所定の幅を有する第１ゲート電
極２６ａと、第２ゲート電極２６ｂとを形成して、薄膜
トランジスタを製造する。
蒸着し、写真エッチング法で金属をパターニングして、
前記圧抵抗体２２の両端面と垂直方向に対応する圧電膜
２４の表面に、それぞれ所定の幅を有する第１ゲート電
極２６ａと、第２ゲート電極２６ｂとを形成して、薄膜
トランジスタを製造する。
【００４３】上述の本発明の実施の形態２による構造を
有する超薄膜トランジスタは、本発明の実施の形態１と
比較して構造的に相異しているが、形成物質が同一であ
り、圧電効果および圧抵抗効果を用いてトランジスタの
ソース端子２２ａとドレイン端子２２ｂとを通じて流れ
る電流量を制御する原理は同一である。
有する超薄膜トランジスタは、本発明の実施の形態１と
比較して構造的に相異しているが、形成物質が同一であ
り、圧電効果および圧抵抗効果を用いてトランジスタの
ソース端子２２ａとドレイン端子２２ｂとを通じて流れ
る電流量を制御する原理は同一である。
【００４４】前記のような構造を有する本発明の実施の
形態２によるトランジスタと比較して、図１に示した実
施の形態１は、ゲート電極１６に印加される電圧に応じ
て圧抵抗体１４と垂直方向に作用する圧力により、ソー
ス端子１２ａからドレイン端子１２ｂに流れる電流量を
制御するように動作する。
形態２によるトランジスタと比較して、図１に示した実
施の形態１は、ゲート電極１６に印加される電圧に応じ
て圧抵抗体１４と垂直方向に作用する圧力により、ソー
ス端子１２ａからドレイン端子１２ｂに流れる電流量を
制御するように動作する。
【００４５】これに反して、本発明の実施の形態２によ
る超薄膜トランジスタでは、前記第１ゲート電極２６ａ
と第２ゲート電極２６ｂとに印加される電圧によって、
上記二つの電極の間に電気場が発生し、この電気場によ
り圧電膜２４に水平方向の力が発生するようになり、結
果的に前記Ｍｏ−Ｃからなる超薄膜の圧抵抗体２２に圧
電膜２４から水平方向の力が伝達される。
る超薄膜トランジスタでは、前記第１ゲート電極２６ａ
と第２ゲート電極２６ｂとに印加される電圧によって、
上記二つの電極の間に電気場が発生し、この電気場によ
り圧電膜２４に水平方向の力が発生するようになり、結
果的に前記Ｍｏ−Ｃからなる超薄膜の圧抵抗体２２に圧
電膜２４から水平方向の力が伝達される。
【００４６】これによって、圧抵抗体２２の原子の間の
距離が変化して、圧抵抗体２２の抵抗が変化するように
なるので、前記圧抵抗体２２を通過してソース端子２２
ａからドレイン端子２２ｂに流れる電流量が変化するよ
うになされる。
距離が変化して、圧抵抗体２２の抵抗が変化するように
なるので、前記圧抵抗体２２を通過してソース端子２２
ａからドレイン端子２２ｂに流れる電流量が変化するよ
うになされる。
【００４７】すなわち、本発明の実施の形態２による薄
膜トランジスタでは、圧電膜２４の上部表面に互いに所
定間隔で隔離された第１ゲート電極２６ａと、第２ゲー
ト電極２６ｂとを形成することによって、トランジスタ
のすべての電極に電圧が印加された場合に、第１ゲート
電極２６ａと第２ゲート電極２６ｂとに印加される電圧
の強さに対応して、圧電膜２４により加えられる圧力に
よって圧抵抗体２２の抵抗が変化され、ソース端子から
圧抵抗体２２を通じてドレイン端子に流れる電流量が調
節されることになる。
膜トランジスタでは、圧電膜２４の上部表面に互いに所
定間隔で隔離された第１ゲート電極２６ａと、第２ゲー
ト電極２６ｂとを形成することによって、トランジスタ
のすべての電極に電圧が印加された場合に、第１ゲート
電極２６ａと第２ゲート電極２６ｂとに印加される電圧
の強さに対応して、圧電膜２４により加えられる圧力に
よって圧抵抗体２２の抵抗が変化され、ソース端子から
圧抵抗体２２を通じてドレイン端子に流れる電流量が調
節されることになる。
【００４８】従って、従来の半導体トランジスタのよう
に、第１，第２ゲート電極２６ａ，２６ｂに印加される
電圧の強さを調節して、ドレイン端子側に出力される電
流量を制御することができる。
に、第１，第２ゲート電極２６ａ，２６ｂに印加される
電圧の強さを調節して、ドレイン端子側に出力される電
流量を制御することができる。
【００４９】上述の本発明については、特許請求の範囲
および発明の詳細な説明により、この発明の思想および
請求の範囲を外れない範囲内で多くの変形と変化とが可
能であることは、当業者において明白である。
および発明の詳細な説明により、この発明の思想および
請求の範囲を外れない範囲内で多くの変形と変化とが可
能であることは、当業者において明白である。
【００５０】
【発明の効果】すなわち、本発明のトランジスタによれ
ば、トランジスタのチャンネル層に該当する圧抵抗体
と、ゲート絶縁膜に相当する圧電膜とゲート電極とで構
成されたトランジスタは、ゲート電極に印加される電圧
の強さによって発生する垂直または水平方向の力によ
り、トランジスタの入力電流に対する出力電流を制御す
ることができる。
ば、トランジスタのチャンネル層に該当する圧抵抗体
と、ゲート絶縁膜に相当する圧電膜とゲート電極とで構
成されたトランジスタは、ゲート電極に印加される電圧
の強さによって発生する垂直または水平方向の力によ
り、トランジスタの入力電流に対する出力電流を制御す
ることができる。
【００５１】従って、上述のような本発明のトランジス
タによれば、半導体層を使用しなくても電流量を制御す
ることができるトランジスタの製造が可能であり、基板
または、ある絶縁膜および半導体膜上にトランジスタを
形成することができる。それ故、３次元構造を有するト
ランジスタの製造が可能であり、従来のトランジスタの
製造と比べて、より単純化された工程で製造することが
できる長所がある。
タによれば、半導体層を使用しなくても電流量を制御す
ることができるトランジスタの製造が可能であり、基板
または、ある絶縁膜および半導体膜上にトランジスタを
形成することができる。それ故、３次元構造を有するト
ランジスタの製造が可能であり、従来のトランジスタの
製造と比べて、より単純化された工程で製造することが
できる長所がある。
【図１】 本発明の実施の形態１におけるＭｏ−Ｃ超薄
膜トランジスタの構造を示す断面図である。
膜トランジスタの構造を示す断面図である。
【図２】 本発明の実施の形態２におけるＭｏ−Ｃ超薄
膜トランジスタの構造を示す平面図である。
膜トランジスタの構造を示す平面図である。
【図３】 本発明の実施の形態２におけるＭｏ−Ｃ超薄
膜トランジスタの構造を示す平面図である。
膜トランジスタの構造を示す平面図である。
１０，２０ 基板、１２，２２ 圧電膜、１４，２４
圧電膜、１６ ゲート電極、２６ａ 第１ゲート電極、
２６ｂ 第２ゲート電極。
圧電膜、１６ ゲート電極、２６ａ 第１ゲート電極、
２６ｂ 第２ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミン チョル シン 大韓民国 デージョン チュングク テエ ピュンドン サンブアパート 23−72
Claims (17)
- 【請求項１】 基板と、 前記基板上に形成されるＭｏ−Ｃ圧抵抗体と、 前記圧抵抗体の中央領域に形成され、電圧印加時、前記
圧抵抗体に圧力を加える圧電膜と、 前記圧電膜の上に形成されているゲート電極とを含む薄
膜トランジスタ。 - 【請求項２】 請求項１において、 前記圧抵抗体の両端がソース端子及びドレイン端子とし
ての役割をなす、薄膜トランジスタ。 - 【請求項３】 請求項１において、 前記圧抵抗体は、０．１５〜５ｎｍの厚さを有する、薄
膜トランジスタ。 - 【請求項４】 請求項１において、 前記Ｍｏ−Ｃは、ＭｏとＣとのモル比が１：３から３：
１の範囲を有する、薄膜トランジスタ。 - 【請求項５】 請求項１において、 前記圧電膜は、水晶，ＬｉＮｂＯ3，ＢａＴｉＯ3，Ｐｂ
ＴｉＯ3，ＺｎＳ，ＩｎＳｂの内の、いずれかで形成さ
れる、薄膜トランジスタ。 - 【請求項６】 基板と、 前記基板上に形成され、圧電膜の底面に埋め込まれ、所
定の幅と厚さで形成されているＭｏ−Ｃ圧抵抗体と、 前記圧電膜の上部表面に形成され、圧抵抗体の両端と垂
直方向に対応する位置に、それぞれ第１ゲート電極と第
２ゲート電極とが形成されている、薄膜トランジスタ。 - 【請求項７】 請求項６において、 前記圧抵抗体の両端は、ソース端子及びドレイン端子と
しての役割をなす、薄膜トランジスタ。 - 【請求項８】 請求項６において、 前記圧抵抗体は、０．１５〜５ｎｍの厚さを有する、薄
膜トランジスタ。 - 【請求項９】 請求項６において、 前記Ｍｏ−Ｃは、ＭｏとＣとのモル比が、１：３から
３：１の範囲を有する、薄膜トランジスタ。 - 【請求項１０】 基板上に、Ｍｏ−Ｃターゲットを用い
てＭｏ−Ｃの超薄膜を蒸着し、パターニングして圧抵抗
体を形成する段階と、 前記基板と圧抵抗体の全面に圧電特性を持つ圧電物質と
導電性金属とを順に蒸着する段階と、 前記圧電物質と導電性金属とを順にエッチングして、前
記圧抵抗体の中央領域に圧電膜とゲート電極とを形成す
る工程を含む、薄膜トランジスタの製造方法。 - 【請求項１１】 請求項１０において、 前記圧抵抗体は、反応炉の内にＭｏ−Ｃターゲットを装
着し、反応ガスとして、アセチレンまたはメタンガスを
注入すると同時に、５００℃以下の温度でスパッタリン
グして形成する、薄膜トランジスタの製造方法。 - 【請求項１２】 請求項１０において、 前記ＭｏとＣとのモル比が、１：３から３：１までの範
囲を有するように形成する、薄膜トランジスタの製造方
法。 - 【請求項１３】 請求項１０において、 前記圧電膜は、水晶，ＬｉＮｂＯ3，ＢａＴｉＯ3，Ｐｂ
ＴｉＯ3，ＺｎＳ，ＩｎＳｂの内の、いずれかで形成す
る、薄膜トランジスタの製造方法。 - 【請求項１４】 基板上にＭｏ−Ｃターゲットを用いて
Ｍｏ−Ｃを蒸着し、パターニングして、圧抵抗体を形成
する工程と、 前記基板および圧抵抗体の全面に圧電特性を有する圧電
物質を蒸着し、前記圧抵抗体の全面を覆うようにパター
ニングする工程と、 前記基板および圧電膜の全面に導電性金属を蒸着し、パ
ターニングして、前記圧抵抗体の両端と垂直方向に対応
する位置に、第１ゲート電極（２６ａ）と第２ゲート電
極（２６ｂ）とを形成する工程とを含む、薄膜トランジ
スタの製造方法。 - 【請求項１５】 請求項１４において、 前記圧抵抗体は、反応炉の内にＭｏ−Ｃターゲットを装
着し、反応ガスとしてアセチレンまたはメタンガスを注
入し、５００℃以下の温度でスパッタリングして形成す
る、薄膜トランジスタの製造方法。 - 【請求項１６】 請求項１４において、 前記ＭｏとＣとのモル比を、１：３から３：１までの範
囲で形成する、薄膜トランジスタの製造方法。 - 【請求項１７】 請求項１４において、 前記圧電膜を、水晶，ＬｉＮｂＯ3，ＢａＴｉＯ3，Ｐｂ
ＴｉＯ3，ＺｎＳ，ＩｎＳｂの内の、いずれかで形成す
る、薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-47863 | 1995-12-08 | ||
| KR1019950047863A KR0176237B1 (ko) | 1995-12-08 | 1995-12-08 | 박막 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181367A true JPH09181367A (ja) | 1997-07-11 |
| JP3040352B2 JP3040352B2 (ja) | 2000-05-15 |
Family
ID=19438615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8280712A Expired - Fee Related JP3040352B2 (ja) | 1995-12-08 | 1996-10-23 | 薄膜トランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5872372A (ja) |
| JP (1) | JP3040352B2 (ja) |
| KR (1) | KR0176237B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003794A (ja) * | 2009-06-19 | 2011-01-06 | Toyota Motor Corp | 歪み検出素子 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3697850B2 (ja) * | 1997-09-04 | 2005-09-21 | セイコーエプソン株式会社 | 液体噴射記録ヘッド及びその製造方法 |
| US6579612B1 (en) * | 1999-06-24 | 2003-06-17 | International Business Machines Corporation | Magnetostrictive sensor structure |
| US6975109B2 (en) * | 2000-09-01 | 2005-12-13 | Honeywell International Inc. | Method for forming a magnetic sensor that uses a Lorentz force and a piezoelectric effect |
| US6823739B2 (en) * | 2001-12-20 | 2004-11-30 | National Institute Of Advanced Industrial Science And Technology | Thin pressure sensor and biological information measuring device using same, and biological information measuring method |
| US7302856B2 (en) * | 2003-05-07 | 2007-12-04 | California Institute Of Technology | Strain sensors based on nanowire piezoresistor wires and arrays |
| US20110137184A1 (en) * | 2008-08-19 | 2011-06-09 | Fan Ren | Pressure sensing |
| US7848135B2 (en) * | 2008-09-19 | 2010-12-07 | International Business Machines Corporation | Piezo-driven non-volatile memory cell with hysteretic resistance |
| US8159854B2 (en) * | 2009-06-30 | 2012-04-17 | International Business Machines Corporation | Piezo-effect transistor device and applications |
| US8247947B2 (en) * | 2009-12-07 | 2012-08-21 | International Business Machines Corporation | Coupling piezoelectric material generated stresses to devices formed in integrated circuits |
| US9058868B2 (en) | 2012-12-19 | 2015-06-16 | International Business Machines Corporation | Piezoelectronic memory |
| US9287320B2 (en) * | 2013-04-19 | 2016-03-15 | SK Hynix Inc. | Semiconductor device and operating method thereof |
| US9941472B2 (en) | 2014-03-10 | 2018-04-10 | International Business Machines Corporation | Piezoelectronic device with novel force amplification |
| US9251884B2 (en) | 2014-03-24 | 2016-02-02 | International Business Machines Corporation | Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence |
| US9425381B2 (en) | 2014-08-26 | 2016-08-23 | International Business Machines Corporation | Low voltage transistor and logic devices with multiple, stacked piezoelectronic layers |
| US9287489B1 (en) | 2014-10-31 | 2016-03-15 | International Business Machines Corporation | Piezoelectronic transistor with co-planar common and gate electrodes |
| WO2016207751A1 (en) | 2015-06-26 | 2016-12-29 | Sabic Global Technologies B.V. | Integrated piezoelectric cantilever actuator and transistor for touch input and haptic feedback applications |
| US9966466B2 (en) | 2016-08-08 | 2018-05-08 | Globalfoundries Inc. | Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof |
| CN109212327B (zh) * | 2018-10-24 | 2020-08-28 | 清华大学 | 具有悬臂梁结构的高灵敏度微型电场传感器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585415A (en) * | 1969-10-06 | 1971-06-15 | Univ California | Stress-strain transducer charge coupled to a piezoelectric material |
| US3903406A (en) * | 1973-10-09 | 1975-09-02 | Motorola Inc | Acoustic wave correlator control circuitry |
| US4480488A (en) * | 1982-02-19 | 1984-11-06 | The General Electric Company, P.L.C. | Force sensor with a piezoelectric FET |
| US4499515A (en) * | 1982-07-14 | 1985-02-12 | Minnesota Mining And Manufacturing Company | Integrated magnetostrictive-piezoresistive magnetic recording playback head |
| US4665374A (en) * | 1985-12-20 | 1987-05-12 | Allied Corporation | Monolithic programmable signal processor using PI-FET taps |
| EP0363005B1 (en) * | 1988-09-02 | 1996-06-05 | Honda Giken Kogyo Kabushiki Kaisha | A semiconductor sensor |
| US5663507A (en) * | 1996-03-18 | 1997-09-02 | President And Fellows At Harvard College | Semiconductor piezoelectric strain measuring transducer |
-
1995
- 1995-12-08 KR KR1019950047863A patent/KR0176237B1/ko not_active IP Right Cessation
-
1996
- 1996-09-11 US US08/712,410 patent/US5872372A/en not_active Expired - Lifetime
- 1996-10-23 JP JP8280712A patent/JP3040352B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003794A (ja) * | 2009-06-19 | 2011-01-06 | Toyota Motor Corp | 歪み検出素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3040352B2 (ja) | 2000-05-15 |
| KR970054493A (ko) | 1997-07-31 |
| KR0176237B1 (ko) | 1999-03-20 |
| US5872372A (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09181367A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5883419A (en) | Ultra-thin MO-C film transistor | |
| JPH0230186A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| CN114597260A (zh) | 一种电学可控单分子开关器件及制备方法 | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05190877A (ja) | ダイオード素子の製造方法 | |
| JPH0546106B2 (ja) | ||
| JPH0629319A (ja) | 薄膜トランジスタ | |
| JPS6146068B2 (ja) | ||
| JPS59172774A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPH0969630A (ja) | 単一電子トンネル素子およびその製造方法 | |
| JPS59136971A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| KR100318532B1 (ko) | 비정질실리콘박막트랜지스터및그제조방법 | |
| JPH083476B2 (ja) | Ｆｅｔ型センサ | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| JPH0425178A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02234438A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2023111672A (ja) | ガスセンサ | |
| JP2023175906A (ja) | 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法 | |
| JPS63193581A (ja) | 抵抗制御素子 | |
| JPS6132474A (ja) | 薄膜トランジスタの製造方法 | |
| JPH057000A (ja) | ａ−Ｓｉを用いた薄膜トランジスタ | |
| JPS60157258A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH098236A (ja) | 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000215 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |