KR0176237B1 - 박막 트랜지스터 및 그의 제조방법 - Google Patents

박막 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR0176237B1
KR0176237B1 KR1019950047863A KR19950047863A KR0176237B1 KR 0176237 B1 KR0176237 B1 KR 0176237B1 KR 1019950047863 A KR1019950047863 A KR 1019950047863A KR 19950047863 A KR19950047863 A KR 19950047863A KR 0176237 B1 KR0176237 B1 KR 0176237B1
Authority
KR
South Korea
Prior art keywords
thin film
piezoelectric
film transistor
piezoresistor
gate electrode
Prior art date
Application number
KR1019950047863A
Other languages
English (en)
Other versions
KR970054493A (ko
Inventor
이성재
박경완
신민철
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950047863A priority Critical patent/KR0176237B1/ko
Priority to US08/712,410 priority patent/US5872372A/en
Priority to JP8280712A priority patent/JP3040352B2/ja
Publication of KR970054493A publication Critical patent/KR970054493A/ko
Application granted granted Critical
Publication of KR0176237B1 publication Critical patent/KR0176237B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/40—Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

본 발명은 초 박막의 Mo - C로 된 압 저항체위에 압전막이 형성되고 이 압전막 위에 게이트전극이 형성되어 있는 구조를 갖는 박막 트랜지스터 및 그의 제조방법에 관한 것이다. 본 발명의 박막 트랜지스터는 게이트전극에 인가되는 전압의 세기에 대응하여 발생하는 전기장에 의해 압전막에 발생하는 힘을 이용하여 압 저항체에 압력이 가해져 압 저항체의 저항이 변화되도록 함으로써 트랜지스터의 소오드단자로부터 게이트단자로 흐르는 전류량을 제어하도록 동작한다.
본 발명의 트랜지스터는 종래의 트랜지스터의 제조방법에서와 채널, 소오스 및 드레인영역을 형성하기 위한 마스킹용 패턴 형성공정 및 불순물주입공정 등이 불필요하므로 제조공정이 간단하고 또한 채널에 해당하는 압 저항체를 평면상에 형성할 수 있으므로 3 차원 구조를 갖는 박막 트랜지스터를 제조할 수 있으며 종래의 박막 트랜지스터를 대체할 수 있다.

Description

박막 트랜지스터 및 그의 제조방법
제1도는 본 발명의 제1실시예에 따른 박막 트랜지스터의 단면도.
제2a도는 본 발명의 제2실시예에 따른 박막 트랜지스터의 평면도.
제2b도는 제2a도의 A - A 선에 따른 단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 기판 12, 22 : 압 저항체
12a, 22a : 소오스단자 12b, 22b : 드에인단자
14, 24 : 압전막 16, 26a, 26b : 게이트전극
본 발명은 초 박막 트랜지스터에 관한 것으로 특히, 초박막 압 저항체를 채널층으로서 형성한 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로, MOS형 트랜지스터에 있어서, 소오스 전극으로부터 드레인 전극으로 전류를 흐르도록 하는 전류통로로서의 채널층은 반도체 재료로 형성된다.전류의 통로로서의 채널층은 게이트전극에 인가되는 전압의 극성에 따라 채널층에 전계가 인가되고, 이에따라 캐리어로서 작용하는 전자 또는 정공의 농도의 증가에 따라 트랜지스터를 도통 또는 차단되도록 하며 게이트 전극에 인가되는 전압의 증가에 따라 흐르는 전류량을 증가시킨다.
즉, 상술한 MOS형 트랜지스터는 게이트전극에 인가되는 전압의 세기에 따라 트랜지스터가 스위칭 또는 증폭작용을 수행한다.
그러나, MOS형 트랜지스터는 채널층을 반도체 재료로 형성하여야 하므로 채널층을 형성하는 공정이 복잡하다. 즉, 상기 MOS형 트랜지스터는 전류 도통로로서 채널층 및 소오스, 드레인영역을 형성하여야 하므로 불순물 주입공정 및 불순 주입마스크패턴 형성공정 등 다수의 단위공정을 수행하여야 하며 대부분의 경우 채널층은 기판의 내부에 매립된 형태로 형성된 구조를 갖는다.
본 발명은 Mo - C 초 박막을 이용한 트랜지스터로서 구체적으로는 압전물질을 박막의 형태로 게이트전극과 압 저항체인 Mo - C 초 박막사이에 삽입시키고 Mo - C 초 박막의 양단을 소오스와 드레인단자로 사용하는 구조의 트랜지스터로서 종래의 기술에 의한 트랜지스터의 채널층의 역할을 Mo - C 초 박막이 하도록 구성한 트랜지스터를 제공한다.
상기 압전물질은 이 물질에 인가되는 역학적인 힘에 비례하여 전압이 발생하거나 이와 반대로 이 물질에 전압이 가해지면 역학적인 힘이 발생하는 물질이다. 즉, 압전소자의 경우 역학적인 힘을 전기적으로 변화시키는 역할을 하는데 압전물질로는 수정(quartz), LiNbO3, BaTiO3, PbTiO3와 같은 절연체나 ZnS, InSb와 같은 반도체물질이다.
본 발명에서 사용된 압전물질은 압 저항물질과 함께 역학적인 힘을 전기신호로 바꾸는 대신 전기신호를 증폭하여 다른 전기 신호로 바꾸도록 하는 트랜지스터의 재료역할을 한다.
여기서 압 저항물질은 역학적 힘(압력)이 가해졌을 때 그 자체의 전기저항이 변화하는 물질을 말한다.
압 저항체로서 형성되는 Mo - C 초 박막은 스퍼터링 증착법으로 실리콘과 같은 반도체 또는 임의의 절연막에 쉽게 형성될 수 있으며 0.15nm 정도의 초 박막에서도 전기가 도통되는 도전특성을 갖는다.
상기 Mo - C 초 박막의 우수한 압 저항현상은 금속 박막의 극히, 얇은 두께, 즉 0.15 내지 5 nm에 기인하는 것으로 여러 가지 금속 화합물 중에서도 매우 특이한 특성을 나타내는 물질이다.
압 저항물질의 압 저항현상은 초 박막에 역학적인 힘이 가해질 경우 힘을 지탱할 수 있는 원자의 개수가 매우 작기 때문에 단위 원자가 받는 힘이 커지고 이에 따라 원자와 원자 사이의 거리가 변화되어 초 박막의 저항이 변화하게 된다. 예컨대, 금속 박막의 두께가 극히 얇을 경우 작은 가압력에 의해서도 쉽게 길이가 늘어나고 이에따라 박막의 전기저항이 증가하게 된다.
그렇지만, 상술한 금속박막이 극히 얇은 두께 예컨대, 0.15nm 정도의 두께(단원자층 정도)를 갖는 경우에도 전기적으로 도통된다.
상술한 압 저항체와 압전막을 사용하는 본 발명의 목적은 다음과 같다.
첫째, 압 저항체와 게이트전극사이에 압전막이 형성되어 있는 구조를 갖는 박막 트랜지스터를 제공하는데 있다.
둘째, 상기 본 발명의 첫번째 목적에 따른 박막 트랜지스터의 제조방법을 제공하는데 있다.
셋째, 압전막의 저면의 중심영역에 소정의 폭을 갖는 압 저항체가 매립되어 있고, 상기 압전막의 상부면에 압 저항체의 양단에 수직방향으로 대응하는 위치에 각각 제1게이트전극과 제2게이트 전극이 형성되어 있는 구조를 갖는 박막 트랜지스터를 제공하는데 있다.
넷째, 본 발명의 셋째 목적에 따른 박막 트랜지스터의 제조방법을 제공하는데 있다.
상기 첫번째 목적을 달성하기 위한 본 발명의 제1실시예에 의한 박막 트랜지스터는 기판의 소정영역에 형성되어 있는 Mo - C의 압 저항체와, 상기 압 저항체의 중심영역 소정부분에 형성되어 있는 압전막과, 상기 압전막(14)의 중심영역의 표면상에 소정의 폭으로 형성되어 있는 게이트전극을 포함하는 것을 특징으로 한다. 상기 두번째 목적을 달성하기 위한 본 발명의 박막 트랜지스터는 기판상에 Mo - C 타아켓을 이용하여 Mo - C의 초 박막을 스퍼터링법으로 증착하고 패터닝하여 소정의 폭을 갖는 압 저항체를 형성하는 공정과, 기판의 전면에 압전특성을 갖는 압전물질과 도전성 금속을 차례로 증착하는 공정과, 상기 압전물질과 도전성금속을 차례로 식각하여 상기 압 저항체의 중심영역에 소정의 폭을 갖는 압전막과 게이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 세번째 목적을 달성하기 위한 본 발명의 제2실시예의 박막 트랜지스터의 제조방법은 압전막의 저면에 매입되어 소정의 폭과 두께로 형성되어 있는 Mo - C의 압 저항체와, 상기 압전막의 상부 표면 중 압 저항체의 양단에 수직방향으로 대응하는 위치에 각각 제1게이트전극과 제2게이트전극이 형성되어있는 것을 특징으로 한다.
상기 네번째 목적을 달성하기 위한 본 발명의 박막 트랜지스터의 제조방법은 기판상에 Mo - C 타아켓을 이용하여 Mo - C 의 초 박막을 스퍼터링법으로 증착하고 패터닝하여 소정의 폭을 갖는 압 저항체를 형성하는 공정과, 상기 기판 및 압 저항체의 전면에 압전특성을 갖는 압전물질을 증착하고 사진식각법으로 상기 압 저항체의 전면을 덮도록 소정의 폭으로 패터닝하는 공정과, 상기 기판 및 압전막의 전면에 도전성금속을 증착하고 사진식각법으로 패터닝하여 상기 압 저항체의 양단에 수직방향으로 대응하는 위치에 각각 소정의 폭을 갖는 제1게이트전극과 제2게이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 제1실시예에 따른 트랜지스터의 구조를 나타낸 단면도이다. 본 발명의 제1실시예에 따른 트랜지스터는 0.15nm 내지 5nm의 두께를 갖는 Mo - C 으로된 압 저항체(12)의 중심부영역에 소정의 폭으로 압전막(14)이 형성되어 있고, 상기 압전막(14)의 표면상에 게이트전극(16)이 형성되어 있는 구조를 갖는다.
이 때, 상기 압 저항체(12)로서 Mo - C는 Mo - C 타아켓을 직접 스퍼터링하여 기판상에 형성시키며 스퍼터링장치의 반응로내에 Mo 타아켓을 장착하고 반응기체인 아세틸렌이나 메탄개스 등과 같은 개스를 주입한 상태에서 스퍼터링공정을 수행하여 증착한다.
상기 압 저항체(12)를 형성하는 조건은 500℃의 온도에서 Mo 대 C의 몰(mol)비를 1 대 3으로부터 3 대 1의 비율까지의 범위로 한다. 이어서, 상기 압 저항체(12)를 사진식각법으로 패터닝하여 소정의 폭을 갖는 패턴으로 형성한다. 이어서, 상기 압 저항체(12)의 표면에 수정, LiNbO3, BaTiO3, PbTiO3와 같은 절연성물질 또는 ZnS, InSb와 같은 반도체물질로서 압전막(14)을 형성하고 상기 압전막(14) 표면에 게이트전극용 금속을 형성한 후 사진식각법으로 게이트전극용 금속 및 압전막을 패터닝하여 상기 압 저항체(12)의 중심부에 동일한 폭을 갖는 압전막(14) 패턴과 게이트전극(16)을 형성하여 트랜지스터를 제조한다.
상술한 바와 같은 구조와 재료로 제조되는 본 발명에 따른 Mo - C 초 박막 트랜지스터는 게이트전극(16)에 전압이 인가될 때 압전막(14)에 전기장이 인가되고 인가되는 전압의 세기에 따라 압전막(14)에 힘이 발생하여 그의 하부에 접촉되어 위치하는 압 저항체(12)에 힘이 가해진다. 이에 따라 압 저항체(12)의 원자간의 거리가 멀어짐으로써 그 자체의 저항이 변화하게 된다.
따라서, 소오스전극과 드레인전극간에 전압이 인가되었을 때 압 저항체(12)를 통하여 흐르는 전류량이 감소된다. 즉, 본 발명의 제1실시예에 따른 초 박막 트랜지스터는 게이트전극에 인가되는 전압의 세기를 조절함으로써 압전막에 인가되는 전기장에 의해 발생하는 압력이 Mo - C 초 박막에 수직방향으로 작용하여 Mo - C 초 박막으로 된 압 저항체의 저항을 변화시키게 되어 소오스와 드레인단자(12a,12b)를 통해 흐르는 전류량을 제어할 수 있다.
따라서, 본 발명에 따른 박막 트랜지스터는 종래 기술의 MOS형 트랜지스터와 같이 스위칭기능을 수행할 수 있다.
제2a도는 본 발명의 제2실시예에 따른 Mo - C 초 박막 트랜지스터의 평면도를 도시하고 제2b도는 제2a도의 A - A 선상에 따른 단면도를 도시한다.
본 발명의 제2실시예에 따른 Mo - C 초 박막 트랜지스터는 제2b도에 도시한 바와 같이, 절연성기판(10) 상에 절연성 또는 반도체 재료로 형성되어 있는 압전막(24)의 저면의 중심영역에 소정의 폭과 두께를 갖는 Mo - C 의 압 저항체(22)가 형성되어 있고, 상기 압전막(24)의 상부표면상에 압 저항체(22)의 양단면에 수직방향으로 대응하는 위치에 소정의 폭을 갖는 제1게이트전극(26a)과 제2게이트전극(26b)이 형성되어 있는 구조를 갖는다.
상술한 구조를 갖는 본 발명의 제2실시예에 따른 Mo - C 초 박막 트랜지스터는 절연성기판(또는 절연성막) 및 반도체기판(또는 반도체막)상에 Mo - C 초 박막이 Mo - C 타아켓을 반응로내에 장착하고 반응개스로서 아세틸렌 또는 메탄개스 등을 반응개스로 주입한 상태에서 스퍼터링법으로 증착한다. 이 때, Mo - C 초 박막이 형성조건은 500℃의 온도이며, Mo과 C의 몰(mol)비의 범위를 1 : 3부터 3 : 1까지이고 두께는 0.15 내지 5nm를 갖는다.
그 다음, Mo - C 초 박막을 소정의 폭을 갖도록 사진식각법으로 패터닝하여 압 저항체(22)를 정의한다. 이어서, 전 표면상에 수정, LiNbO3, BaTiO3, PbTiO3와 같은 절연성물질 또는 ZnS, InSb와 같은 반도체물질을 증착하고 이를 패터닝하여 압전막(14)을 형성한다. 이어서, 노출된 전 표면에 도전성 금속을 증가하고 사진식각법으로 금속을 패터닝하여 상기 압 저항체(22)의 양단면에 수직방향으로 대응하는 압전막(24)의 표면 위치에 각각 소정의 폭을 갖는 제1게이트전극(26a)과 제2게이트 전극(26b)을 형성하여 박막 트랜지스터를 제조한다.
상술한 본 발명의 제2실시예에 따른 구조를 갖는 초 박막 트랜지스터는 본 발명의 제1실시예와 비교하여 구조적으로 상이하지만 형성물질이 동일하고 압전효과 및 압 저항효과를 이용하여 트랜지스터의 소오스단자(22a)와 드레인단자(22b)를 통해 흐르는 전류량을 제어하는 원리는 동일하다.
상기와 같은 구조를 갖는 본 발명의 제2실시예에 따른 트랜지스터는 제1실시예가 게이트전극(16)에 인가되는 전압에 따라 압 저항체(14)에 수직방향으로 작용하는 압력에 의해 소오스단자(22a)로부터 드레인단자(22b)로 흐르는 전류량을 제어하도록 동작한다. 이에 반해, 본 발명의 제2실시예에 따른 초 박막 트랜지스터는 상기 제1게이트전극(26a)과 제2게이트전극(26b)에 인가되는 전압에 따라 상기 두 전극사이에 전기장이 발생하고 이 전기장에 의해 압전막(24)에 수평방향의 힘이 발생하게 되어 결과적으로 상기 Mo - C 로 된 초 박막의 압 저항체(22)에 압전막(24)으로부터 수평방향의 힘이 전달된다. 이에 따라, 압 저항체(22)의 원자간의 거리가 변화하여 압 저항체(22)의 저항이 변화하게 되므로 상기 압 저항체(22)를 통과하여 소오드단자로부터 드레인단자로 흐르는 전류량이 변화하게 된다.
즉, 본 발명의 제2실시예에 따른 박막 트랜지스터는 압전막(24)의 상부표면에 서로 소정간격으로 격리된 제1게이트전극(26a)과 제2게이트전극(26b)을 형성함으로써 트랜지스터의 모든 전극에 전압이 인가되었을 때 제1게이트전극(26a)과 제2게이트전극(26b)에 인가되는 전압의 세기에 대응하여 압전막(24)에 의해 가해지는 압력에 따라 압 저항체(22)의 저항이 변화되어 소오스단자에서 압 저항체(22)를 통해 드레인단자로 흐르는 전류량이 조절될 수 있으므로 종래의 반도체 트랜지스터와 같이 게이트전극(26a,26b)에 인가되는 전압의 세기를 조절하여 드레인단자측으로 출력되는 전류량을 제어할 수 있다. 다시말해, 본 발명의 트랜지스터에 따르면, 트랜지스터의 채널층에 해당하는 압 저항체와 게이트절연막에 상당하는 압전막과 게이트전극으로 구성된 트랜지스터는 게이트전극에 인가되는 전압의 세기에 따라 발생하는 수직 또는 수평방향의 힘에 의해 트랜지스터의 입력전류에 대한 출력전류를 제어할 수 있다.
따라서, 상술한 바와 같은 본 발명의 트랜지스터에 의하면 반도체층을 사용하지 않고도 전류량을 제어할 수 있는 트랜지스터의 제조가 가능하며 기판 또는 어떤 절연막 및 반도체막상에 트랜지스터를 형성할 수 있으므로 3차원 구조를 갖는 트랜지스터의 제조가 가능하며 종래의 트랜지스터의 제조에 비하여 보다 단순화된 공정으로 제조할 수 있는 장점이 있다.
상술한 본 발명은 청구범위 및 상세한 설명에 의해 발명의 사상 및 청구의 범위를 벗어나지 않는 범위내에서 많은 변형과 변화가 가능함을 당업자에게 있어 명백하다.

Claims (17)

  1. 기판(10)의 소정영역에 형성되어 있는 Mo - C 의 압 저항체(12)와, 상기 압 저항체(12)의 중심영역 소정부분에 형성되어 있는 압전막(14)과, 상기 압전막(14)의 중심영역의 표면상에 소정의 폭으로 형성되어 있는 게이트전극(16)을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 압 저항체(12)의 양단은 소오스단자(12a) 및 드레인단자(12b)인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 압 저항체(12)는 0.15 내지 5nm의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 압 저항체(12)로서 형성된 Mo - C의 Mo - C의 몰비의 범위가 1 : 3으로부터 3 : 1까지인 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 상기 압전막(14)은 수정, LiNbO3, BaTiO3, PbTiO3또는 ZnS, InSb으로 형성됨을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 압전막(24)의 저면에 매입되어 소정의 폭과 두께로 형성되어 있는 Mo - C의 압 저항체(22)와, 상기 압전막(24)의 상부 표면중 압 저항체(22)의 양단에 수직방향으로 대응하는 위치에 각각 제1게이트전극(26a)과 제2게이트 전극(26b)이 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  7. 제6항에 있어서, 상기 압 저항체(22)의 양단은 소오스단자(26a) 및 드레인단자(26b)인 것을 특징으로 하는 박막 트랜지스터.
  8. 제6항에 있어서, 상기 압 저항체(22)는 0.15 내지 5nm의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터.
  9. 제6항에 있어서, 상기 압 저항체(22)로서 형성된 Mo - C의 Mo 대 C의 몰비의 비율이 1 : 3에서 3 : 1까지인 것을 특징으로 하는 박막 트랜지스터.
  10. 기판(10)상에 Mo - C 타아켓을 이용하여 Mo - C의 초 박막을 스퍼터링법으로 증착하고 패터닝하여 소정의 폭을 갖는 압 저항체(12)를 형성하는 공정과, 기판의 전면에 압전특성을 갖는 압전물질과 도전성 금속을 차례로 증착하는 공정과, 상기 압전물질과 도전성 금속을 차례로 식각하여 상기 압 저항체(12)의 중심 영역에 소정의 폭을 갖는 압전막(14)과 게이트 전극(16)을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제10항에 있어서, 상기 압 저항체(12)는 반응로내에 Mo - C 타아켓을 장착하고 반응개스로서 아세틸렌 또는 메탄개스를 주입하고 500℃ 이하의 온도를 가하여 스퍼터링 시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제10항에 있어서, 상기 압 저항체(12)로 형성되는 Mo과 C의 몰비의 범위는 1 : 3에서 3 : 1까지인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  13. 제10항에 있어서, 상기 압전막(14)은 수정, LiNbO3, BaTiO3, PbTiO3또는 ZnS, InSb으로 형성됨을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 기판(20) 상에 Mo - C 타아켓을 이용하여 Mo - C의 초 박막을 스퍼터링법으로 증착하고 패터닝하여 소정의 폭을 갖는 압 저항체(22)를 형성하는 공정과, 상기 기판(20) 및 압 저항체(22)의 전면에 압전 특성을 갖는 압전물질을 증착하고 사진식각법으로 상기 압 저항체(22)의 전면을 덮도록 소정의 폭으로 패터닝하는 공정과, 상기 기판(20) 및 압전막(24)의 전면에 도전성금속을 증착하고 사진식각법으로 패터닝하여 상기 압 저항체(22)의 양단에 수직방향으로 대응하는 위치에 각각 소정의 폭을 갖는 제1게이트 전극(26a)과 제2게이트 전극(26b)을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  15. 제14항에 있어서, 상기 압 저항체(22)는 반응로내에 Mo - C 타아켓을 장착하고 반응개스로서 아세틸렌 또는 메탄개스를 주입하고 500℃ 이하의 온도를 가하여 스퍼터링시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  16. 제14항에 있어서, 상기 압 저항체(22)로 형성되는 Mo과 C의 몰비의 범위는 1 : 3부터 3 : 1까지인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  17. 제14항에 있어서, 상기 압전막(24)은 수정, LiNbO3, BaTiO3, PbiTO3또는 ZnS, InSb으로 형성됨을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019950047863A 1995-12-08 1995-12-08 박막 트랜지스터 및 그의 제조방법 KR0176237B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950047863A KR0176237B1 (ko) 1995-12-08 1995-12-08 박막 트랜지스터 및 그의 제조방법
US08/712,410 US5872372A (en) 1995-12-08 1996-09-11 Thin film transistor with piezoelectric film
JP8280712A JP3040352B2 (ja) 1995-12-08 1996-10-23 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047863A KR0176237B1 (ko) 1995-12-08 1995-12-08 박막 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970054493A KR970054493A (ko) 1997-07-31
KR0176237B1 true KR0176237B1 (ko) 1999-03-20

Family

ID=19438615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047863A KR0176237B1 (ko) 1995-12-08 1995-12-08 박막 트랜지스터 및 그의 제조방법

Country Status (3)

Country Link
US (1) US5872372A (ko)
JP (1) JP3040352B2 (ko)
KR (1) KR0176237B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697850B2 (ja) * 1997-09-04 2005-09-21 セイコーエプソン株式会社 液体噴射記録ヘッド及びその製造方法
US6579612B1 (en) * 1999-06-24 2003-06-17 International Business Machines Corporation Magnetostrictive sensor structure
US6975109B2 (en) * 2000-09-01 2005-12-13 Honeywell International Inc. Method for forming a magnetic sensor that uses a Lorentz force and a piezoelectric effect
US6823739B2 (en) * 2001-12-20 2004-11-30 National Institute Of Advanced Industrial Science And Technology Thin pressure sensor and biological information measuring device using same, and biological information measuring method
US7302856B2 (en) * 2003-05-07 2007-12-04 California Institute Of Technology Strain sensors based on nanowire piezoresistor wires and arrays
US20110137184A1 (en) * 2008-08-19 2011-06-09 Fan Ren Pressure sensing
US7848135B2 (en) * 2008-09-19 2010-12-07 International Business Machines Corporation Piezo-driven non-volatile memory cell with hysteretic resistance
JP5413802B2 (ja) * 2009-06-19 2014-02-12 トヨタ自動車株式会社 歪み検出素子
US8159854B2 (en) * 2009-06-30 2012-04-17 International Business Machines Corporation Piezo-effect transistor device and applications
US8247947B2 (en) * 2009-12-07 2012-08-21 International Business Machines Corporation Coupling piezoelectric material generated stresses to devices formed in integrated circuits
US9058868B2 (en) 2012-12-19 2015-06-16 International Business Machines Corporation Piezoelectronic memory
US9287320B2 (en) * 2013-04-19 2016-03-15 SK Hynix Inc. Semiconductor device and operating method thereof
US9941472B2 (en) 2014-03-10 2018-04-10 International Business Machines Corporation Piezoelectronic device with novel force amplification
US9251884B2 (en) 2014-03-24 2016-02-02 International Business Machines Corporation Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence
US9425381B2 (en) 2014-08-26 2016-08-23 International Business Machines Corporation Low voltage transistor and logic devices with multiple, stacked piezoelectronic layers
US9287489B1 (en) 2014-10-31 2016-03-15 International Business Machines Corporation Piezoelectronic transistor with co-planar common and gate electrodes
EP3137964B1 (en) 2015-06-26 2018-05-09 SABIC Global Technologies B.V. Integrated piezoelectric cantilever actuator and transistor for touch input and haptic feedback applications
US9966466B2 (en) 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
CN109212327B (zh) * 2018-10-24 2020-08-28 清华大学 具有悬臂梁结构的高灵敏度微型电场传感器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585415A (en) * 1969-10-06 1971-06-15 Univ California Stress-strain transducer charge coupled to a piezoelectric material
US3903406A (en) * 1973-10-09 1975-09-02 Motorola Inc Acoustic wave correlator control circuitry
US4480488A (en) * 1982-02-19 1984-11-06 The General Electric Company, P.L.C. Force sensor with a piezoelectric FET
US4499515A (en) * 1982-07-14 1985-02-12 Minnesota Mining And Manufacturing Company Integrated magnetostrictive-piezoresistive magnetic recording playback head
US4665374A (en) * 1985-12-20 1987-05-12 Allied Corporation Monolithic programmable signal processor using PI-FET taps
DE68926601T2 (de) * 1988-09-02 1997-01-23 Honda Motor Co Ltd Halbleitermessaufnehmer
US5663507A (en) * 1996-03-18 1997-09-02 President And Fellows At Harvard College Semiconductor piezoelectric strain measuring transducer

Also Published As

Publication number Publication date
JP3040352B2 (ja) 2000-05-15
KR970054493A (ko) 1997-07-31
US5872372A (en) 1999-02-16
JPH09181367A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
KR0176237B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP2776083B2 (ja) 液晶表示装置およびその製造方法
EP1678766A1 (en) Metal-insulator transition switching transistor and method for manufacturing the same
US5883419A (en) Ultra-thin MO-C film transistor
US5130772A (en) Thin film transistor with a thin layer of silicon nitride
KR20040053436A (ko) 수직 구조의 반도체 박막 트랜지스터
US5173753A (en) Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JPH0230186A (ja) 薄膜電界効果トランジスタとその製造方法
CN114597260A (zh) 一种电学可控单分子开关器件及制备方法
JPH0546106B2 (ko)
JPH0629319A (ja) 薄膜トランジスタ
JPS59172774A (ja) アモルファスシリコン薄膜トランジスタ
US5049952A (en) Thin film transistor for use in a flat plate display
JPH0774360A (ja) 垂直形薄膜トランジスターの製造方法
JPH03185840A (ja) 薄膜トランジスタ
KR930003556B1 (ko) 메모리 트랜지스터 시스템
US3956042A (en) Selective etchants for thin film devices
KR100318532B1 (ko) 비정질실리콘박막트랜지스터및그제조방법
KR100273340B1 (ko) 수직형 박막 트랜지스터 및 그 제조방법
TWI312193B (en) Inverted-staggered thin film
JPH0425178A (ja) 薄膜トランジスタの製造方法
JPS63216378A (ja) 薄膜トランジスタ
JPS5818966A (ja) 薄膜電界効果トランジスタの製造方法
KR960013506B1 (ko) Difet에 의해 구동되는 박막 트랜지스터
JPS62239579A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071024

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee