JPH09179722A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH09179722A JPH09179722A JP7341353A JP34135395A JPH09179722A JP H09179722 A JPH09179722 A JP H09179722A JP 7341353 A JP7341353 A JP 7341353A JP 34135395 A JP34135395 A JP 34135395A JP H09179722 A JPH09179722 A JP H09179722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- answer
- arithmetic
- input
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【課題】入力された演算式を演算処理してその演算結果
を表示する電子計算機において、演算処理される数値デ
ータの下位桁に桁落ちが生じた場合でも、正確な答えを
得ること。 【解決手段】キー入力部１２のデータ入力キー１２ａに
より演算式データ“２47”が入力されて「ＥＸＥ」キー
１２ｂが操作されると、ＣＰＵ１１にて演算処理が開始
され、桁落ちにより下位１桁目に誤差の生じた演算結果
（答え）“１４０７…５３２５”が得られた後、ＲＯＭ
１３内の検索用テーブルデータ１３ａ及び補正用テーブ
ルデータ１３ｂにて予め記憶した演算式“２47”に対応
する正確な答えの下位４桁分の補正データ“５３２８”
が読出され、前記ＣＰＵ１１にて得られた答えの下位４
桁が入れ替えられ、正しい答え“１４０７…５３２８”
に修正されて液晶表示部１６に表示される。
を表示する電子計算機において、演算処理される数値デ
ータの下位桁に桁落ちが生じた場合でも、正確な答えを
得ること。 【解決手段】キー入力部１２のデータ入力キー１２ａに
より演算式データ“２47”が入力されて「ＥＸＥ」キー
１２ｂが操作されると、ＣＰＵ１１にて演算処理が開始
され、桁落ちにより下位１桁目に誤差の生じた演算結果
（答え）“１４０７…５３２５”が得られた後、ＲＯＭ
１３内の検索用テーブルデータ１３ａ及び補正用テーブ
ルデータ１３ｂにて予め記憶した演算式“２47”に対応
する正確な答えの下位４桁分の補正データ“５３２８”
が読出され、前記ＣＰＵ１１にて得られた答えの下位４
桁が入れ替えられ、正しい答え“１４０７…５３２８”
に修正されて液晶表示部１６に表示される。
Description
【０００１】
【発明の属する技術分野】本発明は、入力された演算式
を演算処理してその演算結果を表示する電子計算機に関
する。
を演算処理してその演算結果を表示する電子計算機に関
する。
【０００２】
【従来の技術】一般に、電子計算機では、所望の演算式
をキー入力して表示させ、演算の実行を指示すると、Ｒ
ＡＭに記憶保持した演算式に従ってＣＰＵにて演算処理
が実行され、その演算結果が表示部に表示される。
をキー入力して表示させ、演算の実行を指示すると、Ｒ
ＡＭに記憶保持した演算式に従ってＣＰＵにて演算処理
が実行され、その演算結果が表示部に表示される。
【０００３】この場合、ＣＰＵによる演算処理の途中経
過に伴ない、様々な数値データを例えばＲＡＭ内のワー
クエリアに一時的に書き込んだり、このワークエリアに
書き込んだ数値データを再びＣＰＵに読み込んで演算処
理したり、演算結果が得られるまでに何回もの様々な数
値データの処理ややり取りが必要になるが、例えば前記
ＲＡＭ内のワークエリアにおける数値データの最大記憶
可能桁数やＣＰＵにおける数値データの最大処理可能桁
数は、ＲＡＭやＣＰＵの仕様によって予め制限されてい
る。
過に伴ない、様々な数値データを例えばＲＡＭ内のワー
クエリアに一時的に書き込んだり、このワークエリアに
書き込んだ数値データを再びＣＰＵに読み込んで演算処
理したり、演算結果が得られるまでに何回もの様々な数
値データの処理ややり取りが必要になるが、例えば前記
ＲＡＭ内のワークエリアにおける数値データの最大記憶
可能桁数やＣＰＵにおける数値データの最大処理可能桁
数は、ＲＡＭやＣＰＵの仕様によって予め制限されてい
る。
【０００４】
【発明が解決しようとする課題】このため、演算に伴な
い処理される数値データの桁数が多くなり、前記ＲＡＭ
における最大記憶可能桁数やＣＰＵにおける最大処理可
能桁数を越えると、その最大可能桁数を越えた分につい
て下位側の桁が省略されて演算される、所謂、桁落ちが
生じるため、正確な演算結果が答えとして得られないこ
とがある。
い処理される数値データの桁数が多くなり、前記ＲＡＭ
における最大記憶可能桁数やＣＰＵにおける最大処理可
能桁数を越えると、その最大可能桁数を越えた分につい
て下位側の桁が省略されて演算される、所謂、桁落ちが
生じるため、正確な演算結果が答えとして得られないこ
とがある。
【０００５】図６は従来の電子計算機における“２47”
の演算処理に伴なう演算表示動作を示す図であり、同図
（Ａ）は演算式の入力表示状態を示す図、同図（Ｂ）は
演算結果の表示状態を示す図である。
の演算処理に伴なう演算表示動作を示す図であり、同図
（Ａ）は演算式の入力表示状態を示す図、同図（Ｂ）は
演算結果の表示状態を示す図である。
【０００６】データ入力キーを操作して“２47”の演算
式を入力し、「ＥＸＥ」キーにより演算の実行を指示す
ると、ＣＰＵにおける演算処理によりその答え“１４０
７…５３２５”が表示されるが、この答えには桁落ちの
影響による誤差が生じており、“２47”の正確な答え
“１４０７…５３２８”を得ることはできない。
式を入力し、「ＥＸＥ」キーにより演算の実行を指示す
ると、ＣＰＵにおける演算処理によりその答え“１４０
７…５３２５”が表示されるが、この答えには桁落ちの
影響による誤差が生じており、“２47”の正確な答え
“１４０７…５３２８”を得ることはできない。
【０００７】従って、演算桁数の多い演算処理にあって
は、答えとして得られた数値データの下位桁に、桁落ち
の影響による誤差が生じてしまうという問題がある。本
発明は前記のような問題に鑑みなされたもので、演算処
理される数値データの下位桁に桁落ちが生じた場合で
も、正確な答えを得ることが可能になる電子計算機を提
供することを目的とする。
は、答えとして得られた数値データの下位桁に、桁落ち
の影響による誤差が生じてしまうという問題がある。本
発明は前記のような問題に鑑みなされたもので、演算処
理される数値データの下位桁に桁落ちが生じた場合で
も、正確な答えを得ることが可能になる電子計算機を提
供することを目的とする。
【０００８】
【課題を解決するための手段】すなわち、本発明に係わ
る電子計算機は、演算を行なうための演算式データを入
力する式入力手段と、この式入力手段により入力された
演算式データの演算を実行する演算手段と、演算データ
と数値データとを対応させて複数記憶している記憶手段
と、この記憶手段に記憶された演算データに対し前記式
入力手段により入力された演算式データが対応している
か否かを判断する判断手段と、この判断手段により前記
式入力手段により入力された演算式データが前記記憶手
段に記憶された演算データに対応していると判断された
際、前記演算手段により得られた答えの一部を前記演算
データに対応して前記記憶手段に記憶されている数値に
置き換える答え修正手段と、この答え修正手段により修
正された値を前記入力手段により入力された演算式デー
タの答えとして表示する表示手段とを具備したことを特
徴とする。
る電子計算機は、演算を行なうための演算式データを入
力する式入力手段と、この式入力手段により入力された
演算式データの演算を実行する演算手段と、演算データ
と数値データとを対応させて複数記憶している記憶手段
と、この記憶手段に記憶された演算データに対し前記式
入力手段により入力された演算式データが対応している
か否かを判断する判断手段と、この判断手段により前記
式入力手段により入力された演算式データが前記記憶手
段に記憶された演算データに対応していると判断された
際、前記演算手段により得られた答えの一部を前記演算
データに対応して前記記憶手段に記憶されている数値に
置き換える答え修正手段と、この答え修正手段により修
正された値を前記入力手段により入力された演算式デー
タの答えとして表示する表示手段とを具備したことを特
徴とする。
【０００９】つまり、本発明に係わる電子計算機では、
例えば２m 式等の数値桁数が多くなる複数の演算データ
とそのそれぞれの演算結果の桁落ちに影響される下位ｎ
桁の数値データとを対応付けて予め記憶しておき、式入
力手段により入力された演算式データが前記予め記憶し
た演算データに対応していると判断された際には、演算
式データの演算を実行する演算手段により得られた答え
の一部（下位ｎ桁）が前記演算データに対応して前記予
め記憶した数値に置き換えられて修正され、答えとして
表示されることになる。
例えば２m 式等の数値桁数が多くなる複数の演算データ
とそのそれぞれの演算結果の桁落ちに影響される下位ｎ
桁の数値データとを対応付けて予め記憶しておき、式入
力手段により入力された演算式データが前記予め記憶し
た演算データに対応していると判断された際には、演算
式データの演算を実行する演算手段により得られた答え
の一部（下位ｎ桁）が前記演算データに対応して前記予
め記憶した数値に置き換えられて修正され、答えとして
表示されることになる。
【００１０】
【発明の実施の形態】以下図面により本発明の実施の形
態について説明する。図１は本発明の実施形態に係わる
電子計算機の電子回路の構成を示すブロック図である。
態について説明する。図１は本発明の実施形態に係わる
電子計算機の電子回路の構成を示すブロック図である。
【００１１】この電子計算機は、ＣＰＵ１１を備えてい
る。前記ＣＰＵ１１は、キー入力部１２からのキー操作
信号に応じてＲＯＭ１３に予め記憶されているシステム
プログラムを起動させ、回路各部の動作制御を実行する
もので、このＣＰＵ１１には、前記キー入力部１２，Ｒ
ＯＭ１３の他、ＲＡＭ１４、表示駆動回路１５、及び液
晶表示部１６が接続される。
る。前記ＣＰＵ１１は、キー入力部１２からのキー操作
信号に応じてＲＯＭ１３に予め記憶されているシステム
プログラムを起動させ、回路各部の動作制御を実行する
もので、このＣＰＵ１１には、前記キー入力部１２，Ｒ
ＯＭ１３の他、ＲＡＭ１４、表示駆動回路１５、及び液
晶表示部１６が接続される。
【００１２】前記キー入力部１２には、英字，数字，演
算子キー等、所望の式を変数や数値，演算子等の組合せ
により入力するためのデータ入力キー１２ａ、このデー
タ入力キー１２ａにより入力された演算式に従った演算
処理を実行させる際に操作される「ＥＸＥ」キー１２ｂ
等が備えられる。
算子キー等、所望の式を変数や数値，演算子等の組合せ
により入力するためのデータ入力キー１２ａ、このデー
タ入力キー１２ａにより入力された演算式に従った演算
処理を実行させる際に操作される「ＥＸＥ」キー１２ｂ
等が備えられる。
【００１３】前記ＲＯＭ１３には、この電子計算機の全
体の動作を制御するシステムプログラムが予め記憶され
ると共に、各種演算制御用のサブプログラムも予め記憶
される。
体の動作を制御するシステムプログラムが予め記憶され
ると共に、各種演算制御用のサブプログラムも予め記憶
される。
【００１４】また、前記ＲＯＭ１３には、検索用テーブ
ルデータ１３ａ及び補正用テーブルデータ１３ｂも予め
記憶される。図２は前記電子計算機のＲＯＭ１３に予め
記憶されるテーブルデータの内容を示す図であり、同図
（Ａ）は検索用テーブルデータ１３ａの一例を示す図、
同図（Ｂ）は補正用テーブルデータ１３ｂの一例を示す
図である。
ルデータ１３ａ及び補正用テーブルデータ１３ｂも予め
記憶される。図２は前記電子計算機のＲＯＭ１３に予め
記憶されるテーブルデータの内容を示す図であり、同図
（Ａ）は検索用テーブルデータ１３ａの一例を示す図、
同図（Ｂ）は補正用テーブルデータ１３ｂの一例を示す
図である。
【００１５】検索用テーブルデータ１３ａには、例えば
演算使用頻度が高く且つ演算に伴なう数値桁数の多い桁
落ちの影響を受ける２m （本実施形態ではｍ＝４６）以
上の複数の定型演算式が個々のアドレスに対応付けられ
て予め記憶される。
演算使用頻度が高く且つ演算に伴なう数値桁数の多い桁
落ちの影響を受ける２m （本実施形態ではｍ＝４６）以
上の複数の定型演算式が個々のアドレスに対応付けられ
て予め記憶される。
【００１６】補正用テーブルデータ１３ｂには、前記検
索用テーブルデータ１３ａに記憶された複数の定型演算
式の個々のアドレスに対応付けて、各演算式それぞれを
演算した答えのうち桁落ちに影響される下位４桁の数値
データが予め記憶される。
索用テーブルデータ１３ａに記憶された複数の定型演算
式の個々のアドレスに対応付けて、各演算式それぞれを
演算した答えのうち桁落ちに影響される下位４桁の数値
データが予め記憶される。
【００１７】前記ＲＡＭ１４には、被表示データがその
描画データとして書込まれる表示レジスタ１４ａ、キー
入力部１２におけるデータ入力キー１２ａの操作に伴な
い入力された演算データに対応する演算式が前記ＲＯＭ
１３内の検索用テーブルデータ１３ａから検索された際
に“１”にセットされる演算式検索フラグレジスタＦ、
このフラグレジスタＦに“１”がセットされ際に前記検
索用テーブルデータ１３ａにて検索された演算式に対応
するアドレスＮｏが記憶されるアドレスＮｏレジスタ１
４ｂ、そして、前記ＣＰＵ１１を中心とする各種演算処
理の過程にて入出力されるデータが一時的に記憶保持さ
れるワークエリア１４ｃ等が備えられる。
描画データとして書込まれる表示レジスタ１４ａ、キー
入力部１２におけるデータ入力キー１２ａの操作に伴な
い入力された演算データに対応する演算式が前記ＲＯＭ
１３内の検索用テーブルデータ１３ａから検索された際
に“１”にセットされる演算式検索フラグレジスタＦ、
このフラグレジスタＦに“１”がセットされ際に前記検
索用テーブルデータ１３ａにて検索された演算式に対応
するアドレスＮｏが記憶されるアドレスＮｏレジスタ１
４ｂ、そして、前記ＣＰＵ１１を中心とする各種演算処
理の過程にて入出力されるデータが一時的に記憶保持さ
れるワークエリア１４ｃ等が備えられる。
【００１８】次に、前記構成による電子計算機の動作に
ついて説明する。図３は前記電子計算機における演算処
理を示すフローチャートである。図４は前記電子計算機
における“２47”の演算処理に伴なう演算表示動作を示
す図であり、同図（Ａ）は演算式の入力表示状態を示す
図、同図（Ｂ）は演算結果の表示状態を示す図である。
ついて説明する。図３は前記電子計算機における演算処
理を示すフローチャートである。図４は前記電子計算機
における“２47”の演算処理に伴なう演算表示動作を示
す図であり、同図（Ａ）は演算式の入力表示状態を示す
図、同図（Ｂ）は演算結果の表示状態を示す図である。
【００１９】図４（Ａ）に示すように、キー入力部１２
のデータ入力キー１２ａを操作して演算したい演算式デ
ータ“２47”を入力すると、入力された演算式データは
ＲＡＭ１４内の表示レジスタ１４ａに対して表示データ
として展開され、表示駆動回路１５を介して液晶表示部
１６に表示される（ステップＳ１→Ｓ２，Ｓ３）。
のデータ入力キー１２ａを操作して演算したい演算式デ
ータ“２47”を入力すると、入力された演算式データは
ＲＡＭ１４内の表示レジスタ１４ａに対して表示データ
として展開され、表示駆動回路１５を介して液晶表示部
１６に表示される（ステップＳ１→Ｓ２，Ｓ３）。
【００２０】そして、キー入力部１２の「ＥＸＥ」キー
１２ｂを操作して前記入力表示された演算式データ“２
47”の演算実行を指示すると、当該入力された演算式デ
ータ“２47”に対応する同一の演算式が、ＲＯＭ１３内
の検索用テーブルデータ１３ａ「図２（Ａ）参照」に予
め記憶された複数の定型演算式の中から検索される（ス
テップＳ４→Ｓ５）。
１２ｂを操作して前記入力表示された演算式データ“２
47”の演算実行を指示すると、当該入力された演算式デ
ータ“２47”に対応する同一の演算式が、ＲＯＭ１３内
の検索用テーブルデータ１３ａ「図２（Ａ）参照」に予
め記憶された複数の定型演算式の中から検索される（ス
テップＳ４→Ｓ５）。
【００２１】ここで、前記キー入力表示された演算式デ
ータ“２47”と対応する同一の演算式が前記検索用テー
ブルデータ１３ａの中から検索されると、ＲＡＭ１４内
の演算式検索フラグレジスタＦに“１”がセットされ、
検索された演算式“２47”の記憶エリアを示すアドレス
Ｎｏ“２”がＲＡＭ１４内のアドレスＮｏレジスタ１４
ｂに記憶される（ステップＳ６→Ｓ７，Ｓ８）。
ータ“２47”と対応する同一の演算式が前記検索用テー
ブルデータ１３ａの中から検索されると、ＲＡＭ１４内
の演算式検索フラグレジスタＦに“１”がセットされ、
検索された演算式“２47”の記憶エリアを示すアドレス
Ｎｏ“２”がＲＡＭ１４内のアドレスＮｏレジスタ１４
ｂに記憶される（ステップＳ６→Ｓ７，Ｓ８）。
【００２２】すると、前記入力された演算式データ“２
47”に従って、ＣＰＵ１１における演算処理が実行され
る（ステップＳ９）。この場合、前記ＣＰＵ１１におけ
る演算処理では、予め演算処理可能桁数が制限されるた
め、桁数の多い数値データには桁落ちが生じることにな
り、前記ステップＳ９における“２47”の演算結果（答
え）は、下位１桁目に桁落ちによる誤差の含まれた“１
４０７…５３２５”として算出される。
47”に従って、ＣＰＵ１１における演算処理が実行され
る（ステップＳ９）。この場合、前記ＣＰＵ１１におけ
る演算処理では、予め演算処理可能桁数が制限されるた
め、桁数の多い数値データには桁落ちが生じることにな
り、前記ステップＳ９における“２47”の演算結果（答
え）は、下位１桁目に桁落ちによる誤差の含まれた“１
４０７…５３２５”として算出される。
【００２３】こうして、入力された演算式データ
“２47”の演算結果（答え）が、ＣＰＵ１１にて一旦算
出された状態で、ＲＡＭ１４内の演算式検索フラグレジ
スタＦに“１”がセットされていると判断されると、同
ＲＡＭ１４内のアドレスＮｏレジスタ１４ｂに記憶され
ているアドレスＮｏ“２”に従って、ＲＯＭ１３内の補
正用テーブルデータ１３ｂに記憶されている４桁の補正
データ“５３２８”が読み出される（ステップＳ１０→
Ｓ１１）。
“２47”の演算結果（答え）が、ＣＰＵ１１にて一旦算
出された状態で、ＲＡＭ１４内の演算式検索フラグレジ
スタＦに“１”がセットされていると判断されると、同
ＲＡＭ１４内のアドレスＮｏレジスタ１４ｂに記憶され
ているアドレスＮｏ“２”に従って、ＲＯＭ１３内の補
正用テーブルデータ１３ｂに記憶されている４桁の補正
データ“５３２８”が読み出される（ステップＳ１０→
Ｓ１１）。
【００２４】そして、前記ＲＯＭ１３内の補正用テーブ
ルデータ１３ｂから読み出された補正データ“５３２
８”は、前記ステップＳ９にて既に算出されている“２
47”の演算結果（答え）“１４０７…５３２５”に対
し、下位４桁の範囲で代入されて入れ替えられ、
“２47”の正確な演算結果（答え）“１４０７…５３２
８”として修正される（ステップＳ１２）。
ルデータ１３ｂから読み出された補正データ“５３２
８”は、前記ステップＳ９にて既に算出されている“２
47”の演算結果（答え）“１４０７…５３２５”に対
し、下位４桁の範囲で代入されて入れ替えられ、
“２47”の正確な演算結果（答え）“１４０７…５３２
８”として修正される（ステップＳ１２）。
【００２５】すると、前記ＲＡＭ１４内の演算式検索フ
ラグレジスタＦのフラグが“０”にリセットされ、入力
式“２47”の演算終了と判断されることにより、前記演
算後修正の図られた正確な演算結果（答え）“１４０７
…５３２８”がＲＡＭ１４内の表示レジスタ１４ａに表
示データとして展開され、図４（Ｂ）に示すように、表
示駆動回路１５を介して液晶表示部１６に表示される
（ステップＳ１３，Ｓ１４→Ｓ３）。
ラグレジスタＦのフラグが“０”にリセットされ、入力
式“２47”の演算終了と判断されることにより、前記演
算後修正の図られた正確な演算結果（答え）“１４０７
…５３２８”がＲＡＭ１４内の表示レジスタ１４ａに表
示データとして展開され、図４（Ｂ）に示すように、表
示駆動回路１５を介して液晶表示部１６に表示される
（ステップＳ１３，Ｓ１４→Ｓ３）。
【００２６】これにより、ＣＰＵ１１における演算処理
に伴ない桁落ちの影響により誤差の生じた演算結果（答
え）は、その下位４桁を正しい補正データと入れ替えて
修正することで、正確な演算結果（答え）として得られ
るようになる。
に伴ない桁落ちの影響により誤差の生じた演算結果（答
え）は、その下位４桁を正しい補正データと入れ替えて
修正することで、正確な演算結果（答え）として得られ
るようになる。
【００２７】図５は前記電子計算機における“２47−３
２８”の演算処理に伴なう演算表示動作を示す図であ
り、同図（Ａ）は演算式の入力表示状態を示す図、同図
（Ｂ）は演算結果の表示状態を示す図である。
２８”の演算処理に伴なう演算表示動作を示す図であ
り、同図（Ａ）は演算式の入力表示状態を示す図、同図
（Ｂ）は演算結果の表示状態を示す図である。
【００２８】この場合には、前記図３における演算処理
おいて、ステップＳ１〜Ｓ１３の処理を経て、まず、
“２47”の演算処理及び正確な演算結果（答え）“１４
０７…５３２８”への修正がなされた後、ステップＳ１
４にて演算未終了と判断されることで、再びステップＳ
５からの処理に復帰する。
おいて、ステップＳ１〜Ｓ１３の処理を経て、まず、
“２47”の演算処理及び正確な演算結果（答え）“１４
０７…５３２８”への修正がなされた後、ステップＳ１
４にて演算未終了と判断されることで、再びステップＳ
５からの処理に復帰する。
【００２９】そして、ステップＳ５，Ｓ６→Ｓ９，Ｓ１
０→Ｓ１４の処理を経て、“１４０７…５３２８−３２
８”が演算されることで、ステップＳ３に移行し、演算
式データ“２47−３２８”とその正確な演算結果（答
え）“１４０７…５０００”が液晶表示部１６に表示さ
れる。
０→Ｓ１４の処理を経て、“１４０７…５３２８−３２
８”が演算されることで、ステップＳ３に移行し、演算
式データ“２47−３２８”とその正確な演算結果（答
え）“１４０７…５０００”が液晶表示部１６に表示さ
れる。
【００３０】したがって、前記構成の電子計算機によれ
ば、キー入力部１２のデータ入力キー１２ａにより演算
式データ“２47”が入力されて「ＥＸＥ」キー１２ｂが
操作されると、ＣＰＵ１１にて演算処理が開始され、桁
落ちにより下位１桁目に誤差の生じた演算結果（答え）
“１４０７…５３２５”が得られた後、ＲＯＭ１３内の
検索用テーブルデータ１３ａ及び補正用テーブルデータ
１３ｂにて予め記憶した演算式“２47”に対応する正確
な答えの下位４桁分の補正データ“５３２８”が読出さ
れ、前記ＣＰＵ１１にて得られた答えの下位４桁が入れ
替えられ、正しい答え“１４０７…５３２８”に修正さ
れて液晶表示部１６に表示されるので、入力式の演算に
伴ない処理される数値データの桁数が多くなり、例えば
ＲＡＭ１４における最大記憶可能桁数やＣＰＵ１１にお
ける最大処理可能桁数を越え、桁落ちによる演算誤差が
生じた場合でも、正確な演算結果が答えとして得らるよ
うになる。
ば、キー入力部１２のデータ入力キー１２ａにより演算
式データ“２47”が入力されて「ＥＸＥ」キー１２ｂが
操作されると、ＣＰＵ１１にて演算処理が開始され、桁
落ちにより下位１桁目に誤差の生じた演算結果（答え）
“１４０７…５３２５”が得られた後、ＲＯＭ１３内の
検索用テーブルデータ１３ａ及び補正用テーブルデータ
１３ｂにて予め記憶した演算式“２47”に対応する正確
な答えの下位４桁分の補正データ“５３２８”が読出さ
れ、前記ＣＰＵ１１にて得られた答えの下位４桁が入れ
替えられ、正しい答え“１４０７…５３２８”に修正さ
れて液晶表示部１６に表示されるので、入力式の演算に
伴ない処理される数値データの桁数が多くなり、例えば
ＲＡＭ１４における最大記憶可能桁数やＣＰＵ１１にお
ける最大処理可能桁数を越え、桁落ちによる演算誤差が
生じた場合でも、正確な演算結果が答えとして得らるよ
うになる。
【００３１】この場合、前記実施の形態では、ＲＯＭ１
３内の検索用テーブルデータ１３ａに記憶されている複
数の定型演算式に対応させて、補正用テーブルデータ１
３ｂには、各定型演算式の答えの全桁を記憶させるので
はなく、桁落ちに影響される下位ｎ桁のみを記憶させ、
ＣＰＵ１１による演算処理後に、演算結果（答え）の下
位ｎ桁を補正データと入れ替えることで正確な値への修
正を図っているので、ＲＯＭ１３内のメモリ容量を大幅
に占有することはなく、補正データを効率的に利用する
ことができる。
３内の検索用テーブルデータ１３ａに記憶されている複
数の定型演算式に対応させて、補正用テーブルデータ１
３ｂには、各定型演算式の答えの全桁を記憶させるので
はなく、桁落ちに影響される下位ｎ桁のみを記憶させ、
ＣＰＵ１１による演算処理後に、演算結果（答え）の下
位ｎ桁を補正データと入れ替えることで正確な値への修
正を図っているので、ＲＯＭ１３内のメモリ容量を大幅
に占有することはなく、補正データを効率的に利用する
ことができる。
【００３２】
【発明の効果】以上のように、本発明に係わる電子計算
機によれば、例えば２m 式等の数値桁数が多くなる複数
の演算データとそのそれぞれの演算結果の桁落ちに影響
される下位ｎ桁の数値データとを対応付けて予め記憶し
ておき、式入力手段により入力された演算式データが前
記予め記憶した演算データに対応していると判断された
際には、演算式データの演算を実行する演算手段により
得られた答えの一部（下位ｎ桁）が前記演算データに対
応して前記予め記憶した数値に置き換えられて修正さ
れ、答えとして表示されるようになる。よって、演算処
理される数値データの下位桁に桁落ちが生じた場合で
も、正確な答えを得ることが可能になる電子計算機を提
供できる。
機によれば、例えば２m 式等の数値桁数が多くなる複数
の演算データとそのそれぞれの演算結果の桁落ちに影響
される下位ｎ桁の数値データとを対応付けて予め記憶し
ておき、式入力手段により入力された演算式データが前
記予め記憶した演算データに対応していると判断された
際には、演算式データの演算を実行する演算手段により
得られた答えの一部（下位ｎ桁）が前記演算データに対
応して前記予め記憶した数値に置き換えられて修正さ
れ、答えとして表示されるようになる。よって、演算処
理される数値データの下位桁に桁落ちが生じた場合で
も、正確な答えを得ることが可能になる電子計算機を提
供できる。
【図１】本発明の実施形態に係わる電子計算機の電子回
路の構成を示すブロック図。
路の構成を示すブロック図。
【図２】前記電子計算機のＲＯＭに予め記憶されるテー
ブルデータの内容を示す図であり、同図（Ａ）は検索用
テーブルデータの一例を示す図、同図（Ｂ）は補正用テ
ーブルデータの一例を示す図。
ブルデータの内容を示す図であり、同図（Ａ）は検索用
テーブルデータの一例を示す図、同図（Ｂ）は補正用テ
ーブルデータの一例を示す図。
【図３】前記電子計算機における演算処理を示すフロー
チャート。
チャート。
【図４】前記電子計算機における“２47”の演算処理に
伴なう演算表示動作を示す図であり、同図（Ａ）は演算
式の入力表示状態を示す図、同図（Ｂ）は演算結果の表
示状態を示す図。
伴なう演算表示動作を示す図であり、同図（Ａ）は演算
式の入力表示状態を示す図、同図（Ｂ）は演算結果の表
示状態を示す図。
【図５】前記電子計算機における“２47−３２８”の演
算処理に伴なう演算表示動作を示す図であり、同図
（Ａ）は演算式の入力表示状態を示す図、同図（Ｂ）は
演算結果の表示状態を示す図。
算処理に伴なう演算表示動作を示す図であり、同図
（Ａ）は演算式の入力表示状態を示す図、同図（Ｂ）は
演算結果の表示状態を示す図。
【図６】従来の電子計算機における“２47”の演算処理
に伴なう演算表示動作を示す図であり、同図（Ａ）は演
算式の入力表示状態を示す図、同図（Ｂ）は演算結果の
表示状態を示す図。
に伴なう演算表示動作を示す図であり、同図（Ａ）は演
算式の入力表示状態を示す図、同図（Ｂ）は演算結果の
表示状態を示す図。
１１ …ＣＰＵ、 １２ …キー入力部、 １２ａ…データ入力キー、 １２ｂ…「ＥＸＥ」キー、 １３ …ＲＯＭ、 １３ａ…検索用テーブルデータ、 １３ｂ…補正用テーブルデータ、 １４ …ＲＡＭ、 １４ａ…表示レジスタ、 １４ｂ…アドレスＮｏレジスタ、 １４ｃ…ワークエリア、 Ｆ …演算式検索フラグレジスタ、 １５ …表示駆動回路、 １６ …液晶表示部。
Claims (2)
- 【請求項１】 演算を行なうための演算式データを入力
する式入力手段と、 この式入力手段により入力された演算式データの演算を
実行する演算手段と、 演算データと数値データとを対応させて複数記憶してい
る記憶手段と、 この記憶手段に記憶された演算データに対し前記式入力
手段により入力された演算式データが対応しているか否
かを判断する判断手段と、 この判断手段により前記式入力手段により入力された演
算式データが前記記憶手段に記憶された演算データに対
応していると判断された際、前記演算手段により得られ
た答えの一部を前記演算データに対応して前記記憶手段
に記憶されている数値に置き換える答え修正手段と、 この答え修正手段により修正された値を前記入力手段に
より入力された演算式データの答えとして表示する表示
手段とを具備したことを特徴とする電子計算機。 - 【請求項２】 前記記憶手段が記憶している数値は、前
記演算手段により得られる答えの下位ｎ桁に対応した数
値であることを特徴とする請求項１記載の電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34135395A JP3567576B2 (ja) | 1995-12-27 | 1995-12-27 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34135395A JP3567576B2 (ja) | 1995-12-27 | 1995-12-27 | 電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09179722A true JPH09179722A (ja) | 1997-07-11 |
| JP3567576B2 JP3567576B2 (ja) | 2004-09-22 |
Family
ID=18345414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34135395A Expired - Fee Related JP3567576B2 (ja) | 1995-12-27 | 1995-12-27 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567576B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275932A (ja) * | 2004-03-25 | 2005-10-06 | Advanced Telecommunication Research Institute International | ハードウエアシミュレータ |
-
1995
- 1995-12-27 JP JP34135395A patent/JP3567576B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275932A (ja) * | 2004-03-25 | 2005-10-06 | Advanced Telecommunication Research Institute International | ハードウエアシミュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567576B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09179722A (ja) | 電子計算機 | |
| JP3252493B2 (ja) | 電子式計算機及びその計算処理方法 | |
| JP3941265B2 (ja) | 計算装置及び記憶媒体 | |
| JP2985965B2 (ja) | 因数分解装置 | |
| JPS59142634A (ja) | 文字処理装置 | |
| JP2651166B2 (ja) | 情報処理方法 | |
| JPH063468Y2 (ja) | 小型電子式計算機 | |
| JP2790340B2 (ja) | タイピング練習機能付きワードプロセッサ | |
| JP3498323B2 (ja) | 電子式計算機及び演算処理方法 | |
| JPH0637472Y2 (ja) | 小型電子式計算機 | |
| JP2593620B2 (ja) | 文字処理装置 | |
| JPS6225208B2 (ja) | ||
| JPH04250555A (ja) | 電子計算機 | |
| JPS5911450A (ja) | プログラム処理方式 | |
| JPH054043Y2 (ja) | ||
| US4651295A (en) | Electronic desk-top calculator | |
| JP2000122980A (ja) | 計算装置及び記憶媒体 | |
| JPH0555244U (ja) | 小型電子式計算機 | |
| JPH0922343A (ja) | 演算装置 | |
| JPS63268025A (ja) | 操作ガイダンス表示方式 | |
| JPH05127716A (ja) | 数値制御装置 | |
| JPH04372329A (ja) | 自動プログラミング装置のエラー表示方式 | |
| JPH08221367A (ja) | プリンタ付き計算機 | |
| JPH0661054B2 (ja) | 入力方法 | |
| JPH0578056B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |