JPH0917180A - 半導体素子の基板電圧調整装置 - Google Patents
半導体素子の基板電圧調整装置Info
- Publication number
- JPH0917180A JPH0917180A JP8003276A JP327696A JPH0917180A JP H0917180 A JPH0917180 A JP H0917180A JP 8003276 A JP8003276 A JP 8003276A JP 327696 A JP327696 A JP 327696A JP H0917180 A JPH0917180 A JP H0917180A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- substrate
- substrate voltage
- terminal
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 111
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000014509 gene expression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
導体素子の基板電圧を一定に維持して正確な回路動作を
行い得る半導体素子の基板電圧調整装置に関するもので
ある。 【解決手段】本発明は、一方側に印加する外部電圧を所
定レベルに降下する複数個の抵抗により構成された抵抗
列と、基板電圧により動作が制御される第1NMOSト
ランジスタと、抵抗列の抵抗値を調節する第2PMOS
トランジスタと、から構成される。
Description
電圧調整装置に係り、外部から印加する電源電圧の変化
に拘わらず半導体素子の基板電圧を一定に維持し、素子
のしきい電圧の変化及びこれによる素子の動作時点の変
化を防止して、正確な回路動作を行い得るようにした半
導体素子の基板電圧調整装置に関するものである。
性能を向上するためには陰の基板電圧VBBが必要とな
り、このとき該陰の電圧(negative voltage)を外部電
源から基板に印加していたが、別の電源を必要とするた
め電源装置が複雑となる。そこで、外部電源電圧の必要
性を除いた基板電圧調整装置が開発され、このような従
来基板電圧発生装置においては、図3に示すように、基
板103と、該基板103に印加する基板電圧の制御用
信号を出力する基板電圧調整器100と、該基板電圧調
整器100から出力した信号により発振する発振器10
1と、該発振器101の出力信号により基板電圧を発生
し前記基板103に供給する基板電圧発生器102と、
から構成されていた。
基板103に印加する電圧は、前記基板電圧調整器10
0の制御信号により発振器101及び基板電圧発生器1
02が順次制御されて発生される。
いては、図4に示すように、ソース端子は電源電圧に連
結されゲート端子は接地されドレイン端子は後述するN
MOSトランジスタ105のドレイン端子に連結される
PMOSトランジスタ104と、ドレイン端子は前記P
MOSトランジスタ104のドレイン端子と共通接続さ
れゲート端子は接地されソース端子は後述する電圧降下
部106のNMOSトランジスタ100のドレイン端子
に連結されるNMOSトランジスタ105と、該NMO
Sトランジスタ105のソース端子からの出力信号を所
定レベルの電圧に降下し基板電圧端子に印加する電圧降
下部106と、ソース端子は電源電圧に連結されドレイ
ン端子は前記PMOSトランジスタ104のドレイン端
子と接続されゲート端子は後述するインバーター108
の出力端子と共通連結されるPMOSトランジスタ10
7と、該PMOSトランジスタ107と前記PMOSト
ランジスタ104とのドレイン端子から出力する信号を
反転するインバーター108と、該インバーター108
から出力された制御信号により発振する発振器101
と、該発振器101から出力された信号により基板電圧
を発生し基板に印加する基板電圧発生器102と、から
なっていた。
置の作用に対し説明する。先ず、電源電圧がPMOSト
ランジスタ104のソース端子に印加すると、該PMO
Sトランジスタ104はターンオンし前記NMOSトラ
ンジスタ105はターンオフされ、ノードNDには電源
電圧の損失なしに電圧が現われるので、高電位を維持す
る。次いで、該高電位の電圧が前記インバーター108
に印加して反転された低電位の電圧に変換され、該低電
圧は発振器101に印加して発振動作が行われ、基板電
圧発振器102は前記発振器101の出力信号により制
御され陰の基板電圧VBBを発生する。次いで、該陰の
基板電圧VBBが図3の基板103に印加すると、その
瞬間の基板電圧の変化を感知するため設置されたNMO
Sトランジスタ105のゲート端子とソース端子間の電
位差はしきい電圧よりも増加するので、前記NMOSト
ランジスタ105はターンオンされる。
経路のループ経路が形成され、該ループ経路の形成され
る瞬間ノードND側から基板方向に放電が起こりノード
NDの電位は高電位から低電位に変化する。次いで、該
ノードNDの低電位信号が前記インバーター108の入
力端子に印加し反転されて高電位となる。
された高電位信号は発振器101に印加して該発振器1
01の動作が停止され、基板電圧発生器102の動作も
停止して基板電圧の供給が中断される。
より基板電圧が上昇して前記基板電圧とNMOSトラン
ジスタ105のゲート端子間の電圧差がしきい電圧より
も低くなると、NMOSトランジスタ105はターンオ
フされ、ノードNDの電圧VOUTは、電源電圧により
再び高電位に変換し前記インバーター108により低電
位に変換して、前記発振器101及び基板電圧発生器1
02が再び動作され、元来の安定な基板電圧が発生され
る。即ち、上昇した基板電圧は再び元来の安定な基板電
圧値に変換され半導体素子の動作が安定化される。
ステリシス用として設置された素子であって、前記イン
バーター108から出力された電圧レベルが変換する過
度状態における発振器101及び電圧発生器102の誤
動作を防止する。
の作用を数式を用いて説明する。基板電圧調整器100
が動作して正常的レベルの基板電圧が生成されると、P
MOSトランジスタ104とNMOSトランジスタ10
5とは全て飽和領域で動作する。即ち、前記PMOSト
ランジスタ104のソース端子とドレイン端子間の電流
IDSPは式1に、前記NMOSトランジスタ105の
ソース端子とドレイン端子間の電流IDSNは式2にて
夫々表示される。
トランジスタ104及びNMOSトランジスタ105の
しきい電圧であり、KPとKNは夫々PMOSトランジ
スタ104とNMOSトランジスタ105の常数であ
る。
な値であるため、基板電圧VBBに対し整理すると、式
3が求められる。
いうことがわかる。この場合、図2(A)に示したよう
に、基板電圧は線形的に電源電圧に比例し、理想的には
電源電圧が増加しても基板電圧は一定値を維持すべきで
ある。
PMOSトランジスタ104とNMOSトランジスタ1
05とを用いて基板電圧調節器を構成すると、式3に示
したように、基板電圧が電源電圧の増加に従い線形的に
増加し、基板電圧の変動が各素子のしきい電圧を変化さ
せて回路の動作時点を変化させ、正確な回路動作を得る
ことができないという不都合な点があった。
る電源電圧の変化に拘わらず半導体素子の基板電圧を一
定に維持し、素子のしきい電圧による素子の動作時点の
変化を防止して正確な回路動作を行い得る基板バイアス
電圧調整装置を提供しようとするものである。
明の目的を達成するため半導体素子の基板電圧調整装置
においては、印加する電源電圧の電流を制御する抵抗R
1と、該抵抗R1の他方側端に複数の抵抗が直列に連結
され所定レベルに電圧を調整する微細抵抗調整部と、該
微細抵抗調整部の他方側端にドレイン端子が連結され、
ゲート端子は接地され、ソース端子が基板に連結され、
該基板の電圧により動作が制御される第1NMOSトラ
ンジスタと、前記微細抵抗調整部の他方側端と前記第1
NMOSトランジスタとの共通接続点からの出力信号が
前記インバーターに印加して反転された後ゲート端子に
印加し、ソース端子及びドレイン端子は前記微細抵抗調
整部の所定抵抗に間断的に接続し、該微細抵抗調整部の
抵抗値を調整するPMOSトランジスタと、を備えてい
る。
装置の実施形態に対し図面を用いて詳細に説明する。
側端に印加し電流を制限する抵抗R1と、該抵抗R1の
他方側端に接続し微細に抵抗値を調整する微細抵抗調整
部204と、該微細抵抗調整部204の出力信号を反転
するインバーター201と、該インバーター201の反
転された出力信号がゲート端子に印加するPMOSトラ
ンジスタ203と、前記微細抵抗調整部204の出力信
号がドレイン端子に印加しゲート端子は接地されソース
端子は後述する電圧降下部に連結される第1NMOSト
ランジスタ200と、該第1NMOSトランジスタ20
0のソース端子からの出力信号が印加し所定レベルに電
圧を降下させて基板電圧端子(図示せず)に出力する電
圧降下部202と、前記インバーター201からの制御
信号によりリングオシレータが発振し該発振された信号
を出力する発振器101と、該発振器101の出力信号
により基板電圧を発生し基板に出力する基板電圧発生器
102と、から構成されている。
1に示すように、抵抗R1とノードNnとの間に直列に
連結された抵抗R2〜Rnと、前記各抵抗R2〜Rnと
並列に連結されたスイッチSW1ーSWnー1と、から
なっている。
記第1NMOSトランジスタ200のソース端子からの
出力信号がドレイン端子とゲート端子とに共通印加しソ
ース端子は基板電圧端子(図示せず)に印加する第2N
MOSトランジスタ205とによりなっている。
基板電圧調整装置の作用を説明する。
瞬間第NノードNnの出力電圧VOUTは、NMOSト
ランジスタ200のソース端子の電位がゲート端子の電
位と殆ど同様であるため動作されず、電源電圧はそのま
ま現われる。即ち、出力電圧VOUTは、高電位となっ
てインバーター201の入力端子に印加し、該インバー
ター201を通って低電位になり、発振器101と基板
電圧発生器102とを動作させ、陰電圧を発生した後、
基板電圧を基板103に供給する。
給される瞬間、NMOSトランジスタ200のゲート端
子とソース端子間の電圧差がしきい電圧よりも大きくな
るのでNMOSトランジスタ200が動作し該NMOS
トランジスタ200の動作により第NノードNnから基
板電圧間に電流経路の放電ループが形成される。
電圧方向に放電が起こり、第NノードNnの電圧VOU
Tは低電位になって前記インバーター201を通って高
電位に変換し、前記発振器101と基板電圧発生器10
2との動作を停止させ、基板103に供給される基板電
圧の発生を中止させる。
基板電圧VBBが上昇してNMOSトランジスタ200
のゲート端子とソース端子との電位差がしきい電圧より
も小さくなると、前記NMOSトランジスタ200は動
作しなくなり、再び第Nノードの電圧は電源電圧の高電
位に変換される。
発生器102を動作させ、上昇した基板電圧を元来の決
められた安定な電圧に降下させる役割を行う。
と微細抵抗調節部204との接続関係及び動作に対し説
明する。
ソース端子及びドレイン端子を各スイッチSWa、SW
bを通って抵抗R2の両方端子の第1ノードN1と第2
ノードN2とに接続する場合は、抵抗R2と並列連結さ
れたスイッチSW1は開放し残りの各スイッチSW2−
SWnー1はショートさせる。且つ、前記スイッチSW
a、SWbを第1ノードN1と第3ノードN3とに接続
する場合は、前記各抵抗R2、R3と夫々並列接続され
た各スイッチSW1、SW2は開放し残りの各スイッチ
SW3、SW4ーーSWnー1はショートさせる方式に
接続する。
になって半導体設計時に、ヒステリシス電圧レベルの調
整が容易になり、前記発振器101及び基板電圧発生器
102の動作時と停止時間の過度状態における誤動作を
防止するためのヒステリシス電圧レベルの調整が容易に
なる。
し数式を用いて説明する。図1に示したように、正常状
態で基板電圧調整器が動作するとき抵抗R1、R2ーー
ーRnを通って流れる電流IRは次式(4)に示したよ
うになる。(但し、R=R1+R2+ーーーRn)
飽和領域で動作し、ドレイン端子とソース端子間に流れ
る電流IDSNは前記式(2)のようになる。
値を有するため基板電圧に対し整理すると次の式(5)
が得られる。
の関係においては、図2Bに示すように、電源電圧が増
加しても所定の基板電圧値に至ると、基板電圧の変化は
ないということが分かる。
には、従来装置のグラフAに比べ、本発明装置のグラフ
Bが理想的な基板電圧に近接されているということが分
かり、この点は半導体チップ内部の初期電源の設定時に
有利である。
体素子の基板電圧調整装置は、外部から印加する電源電
圧の不安定な変化に拘わりなく半導体素子の基板電圧を
一定に維持し、半導体素子のしきい電圧変化とこれによ
る半導体素子の動作時点の変化とを防止して、正確な回
路動作を行い得るという効果がある。
示したブロック図である。
と基板電圧VBB間の相関関係比較表示グラフである。
ロック図である。
Claims (3)
- 【請求項1】入力する電源電圧を整流する複数個の抵抗
と、それら抵抗からの出力電圧を反転するインバーター
と、該インバーターの出力電圧により発振される発振器
と、該発振器の出力電圧により基板電圧を発生する基板
電圧発生器と、を備えた半導体素子の基板電圧調整器で
あって、 印加する電源電圧の電流を制御する抵抗(R1)と、該
抵抗(R1)の他方側端に複数の抵抗が直列に連結され
所定レベルに電圧を調整する微細抵抗調整部と、 該微細抵抗調整部の他方側端にドレイン端子が連結さ
れ、ゲート端子は接地され、ソース端子が基板に連結さ
れ、該基板の電圧により動作が制御される第1NMOS
トランジスタと、 前記微細抵抗調整部の他方側端と前記第1NMOSトラ
ンジスタとの共通接続点からの出力信号が前記インバー
ターに印加して反転された後ゲート端子に印加し、ソー
ス端子及びドレイン端子は前記微細抵抗調整部の所定抵
抗に間断的に接続し、該微細抵抗調整部の抵抗値を調整
するPMOSトランジスタと、を備えた半導体素子の基
板電圧調節装置。 - 【請求項2】前記第1NMOSトランジスタと基板との
間にドレイン端子及びゲート端子が該NMOSトランジ
スタのソース端子と共通連結されソース端子は基板に連
結されて、該NMOSトランジスタに印加する電圧を所
定レベルに降下させる第2NMOSトランジスタが追加
備えられた請求項1記載の半導体素子の基板電圧調節装
置。 - 【請求項3】前記微細抵抗調整部は、前記抵抗R1以外
の各抵抗が夫々複数個のスイッチと並列連結され、前記
PMOSトランジスタに接続されるとき該PMOSトラ
ンジスタのソース端子とドレイン端子とに連結される抵
抗と接続するスイッチはオンされ、その以外のスイッチ
はオフされるようになる請求項1記載の半導体素子の基
板電圧調整装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017890A KR0146076B1 (ko) | 1995-06-28 | 1995-06-28 | 반도체 소자의 기판 전압 레규레이터 장치 |
KR95P17890 | 1995-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0917180A true JPH0917180A (ja) | 1997-01-17 |
JP2925995B2 JP2925995B2 (ja) | 1999-07-28 |
Family
ID=19418575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8003276A Expired - Fee Related JP2925995B2 (ja) | 1995-06-28 | 1996-01-11 | 半導体素子の基板電圧調整装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5872479A (ja) |
JP (1) | JP2925995B2 (ja) |
KR (1) | KR0146076B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6172554B1 (en) * | 1998-09-24 | 2001-01-09 | Mosel Vitelic, Inc. | Power supply insensitive substrate bias voltage detector circuit |
SE518827C2 (sv) | 1999-02-17 | 2002-11-26 | Altitun Ab | Metod för karakterisering av en avstämbar laser |
DE19928762C1 (de) * | 1999-06-23 | 2000-11-23 | Siemens Ag | Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat |
SE514187C2 (sv) * | 1999-07-06 | 2001-01-22 | Altitun Ab | Förfarande och anordning för att utstyra en avstämbar laser |
US6448823B1 (en) * | 1999-11-30 | 2002-09-10 | Xilinx, Inc. | Tunable circuit for detection of negative voltages |
JP4660680B2 (ja) * | 2000-01-19 | 2011-03-30 | エスティー‐エリクソン、ソシエテ、アノニム | 電圧レベル検出回路 |
US6366069B1 (en) * | 2001-02-01 | 2002-04-02 | Intel Corporation | Hysteretic-mode multi-phase switching regulator |
US6686789B2 (en) * | 2002-03-28 | 2004-02-03 | Agere Systems, Inc. | Dynamic low power reference circuit |
KR100462863B1 (ko) * | 2002-08-08 | 2004-12-17 | 삼성전자주식회사 | 고전압 발생회로 및 방법 |
US8024172B2 (en) * | 2002-12-09 | 2011-09-20 | Netapp, Inc. | Method and system for emulating tape libraries |
CN101312794B (zh) * | 2005-11-23 | 2012-07-04 | Fsi国际公司 | 从基材上除去材料的方法 |
KR101391928B1 (ko) | 2007-09-13 | 2014-05-07 | 삼성전자주식회사 | 고전압 생성 회로 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120862A (ja) * | 1991-02-21 | 1993-05-18 | Siemens Ag | 基板バイアス電圧発生器に対する調節回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4229667A (en) * | 1978-08-23 | 1980-10-21 | Rockwell International Corporation | Voltage boosting substrate bias generator |
US4210829A (en) * | 1978-10-02 | 1980-07-01 | National Semiconductor Corporation | Power up circuit with high noise immunity |
US4356412A (en) * | 1979-03-05 | 1982-10-26 | Motorola, Inc. | Substrate bias regulator |
JPS6093531A (ja) * | 1983-10-27 | 1985-05-25 | Nec Corp | 基準電圧発生回路 |
JP2770941B2 (ja) * | 1985-12-10 | 1998-07-02 | シチズン時計株式会社 | シユミツトトリガ回路 |
JPH0736505B2 (ja) * | 1986-07-24 | 1995-04-19 | 日本電気株式会社 | シユミツトトリガ回路 |
US5081380A (en) * | 1989-10-16 | 1992-01-14 | Advanced Micro Devices, Inc. | Temperature self-compensated time delay circuits |
US5532471A (en) * | 1994-12-21 | 1996-07-02 | At&T Corp. | Optical transimpedance amplifier with high dynamic range |
US5563549A (en) * | 1995-03-17 | 1996-10-08 | Maxim Integrated Products, Inc. | Low power trim circuit and method |
-
1995
- 1995-06-28 KR KR1019950017890A patent/KR0146076B1/ko not_active IP Right Cessation
-
1996
- 1996-01-03 US US08/582,263 patent/US5872479A/en not_active Expired - Lifetime
- 1996-01-11 JP JP8003276A patent/JP2925995B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120862A (ja) * | 1991-02-21 | 1993-05-18 | Siemens Ag | 基板バイアス電圧発生器に対する調節回路 |
Also Published As
Publication number | Publication date |
---|---|
US5872479A (en) | 1999-02-16 |
KR0146076B1 (ko) | 1998-08-01 |
JP2925995B2 (ja) | 1999-07-28 |
KR970003918A (ko) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861771A (en) | Regulator circuit and semiconductor integrated circuit device having the same | |
US6064275A (en) | Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage | |
US6498469B2 (en) | Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator | |
US6025757A (en) | Piezoelectric oscillator circuit | |
US20020084830A1 (en) | Pumping voltage regulation circuit | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
JPH0738056A (ja) | 半導体集積回路装置とその電源供給方法 | |
JPH0917180A (ja) | 半導体素子の基板電圧調整装置 | |
US5481228A (en) | Method and apparatus for controlling oscillator duty cycle | |
JP3335183B2 (ja) | バッファ回路 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
KR0141157B1 (ko) | 기준전압발생회로 | |
JPH07283371A (ja) | バックバイアス電圧発生器 | |
US4532467A (en) | CMOS Circuits with parameter adapted voltage regulator | |
US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
US7057446B2 (en) | Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level | |
US7289308B2 (en) | Overcurrent protection circuit | |
JP2006520146A (ja) | 振幅レベル制御回路 | |
US6329884B1 (en) | Oscillator circuit with current limiting devices | |
WO2006035898A1 (ja) | 定電圧発生回路 | |
KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
KR100291846B1 (ko) | 전원보조회로 | |
US20220357758A1 (en) | Start-up circuit for reference voltage/current generator | |
JP2901419B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120507 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130507 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |