JPH09153817A - 丸め処理回路及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】丸め処理の際、ノイズが後段に伝搬するのを避
け得なかつた。 【解決手段】前時点までにラツチされたラツチデータと
現入力データとを比較し、差データの絶対値がしきい値
を越えたとき、ラツチ回路にラツチされるラツチデータ
の値を現入力データの値に更新するよう指示を出すよう
にする。これによりしきい値以下の変化によつて出力デ
ータに桁上がりや桁下がりが現れるがおそれをなくすこ
とができる。かくしてノイズの影響を有効に抑制するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）丸め処理の概要 （１−１）原理 （１−２）具体例による丸め処理の説明（図１） （１−２−１）桁上げ処理 （１−２−２）桁下げ処理 （２）丸め処理回路例（図２） （３）応用回路例（図３） （４）他の実施例 発明の効果

【０００２】

【発明の属する技術分野】本発明はＮ＋Ｍビツトのデイ
ジタルデータ列をＮビツトのデータ列に丸める丸め処理
回路に関する。

【０００３】

【従来の技術】従来、アナログオーデイオ信号やアナロ
グビデオ信号をＡ／Ｄ変換し、後段でデイジタル信号処
理する処理系においては、次の理由でいわゆる丸め処理
が行われている。これを図４に示すビデオカメラ１のデ
イジタル信号処理系で説明する。まずビデオカメラ１は
撮像手段等でなるアナログ信号源２（２Ｒ、２Ｇ、２
Ｂ）から出力された原色信号Ｓ_R 、Ｓ_G 、Ｓ_B をＡ／Ｄ
変換回路３（３Ｒ、３Ｇ、３Ｂ）においてデイジタル信
号に変換する。

【０００４】このときアナログ信号源２の回路処理いか
んでは、Ａ／Ｄ変換器の入力に混入するノイズをＡ／Ｄ
変換器の最小分解能１ＬＳＢより十分に小さくすること
ができるが、いかに小さくできてもＡ／Ｄ変換器の最小
桁を決めるＡ／Ｄ変換器内のコンパレータのスレツシユ
ホールド値と信号レベルが一致すればいわゆる量子化ノ
イズが発生するのを避け得ない。すなわち各Ａ／Ｄ変換
器のデイジタル出力信号Ｄ_R 、Ｄ_G 、Ｄ_B に必ず１ＬＳ
Ｂ分のノイズが混入してしまう。

【０００５】またデイジタルシグナルプロセツサ（Digi
tal Signal Processor）４では、これらデイジタル信号
入力に対して多数の積和差演算処理（デイジタルフイル
タ、マトリクス演算等）が実行されて入力時のビツト数
よりビツト数の大きなデイジタルデータが発生し、しか
も一般には精度確保方向に拡大されるので、量子化ノイ
ズも精度方向に分散されるのを避け得ない。

【０００６】このとき演算出力をそのままのビツト幅で
後段に伝送できれば問題は生じないが、一般には処理結
果を外部機器へ伝送する伝送路に容量上の制約があり、
また既に伝送フオーマツト（ビツト幅／１データサンプ
ル）も決められているため、そのままのビツト幅でデー
タを伝送することはできない。またデイジタルシグナル
プロセツサ４内で演算結果より得られたビツト幅のまま
無制限に次段へ伝送しようとすると必要なゲート数や配
線面積が増大するため、ＬＳＩの構成上も著しい不利が
生じるという問題がある。

【０００７】

【発明が解決しようとする課題】そこで切り捨て法や四
捨五入法、またランダムノイズ加算法といつた丸め処理
が行われているが、これら従来用いられている丸め処理
の場合、いかに量子化のノイズがデイジタルデータの下
位に振り分けられても丸める桁へ下位データが繰り上が
る可能性があり、丸め処理の後におけるデイジタルデー
タに１ＬＳＢ相当のノイズが残留するのを避け得なかつ
た。本発明は以上の点を考慮してなされたもので、ノイ
ズの伝搬を有効に防止することができる丸め処理回路及
びこれを内蔵する機器を提案しようとするものである。

【０００８】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、前時点までにラツチされたラツチ
データと現入力データとを比較し、差データの絶対値が
しきい値を越えたとき、ラツチ回路にラツチされるラツ
チデータの値を現入力データの値に更新するよう指示を
出すようにする。これによりしきい値以下の変化によつ
て出力データに桁上がりや桁下がりが現れるがおそれを
なくし得、ノイズの影響を抑制できる。

【０００９】

【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。

【００１０】（１）丸め処理の概要 （１−１）原理 この実施例にて説明する丸め処理回路は、順次入力され
るＮ＋Ｍビツト幅の入デイジタルデータとラツチデータ
とを比較し、当該ラツチデータに対する入力デイジタル
データの差分の絶対値が所定のしきい値以上であつた場
合だけ、入力デイジタルデータを新たにラツチし、更新
されたラツチデータのうち最下位ビツト（ＬＳＢ：Leas
t Significant _Bit）からＭビツトを切り捨てて出力す
ることを特徴とする。このように丸め処理にヒステリシ
ス特性を持たせたことにより、しきい値未満のノイズが
重畳したり、最小分解能（１ＬＳＢ）程度のノイズ分が
蓄積されて伝達される場合にもこれらに起因した出力の
変化を除くことができるようになつている。

【００１１】（１−２）具体例による丸め処理の説明 この一例を図１に示す入出力関係図を用いて具体的に説
明する。ただし図１では入力デイジタルデータのビツト
幅（Ｎ＋Ｍビツト）を１２ビツトととし、出力デイジタ
ルデータのビツト幅（Ｎビツト）を１０ビツトとする。
なお前述の原理で説明したしきい値を１２ビツト入力系
における３ＬＳＢとするものとする。これは少なくとも
１２ビツト入力系における４ＬＳＢの変化はノイズの影
響の有無によらず、本来的に桁上がり又は桁下がりが発
生し得る入力デイジタルデータの変化と考えられるから
である。

【００１２】さて本原理を応用すると、桁上がり時には
実線（白丸（○）→Ｖa →Ｖb →Ｖc →Ｖd ）で示す経
路を通り、桁下がり時には点線（Ｖd →Ｖe ……Ｖa ）
で示す階段状の経路を通る。因に桁上がり桁下がりによ
らず点線の経路を通るのは従来の切り捨て法による丸め
処理の場合である。

【００１３】（１−２−１）桁上げ処理 ここではまず実線で示す桁上がり時の経路について具体
的に説明する。なお以下の説明では、ｎクロツク目のデ
イジタルデータ（図中白丸（○）で示される値）がラツ
チ回路にラツチされているものとし、ｎ＋１クロツク目
のデイジタルデータ値が１２ビツト入力系において１Ｌ
ＳＢ〜４ＬＳＢの範囲で変化するものとする。まず１２
ビツト入力系の１ＬＳＢ分だけｎ＋１クロツク目のデイ
ジタルデータ値が大きかつた場合を考える。

【００１４】この値（黒丸（●）で示すＶa ）は、従来
の丸め処理であれば即座に点線の経路を通つて１０ビツ
ト出力系のＬＳＢに桁上がりを生じさせたであろう値で
あるが、本例の丸め処理におけるしきい値を越える変化
量ではないので、ｎクロツク目のデイジタルデータがラ
ツチ回路にそのまま保持され、１０ビツト出力系におけ
る出力に変化は生じない。

【００１５】同様に１２ビツト入力系の２ＬＳＢ〜３Ｌ
ＳＢ分だけｎ＋１クロツク目のデイジタルデータ値が大
きいときも、これらの値（黒丸（●）で示すＶb 、Ｖc
）は本例の丸め処理におけるしきい値を越えないた
め、やはりｎクロツク目のデイジタルデータがラツチ回
路にそのまま保持され、１０ビツト出力系における出力
に変化は生じない。

【００１６】（１−２−２）桁下げ処理 次に点線で示す桁下がり時の経路について説明する。こ
こでは入力デイジタルデータＶd の値がラツチ回路にラ
ツチされているものとする。このような状態で、１２ビ
ツト入力系における１ＬＳＢ分だけ小さい入力デイジタ
ルデータＶe が入力されたとする。この場合にも、ある
入力デイジタルデータの値を境に桁上がりや桁下がりが
生じるように設定されているのであれば、実線で示す経
路のように即座に１０ビツト出力系における出力に変化
が生じるのであるが、ラツチされているデイジタルデー
タ値に対する変化量が１２ビツト入力系における１ＬＳ
Ｂ分より小さいためラツチデータの更新は行われず、Ｖ
d の値の下位ビツトを切り捨てた値が１０ビツト出力系
の出力として出力される。これは変化量が１２ビツト入
力系における２ＬＳＢ分、３ＬＳＢ分の場合も同様であ
る。

【００１７】さて以上の例では、ｎクロツク目の入力デ
イジタルデータがラツチされているという仮定のもと
で、ｎ＋１クロツク目の入力デイジタルデータの値がそ
れぞれ１２ビツト入力系における１ＬＳＢ〜３ＬＳＢ分
だけ増減した場合の例で説明したが、ラツチデータが更
新されない限り、何クロツク後の入力デイジタルデータ
と比較する場合にも同様の動作となる。また以上の例で
は、ノイズの伝搬については考慮せずに説明したが、こ
の本例に示す丸め処理方法を用いると、入力デイジタル
データに対して１２ビツト入力系における１ＬＳＢ分の
ノイズが１クロツクごと蓄積される場合にも適切な値で
桁上がり又は桁下がりを生じさせることができる。

【００１８】例えば図１の下段に示すようにｎクロツク
目→（ｎ＋１）クロツク目→（ｎ＋２）クロツク目→
（ｎ＋３）クロツク目→（ｎ＋４）クロツク目の各クロ
ツク毎に１２ビツト入力系における１ＬＳＢ分のノイズ
が蓄積する場合にもラツチ回路にラツチされているデー
タは各クロツクにおけるデイジタルデータに対して１ク
ロツク前のデイジタルデータではなく、あくまでｎクロ
ツク目におけるデイジタルデータとの比較となるので蓄
積されたノイズ分によつて１２ビツト入力系における４
ＬＳＢ分の変化が表れる（ｎ＋４）クロツク目において
確実に、１０ビツト出力系の桁上げ又は桁下げを実行す
ることができる。

【００１９】（２）丸め処理回路例 図２に前述した丸め処理を実現する丸め処理回路１１の
一例を示す。丸め処理回路１１の初段はデイジタルセレ
クタ１２でなる。デイジタルセレクタ１２は、入力ライ
ンを介して順次入力される１２ビツトの入力デイジタル
データＤ_INと、１２ビツトのラツチ出力データＤ_LOUTと
のいずれかを選択するようになされ、制御データＣＴＬ
によつて切り換え動作が制御されるようになつている。
因に制御データＣＴＬが「１」の場合、デイジタルセレ
クタ１２は入力デイジタルデータＤ_INを出力し、制御デ
ータＣＴＬが「０」の場合、デイジタルセレクタ１２は
ラツチ出力データＤ_LOUTを出力するようになされてい
る。

【００２０】Ｄラツチ回路１３はセレクタ１２によつて
選択されたデイジタルデータＤ_LINをシステムクロツク
パルスＣＬＫが入力されるたびにラツチする回路であ
る。ただしセレクタ１２によつて選択されたデータがラ
ツチ出力データＤ_LOUTである場合にはその値が再度、Ｄ
ラツチ回路１３にラツチされることになつている。１２
ビツト減算回路１４は、入力デイジタルデータＤ_INと１
２ビツトのラツチ出力データＤ_LOUTとの差分を求める回
路である。なお差データには「＋」又は「−」の符号Ｓ
が表れるため出力端からは符号Ｓ分のビツト＋１２ビツ
トのデータが出力される。

【００２１】絶対値化回路１５は減算回路１４の出力に
ついて絶対値をとる回路であり、１２ビツトの差データ
だけを出力する。すなわち絶対値化回路１５は入力デイ
ジタルデータのラツチデータに対する変化量を出力す
る。絶対値比較回路１６は絶対値化回路１５によつて得
られた変化量Δと、しきい値である丸め指定値ＲＤとを
比較し、比較結果に応じて制御データＣＴＬの値を切り
替える回路出る。なおこの例の場合、丸め指定値ＲＤは
２ビツトで与えられる。絶対値比較回路１６は変化量Δ
が丸め指定値ＲＤより大きいとき、制御データＣＴＬを
「１」とし、逆に変化量Δが丸め指定値ＲＤ以下のと
き、制御データＣＴＬを「０」とするようになされてい
る。以上の構成により、量子化ノイズ等によるノイズの
影響を抜本的に抑制できるヒステリシス付き丸め処理回
路を実現できる。これによりデイジタル信号処理回路の
処理過程や最終的に出力される信号の画質や音質を向上
できる。

【００２２】（３）応用回路例 最後にこのような丸め処理回路１１を応用する回路例を
図３に示す。図４との対応部分に同一符号を付して示す
図３は、ビデオカメラ２１のデイジタル信号処理系を表
している。ビデオカメラ２１は撮像手段等でなるアナロ
グ信号源２（２Ｒ、２Ｇ、２Ｂ）から出力された原色信
号Ｓ_R 、Ｓ_G 、Ｓ_B をＡ／Ｄ変換回路３（３Ｒ、３Ｇ、
３Ｂ）においてデイジタル信号に変換し、デイジタルシ
グナルプロセツサ４に与える。

【００２３】デイジタルシグナルプロセツサ４は、Knee
回路２２（２２Ｒ、２２Ｇ、２２Ｂ）、ＤＣシフト回路
２３（２３Ｒ、２３Ｇ、２３Ｂ）、マトリクス回路２
４、Ｄ／Ａ変換前処理回路２５、Ｄ／Ａ変換回路２６、
エンコーダ２７等の回路でなる。このうちKnee回路２
２、ＤＣシフト回路２３、マトリクス回路２４、Ｄ／Ａ
変換前処理回路２５においてなんらかの丸め処理が行わ
れる。この丸め処理に前述の丸め処理回路１１を用い
る。

【００２４】なおKnee回路２２は積和差演算によつて周
波数特性を補正する回路である。因にKnee回路２２Ｒ及
び２２Ｂはデイジタル補間フイルタであり、Knee回路２
２Ｇはデイジタルローパスフイルタでなる。またＤＣシ
フト回路２３では原色デイジタル信号Ｄ_R 、Ｄ_G 、Ｄ_B
のそれぞれについてペデスタルレベルが調整される。マ
トリクス回路２４は積和差演算によつて原色デイジタル
信号Ｄ_R 、Ｄ_G 、Ｄ_B を所定の比率で混合し、輝度信号
Ｙや色差信号Ｃ_R 、Ｃ_B を発生する。またＤ／Ａ変換前
処理回路２５はＤ／Ａ変換に備えて下位ビツトの丸め処
理を実行する。

【００２５】以上のように、Ａ／Ｄ変換回路３の出力部
やデイジタルシグナルプロセツサ４を構成する各部の出
力段に丸め処理回路１１を用いることにより、各回路部
で発生されるノイズが出力データに現れるのを低減する
ことができる。これにより冗長なビツト幅をなくし得、
ＬＳＩ回路規模の削減や低消費電力化を実現することが
できる。また比較的なだらかな輝度変化の画像をデイジ
タル信号処理する場合にもノイズの影響を受けないため
偽の輪郭がでるおそれも有効に抑制することができる。

【００２６】（４）他の実施例 なお上述の実施例においては、本願に係る丸め処理回路
をビデオカメラを構成するデイジタル映像信号の処理回
路に適用する場合について述べたが、本発明はこれに限
らず、他のデイジタル信号処理回路に広く適用し得る。
例えば動画像圧縮システムのエンコーダのプリプロセス
についても広く適用し得る。これにより従来問題視され
ているノイズ混入時におけるＤＣＴ時の情報圧縮率の低
下も防止することができる。

【００２７】また上述の実施例においては、ラツチ回路
１３の前段にセレクタ１２を設ける場合について述べた
が、本発明はこれに限らず、ラツチ回路１３に対するク
ロツク信号の供給／非供給を制御信号ＣＴＬで制御する
ようにしてセレクタ１２を省略しても良い。また上述の
実施例においては、１２ビツトのデジタルデータを１０
ビツトのデイジタルデータに丸め処理する場合について
述べたが、本発明はこれに限らず、一般的にＮ＋Ｍビツ
トのデイジタルデータをＮビツトのデイジタルデータに
丸め処理する場合に広く適用し得る。またこのときラツ
チデータの更新の目安となるしきい値はＮ＋Ｍビツト入
力の（２^M ）ＬＳＢ以下に自由に設定し得る。

【００２８】

【発明の効果】上述のように本発明によれば、前時点ま
でにラツチされたラツチデータと現入力データとを比較
し、差データの絶対値がしきい値を越えたとき、ラツチ
回路にラツチされるラツチデータの値を現入力データの
値に更新するよう指示を出すようにすることにより、し
きい値以下の変化によつて出力データに桁上がりや桁下
がりが現れるがおそれをなくし得、ノイズの影響を有効
に抑制できる丸め処理回路を実現できる。

【図面の簡単な説明】

【図１】本発明による丸め処理回路の処理原理の説明に
供する略線図である。

【図２】本発明による丸め処理回路の一例を示すブロツ
ク図である。

【図３】本発明による丸め処理回路を用いた応用回路例
を示すブロツク図である。

【図４】ビデオカメラシステムを示すブロツク図であ
る。

【符号の説明】

１１……丸め処理回路、１２……デイジタルセレクタ、
１３……Ｄラツチ回路、１４……減算回路、１５……絶
対値化回路、１６……絶対値比較回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】ラツチデータの更新指示が与えられるまで
   前時点までに取り込んだラツチデータを保持し続けると
   共に、上記ラツチデータのうち最下位ビツトから所定ビ
   ツト未満のビツトを切り捨てて出力するラツチ回路と、 上記ラツチデータと現入力データとを比較し、差データ
   を出力する減算回路と、 上記差データの絶対値としきい値と比較し、当該絶対値
   が上記しきい値を越えたとき、上記ラツチ回路に上記更
   新指示を与え、現入力データの値を新たなラツチデータ
   として取り込ませるよう指示を出す比較回路とを具える
   ことを特徴とする丸め処理回路。
2. 【請求項２】デジタル信号処理回路の出力段に設けられ
   ていることを特徴とする請求項１に記載の丸め処理回
   路。
3. 【請求項３】デイジタルアナログ変換回路の前段回路出
   力部に組み込まれていることを特徴とする請求項１に記
   載の丸め処理回路。
4. 【請求項４】被写体像を映像信号として出力する撮像部
   と、 上記映像信号をデイジタル映像信号に変換するアナログ
   デイジタル変換回路と、 上記デイジタル映像信号をデイジタル信号処理して出力
   するデイジタル信号処理回路とを具え、上記デイジタル
   信号処理回路を構成する回路ブロツクの出力段には、ラ
   ツチデータの更新指示が与えられるまで前時点までに取
   り込んだラツチデータを保持し続けると共に、上記ラツ
   チデータのうち最下位ビツトから所定ビツト未満のビツ
   トを切り捨てて出力するラツチ回路と、上記ラツチデー
   タと現入力データとを比較し、差データを出力する減算
   回路と、上記差データの絶対値としきい値と比較し、当
   該絶対値が上記しきい値を越えたとき、上記ラツチ回路
   に上記更新指示を与え、現入力データの値を新たなラツ
   チデータとして取り込ませるよう指示を出す比較回路と
   でなる丸め処理回路が設けられていることを特徴とする
   撮像装置。