JPH09149049A - Ａｔｍセルの遅延変動発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力したセルを所望の遅延変動を持たせて出
力することが可能なＡＴＭセルの遅延変動発生回路を提
供する。 【解決手段】 読み出し信号１２ｂにより入力したセル
１１を出力セル１６として順次出力する遅延バッファ１
と、遅延バッファ１に遅延対象セル１１を書き込むため
の書き込み信号１２ａと、出力セル１２として読み出す
ための読み出し信号１２ｂを出力するリード・ライト制
御回路４と、書き込み信号１２ａによりカウントアップ
し、読み出し信号１２ｂによりカウントダウンを行う遅
延量監視カウント２と、２つの遅延量が設定され、遅延
量監視カウント２でカウントされた値がこの設定値に達
したことを検出すると、検出信号１３をリード・ライト
制御回路４へ出力する比較回路３Ａ，３Ｂと、比較回路
で設定されたそれぞれの遅延量の開始と終了を示す区間
信号１４をリード・ライト制御回路４に出力する区間カ
ウンタ５とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＡＴＭセルの遅延
変動発生回路に関するものであり、より具体的には入力
セルの所望の出力タイミングで出力するＡＴＭセルの遅
延変動発生回路についてのものである。

【０００２】

【従来の技術】ＡＴＭ(Asynchronous Transfer Mode)で
は、音声、画像、データの全てを５３バイトの固定長の
セルにして転送する。セルのヘッダ部分には宛先を示す
アドレスがつけられ、これがそのままＡＴＭ網内で多重
・分離・交換処理される。このためＡＴＭ網ではマルチ
メディアを単一に扱うことができる。

【０００３】図４はこのような従来技術によるＡＴＭセ
ルの遅延時間付加回路の構成を示したブロック図であ
る。図４に示すように、従来技術ではシフトレジスタを
用いてセルの遅延出力を行っていた。すなわち、遅延対
象のセル４１は、シフトレジスタ６の段数分だけ遅延し
て、セル４２を出力する。

【０００４】図５はこのような図４に示した従来技術の
動作を示すタイムチャートである。すなわち、図５
（ア）は遅延対象入力セル４１の時系列表示したもので
ある。また、図５（イ）は入力セル４１からシフトレジ
スタ６の段数を、例えば３セル分として、遅延付加され
て出力したセル４２を時系列表示したものである。

【０００５】図５（ア）に示すように、例えば一定時間
Ｔにて遅延対象セル４１が到着した時、シフトレジスタ
６に入力される。対象セル４１はシフトレジスタ６に入
力後、次の対象セル４１がシフトレジスタ６に入力され
るたびに１段づつシフトされ、３つのセルが入力された
ときシフトレジスタ６から遅延セル４２として逐次出力
される。

【０００６】たとえば、図５（イ）に示すセル１は、シ
フトレジスタ６に入力後、セル４が入力されたときに出
力される。したがって、このとき付加された遅延時間
は、遅延付加セルの平均セル到着時間Ｔとすれば、平均
３Ｔ時間遅延ということになる。

【０００７】

【発明が解決しようとする課題】このようなＡＴＭセル
の遅延変動発生回路が適用されるＡＴＭ網では、多重化
装置やスイッチングを通る際における待ち合わせによっ
てセル間隔が変動し、セル遅延変動が生じるためＡＴＭ
端末装置ではこの遅延変動の吸収が要求される。

【０００８】しかし、図４に示した従来技術では、付加
される遅延量は対象セル４２に対して一定のシフトレジ
スタ６の分しか遅延発生することができない。したがっ
て、間隔が一定のＣＢＲ（固定速度）のセルの場合に
は、遅延量も一定となりゆらぎをもたせることができな
いという欠点があった。この発明は、入力したセルを所
望の遅延変動を持たせて出力することが可能なＡＴＭセ
ルの遅延変動発生回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するた
め、この発明は、入力した遅延対象セル１１を格納し、
読み出し信号１２ｂにより入力したこのセル１１を出力
セル１６として順次出力する遅延バッファ１と、遅延バ
ッファ１に遅延対象セル１１を書き込むための書き込み
信号１２ａと、出力セル１６として読み出すための読み
出し信号１２ｂを出力するリード・ライト制御回路４
と、リード・ライト制御回路４より出力された書き込み
信号１２ａによりカウントアップし、読み出し信号１２
ｂによりカウントダウンを行う遅延量監視カウンタ２
と、少なくとも２つ以上の遅延量が設定され、遅延量監
視カウンタ２でカウントされた値がこの設定値に達した
ことを検出すると、検出信号１３をリード・ライト制御
回路４へ出力する比較回路３と、比較回路３で設定され
たそれぞれの遅延量の開始と終了を示す区間をリード・
ライト制御回路４に出力する区間カウンタ５とを有す
る。リード・ライト制御回路４は、比較回路３からの検
出信号１３と区間カウンタ５からの遅延量の開始と終了
を示す区間信号１４に応じて遅延バッファ１から出力さ
れる出力セルの読み出しタイミングを制御する。

【００１０】

【発明の実施の形態】次に、この発明によるＡＴＭセル
の遅延変動発生回路の実施の形態を詳細に説明する。図
１の１は遅延バッファ、２は遅延量監視カウンタ、３
Ａ，３Ｂは遅延設定１、遅延設定２がそれぞれ設定され
る比較回路、４は遅延バッファのリード・ライト制御回
路、５Ａ，５Ｂは遅延区間カウンタである。

【００１１】遅延付加対象となる遅延対象セル１１をリ
ード・ライト制御回路４の書き込み信号１２ａで遅延バ
ッファ１に書き込み、同時にこの書き込み信号１２ａで
遅延量監視カウンタ２をカウントアップさせる。これを
比較回路３Ａに設定された遅延量を検出するまで続け
る。比較回路３Ａがこの設定値を検出した時点で信号１
３が真になり、リード・ライト制御回路４はこの遅延量
を保持するために入力セルがあるたびに遅延バッファを
先頭から読み出す。この読み出し信号１２ｂによって遅
延量カウンタ２はカウントダウンして遅延量とカウンタ
値を一致させる。

【００１２】区間カウンタ５Ａは、遅延量１の区間の終
了を信号１４でリードライト制御回路４に知らせる。区
間カウンタ５Ａで指示される遅延量区間１（図２参照）
の終了を受けたリードライト制御回路４は、区間カウン
タ５Ｂで指示される次の遅延設定値２に移行するため、
遅延バッファ１から入力セル速度によらず遅延バッファ
を読み出し、出力セル１６として出力する。

【００１３】読み出すたびに遅延量監視カウンタ２はカ
ウントダウンし、比較回路３Ｂに設定された遅延量が検
出されるまで続ける。比較回路３Ｂがこの設定値を検出
した時点で信号１３が真になり、リード・ライト制御回
路４はこの遅延量を保持するために入力セルがあるたび
に遅延バッファを先頭から読み出す状態に遷移し、設定
値２の遅延量の保持状態となる。このタイミングで区間
カウンタ５Ｂを有効にして終了まで待つ。

【００１４】遅延量がこのように２値の場合には区間カ
ウンタ５Ｂが終了した時点でまた区間１の制御を繰り返
す。この場合の遅延の変動は設定値１と設定値２の差分
による変動となる。

【００１５】リードライト制御回路４は、遅延設定１、
２の大小、各区間の終了信号、遅延量比較の結果信号、
入力セルのタイミングにより書き込み信号１２ａと読み
出し信号信号１２ｂを出力する。

【００１６】次に、図１を図２のタイムチャートにより
説明する。図２は、本実施の形態の一例として、到着間
隔が一定値Ｔである対象セルに対して、遅延量設定値１
が３セル、遅延量設定値２が１セルの遅延変動付加の動
作を示すタイムチャートである。すなわち、ここでは遅
延設定１により比較回路３Ａには“３”が、また遅延設
定２により比較回路３Ｂには“１”がそれぞれ設定され
る。

【００１７】図２（ア）は入力セル１１の到着時間の分
布、図２（イ）は３Ｔ時間、１Ｔ時間の遅延を付加され
た出力セルタイミングである。図２（ウ）、（エ）は区
間カウンタ５Ａ，５Ｂのタイミングである。図２（オ）
は遅延量監視カウンタ２のカウント値である。そのカウ
ント値に対し、図２の（カ），（キ）は遅延量の比較結
果を出力したものである。

【００１８】図２（ア）は遅延変動が付加された後、図
２（イ）のように対象セルを出力する。説明を簡単にす
るため、ここでは対象セル１１の到着間隔は一定Ｔ時間
であるとする。

【００１９】遅延量監視カウンタ２は書き込み信号１２
ａが遅延バッファ１に出力され、入力セル１１が遅延バ
ッファ１に入力されるたびにカウンタの計数値が増加す
る。したがって入力セル１、２、３が遅延バッファ１に
格納されると、遅延量監視カウンタ２の値は“３”とな
る。これにより、図２（オ）のカウント値が遅延設定１
と一致すると、図２（カ）のように比較回路３Ａの結果
１３が真となる。

【００２０】これにより、リード・ライト制御回路４は
読み出し信号１２ｂを遅延バッファ１に出力し、この時
点から遅延バッファ１の出力は図２（イ）のように入力
から３Ｔ時間遅延して出力される。この３Ｔ時間遅延し
た状態が図２（ウ）のように区間１の終了まで推移す
る。なお、この間、読み出し信号１２ｂにより出力セル
１６が出力されるたびに遅延量監視カウンタ２にはカウ
ントダウンの信号が出力されるが、これと同じタイミン
グで書き込み信号１２ａにより入力セル１１が遅延バッ
ファ１に入力されるので、遅延量監視カウンタ２にはこ
の時点では“３”がカウントされた状態で維持される。

【００２１】次に遅延設定２の状態に移行するため、リ
ードライト制御回路４は遅延設定２が遅延設定１より小
さいのを検出して、入力セル間隔Ｔ時間より速い時間
（この場合Ｔ／２時間）で遅延バッファの読み出しを開
始し、遅延量を減少させる状態遷移を開始する。この処
理により、入力セル８を入力する間に出力セル５、６、
７を出力するため、遅延監視カウンタ２は図２（オ）の
ように遅延量３・２・１とカウントを下げていく。遅延
監視カウンタ２のカウント値が１になった時点で比較検
出回路３Ｂの出力１３が図２（キ）のように真となり、
再びリードライト制御回路４に通知される。

【００２２】この時点からリードライト制御回路４は遅
延量減少のための読み出しを停止して、入力セルの書き
込みのたびに読み出しを行う状態に遷移する。これによ
り、図２（イ）に示すように１Ｔ時間遅延した状態で、
図２（エ）の区間２が終了するまで推移する。このよう
に、遅延設定値が２値の場合には区間２が終了すると区
間１を再び開始し、上記処理を繰り返す。

【００２３】図３は発明による２値の遅延変動を時系列
表示したものであり、縦軸に遅延量を横軸に時間を示し
ている。図３により明らかなように、本実施の形態では
遅延設定１と遅延設定２が繰り返し行われているのがわ
かる。

【００２４】なお、本実施の形態では遅延設定値が３セ
ルと１セルの２値の遅延量制御の場合を示したが、本発
明はこれに限定されるものではなく、区間カウンタ５と
比較回路３を増やすことにより３値以上の遅延量制御を
同様に行うことが可能である。

【００２５】

【発明の効果】このように発明のＡＴＭセルの遅延変動
発生回路によれば、入力したセルを所望の遅延変動を持
たせて出力することが可能となる。このため、ＡＴＭ網
に接続された端末装置は、セルの遅延変動の影響を受け
ることなく、音声、画像、データ等の情報を再生するこ
とができる。

【図面の簡単な説明】

【図１】この発明によるＡＴＭセルの遅延変動発生回路
の実施の形態を示す機能ブロック図である。

【図２】図１に示したＡＴＭセルの遅延変動発生回路の
動作例を示すタイムチャートである。

【図３】図２に示した動作例を時系列表示したグラフで
ある。

【図４】図４は従来技術におけるＡＴＭセルの遅延変動
発生回路のブロック図である。

【図５】図４に示した従来技術における動作例のタイム
チャートである。

【図６】図５に示した動作例を時系列表示したグラフで
ある。

【符号の説明】

１ 遅延バッファ ２ 遅延量監視カウンタ ３Ａ・３Ｂ 比較回路 ４ リード・ライト制御回路 ５Ａ・５Ｂ 区間カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力した遅延対象セル(11)を格納し、読
   み出し信号(12b) により入力したこのセル(11)を出力セ
   ル(16)として順次出力する遅延バッファ(1)と、 遅延バッファ(1) に遅延対象セル(11)を書き込むための
   書き込み信号(12a) と、出力セル(12)として読み出すた
   めの読み出し信号(12b) を出力するリード・ライト制御
   回路(4) と、 リード・ライト制御回路(4) より出力された書き込み信
   号(12a) によりカウントアップし、読み出し信号(12b)
   によりカウントダウンを行う遅延量監視カウンタ(2)
   と、 少なくとも２つ以上の遅延量が設定され、遅延量監視カ
   ウンタ(2) でカウントされた値がこの設定値に達したこ
   とを検出すると、検出信号(13)をリード・ライト制御回
   路(4) へ出力する比較回路(3) と、 比較回路(3) で設定されたそれぞれの遅延量の開始と終
   了を示す区間をリード・ライト制御回路(4) に出力する
   区間カウンタ(5) とを有し、 リード・ライト制御回路(4) は、比較回路(3) からの検
   出信号(13)と区間カウンタ(5) からの遅延量の開始と終
   了を示す区間信号(14)に応じて遅延バッファ(1) から出
   力される出力セルの読み出しタイミングを制御すること
   を特徴とするＡＴＭセルの遅延変動発生回路。