JPH09145791A - 半導体装置及びそのテスト方法 - Google Patents
半導体装置及びそのテスト方法Info
- Publication number
- JPH09145791A JPH09145791A JP7311231A JP31123195A JPH09145791A JP H09145791 A JPH09145791 A JP H09145791A JP 7311231 A JP7311231 A JP 7311231A JP 31123195 A JP31123195 A JP 31123195A JP H09145791 A JPH09145791 A JP H09145791A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- semiconductor device
- input
- output
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】内蔵されたスキャンチェーンによる半導体装置
のテスト時間を短縮し、テスト効率を向上させる。 【解決手段】スキャンチェーンを構成するセルを入力セ
ル5の群と出力セル6の群とに区分し、それぞれの群内
でその群に属する入力セル5又は出力セル6を直列接続
する。スキャンイン端子3へ入力するデータSI のビッ
ト数が、出力セル数nに拘りなく入力セル数mで決り、
従来(m+n)・2m ビット必要であったものを、m・
2m ビットに圧縮できるので、テスト時間を短縮でき
る。又、入力セル5の群と出力セル6の群との接続順序
を入れ換えるスイッチ端子7〜16を設けると、一つの
半導体装置のテストのみならず、これからの出力信号T
0 を入力信号とする他の半導体装置のテストも効率良く
実施できる。
のテスト時間を短縮し、テスト効率を向上させる。 【解決手段】スキャンチェーンを構成するセルを入力セ
ル5の群と出力セル6の群とに区分し、それぞれの群内
でその群に属する入力セル5又は出力セル6を直列接続
する。スキャンイン端子3へ入力するデータSI のビッ
ト数が、出力セル数nに拘りなく入力セル数mで決り、
従来(m+n)・2m ビット必要であったものを、m・
2m ビットに圧縮できるので、テスト時間を短縮でき
る。又、入力セル5の群と出力セル6の群との接続順序
を入れ換えるスイッチ端子7〜16を設けると、一つの
半導体装置のテストのみならず、これからの出力信号T
0 を入力信号とする他の半導体装置のテストも効率良く
実施できる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
のテスト方法に関し、特に、内蔵されるスキャンチェー
ンによる半導体装置のテスト方法とそのテスト方法に適
したスキャンチェーンを備える半導体装置に関わるもの
である。
のテスト方法に関し、特に、内蔵されるスキャンチェー
ンによる半導体装置のテスト方法とそのテスト方法に適
したスキャンチェーンを備える半導体装置に関わるもの
である。
【0002】
【従来の技術】JATG(ジョイント・テスト・アクシ
ョン・グループ:Joint Test Action
Group)準拠の半導体装置の回路構成は、通常、
信号処理の核となるロジック部と、テスト信号の入・出
力を行い、テスト信号を保持するテスト回路とで構成さ
れる。そのテスト回路として、複数の入力セルと出力セ
ルとをチェーン状に直列接続して形成される、スキャン
チェーンと呼ばれるものがある。
ョン・グループ:Joint Test Action
Group)準拠の半導体装置の回路構成は、通常、
信号処理の核となるロジック部と、テスト信号の入・出
力を行い、テスト信号を保持するテスト回路とで構成さ
れる。そのテスト回路として、複数の入力セルと出力セ
ルとをチェーン状に直列接続して形成される、スキャン
チェーンと呼ばれるものがある。
【0003】そのようなスキャンチェーンを備える半導
体装置をテストする場合は、スキャンチェーンのスキャ
ンイン端子から所定のテスト用スキャンインデータを入
力すると、そのスキャンインデータを基に半導体装置の
各回路で所定の動作が行われて、スキャンアウト端子か
らスキャンアウトデータが出力される。半導体装置の
良,不良はそのスキャンアウト端子から出力されてくる
データが期待値と一致するかどうかに基づいて判定す
る。
体装置をテストする場合は、スキャンチェーンのスキャ
ンイン端子から所定のテスト用スキャンインデータを入
力すると、そのスキャンインデータを基に半導体装置の
各回路で所定の動作が行われて、スキャンアウト端子か
らスキャンアウトデータが出力される。半導体装置の
良,不良はそのスキャンアウト端子から出力されてくる
データが期待値と一致するかどうかに基づいて判定す
る。
【0004】図2に、スキャンチェーンを備える半導体
装置のブロック図を示す。図2を参照して、この半導体
装置1は、信号処理の核となるロジック部2と、半導体
装置のテスト時にスキャンインデータSI を入力するた
めのスキャンイン端子3と、テスト時にスキャンアウト
データSO を出力するためのスキャンアウト端子4と、
入力系統にテスト信号TI を与えると共にそのテスト信
号を保持する入力セル5と、出力系統から出力信号TO
を受けとりその信号を保持する出力セル6とで構成され
ている。入力セル5および出力セル6は、フリップフロ
ップ或いはラッチ回路のような保持回路で構成される。
図2に示す半導体装置1のスキャンチェーンは、スキャ
ンイン端子3と、入力セル5と、出力セル6と、スキャ
ンアウト端子4とを直列接続することにより、形成され
ている。
装置のブロック図を示す。図2を参照して、この半導体
装置1は、信号処理の核となるロジック部2と、半導体
装置のテスト時にスキャンインデータSI を入力するた
めのスキャンイン端子3と、テスト時にスキャンアウト
データSO を出力するためのスキャンアウト端子4と、
入力系統にテスト信号TI を与えると共にそのテスト信
号を保持する入力セル5と、出力系統から出力信号TO
を受けとりその信号を保持する出力セル6とで構成され
ている。入力セル5および出力セル6は、フリップフロ
ップ或いはラッチ回路のような保持回路で構成される。
図2に示す半導体装置1のスキャンチェーンは、スキャ
ンイン端子3と、入力セル5と、出力セル6と、スキャ
ンアウト端子4とを直列接続することにより、形成され
ている。
【0005】以下に、この半導体装置におけるスキャン
チェーンを用いたテスト方法について説明する。半導体
装置の入力系統つまり入力セル数がmであり、出力系統
つまり出力セル数がnであるとすると、一つの入力系統
をテストするには(m+n)ビットのスキャンインデー
タが必要である。従って、入力系統全てをテストするに
は、2m 回のテストを繰り返さなければならないので、
(m+n)・2m ビットのスキャンインデータSI が必
要である。この(m+n)・2m ビットのスキャンイン
データSI をスキャンイン端子3から入力し、スキャン
アウト端子4から出力されたスキャンアウトデータSO
をモニタすることにより、半導体装置1の良,不良を判
定する。
チェーンを用いたテスト方法について説明する。半導体
装置の入力系統つまり入力セル数がmであり、出力系統
つまり出力セル数がnであるとすると、一つの入力系統
をテストするには(m+n)ビットのスキャンインデー
タが必要である。従って、入力系統全てをテストするに
は、2m 回のテストを繰り返さなければならないので、
(m+n)・2m ビットのスキャンインデータSI が必
要である。この(m+n)・2m ビットのスキャンイン
データSI をスキャンイン端子3から入力し、スキャン
アウト端子4から出力されたスキャンアウトデータSO
をモニタすることにより、半導体装置1の良,不良を判
定する。
【0006】
【発明が解決しようとする課題】図2に示す従来の半導
体装置1においては、入力セル5と出力セル6とは、ス
キャンチェーン内で入り混って直列接続されている。こ
のことから、本来m個の入力系統をテストするためのス
キャンインデータSI のビット数が、入力セル数mだけ
では決まらず出力セル数nにも左右されて、(m+n)
・2m ビットと多数のビットが必要となる。その結果テ
ストベクタ及びテスト時間が増大し、チップの縮小化、
テスト時間の短縮化等に支障が生じて来ている。
体装置1においては、入力セル5と出力セル6とは、ス
キャンチェーン内で入り混って直列接続されている。こ
のことから、本来m個の入力系統をテストするためのス
キャンインデータSI のビット数が、入力セル数mだけ
では決まらず出力セル数nにも左右されて、(m+n)
・2m ビットと多数のビットが必要となる。その結果テ
ストベクタ及びテスト時間が増大し、チップの縮小化、
テスト時間の短縮化等に支障が生じて来ている。
【0007】このようなスキャンチェーンによる半導体
装置におけるテスト時間の長大化に対し、これを短縮す
るための方法として、例えば特開昭63ー157073
号公報や或いは特開昭63ー42485号公報に開示さ
れているように、スキャンチェーンを複数に分割し、1
チェーン当りのフリップフロップ回路数を減少させるこ
とにより、テスト時間を短縮化させる技術が知られてい
る。しかし、この方法では、チェーン分割数に応じてス
キャンイン端子数およびスキャンアウト端子数が増加
し、それぞれごとにテストベクタを準備しなければなら
ないなどの点でテスト費用の増大が生じる。又、分割後
のそれぞれのチェーンを並列にテストしなければならな
いなど、テスト回路が非常に複雑になる。
装置におけるテスト時間の長大化に対し、これを短縮す
るための方法として、例えば特開昭63ー157073
号公報や或いは特開昭63ー42485号公報に開示さ
れているように、スキャンチェーンを複数に分割し、1
チェーン当りのフリップフロップ回路数を減少させるこ
とにより、テスト時間を短縮化させる技術が知られてい
る。しかし、この方法では、チェーン分割数に応じてス
キャンイン端子数およびスキャンアウト端子数が増加
し、それぞれごとにテストベクタを準備しなければなら
ないなどの点でテスト費用の増大が生じる。又、分割後
のそれぞれのチェーンを並列にテストしなければならな
いなど、テスト回路が非常に複雑になる。
【0008】従って、本発明は、スキャンチェーンが一
つのシングルスキャンチェーンの半導体装置において、
そのテスト時間を短縮することを目的とするものであ
る。
つのシングルスキャンチェーンの半導体装置において、
そのテスト時間を短縮することを目的とするものであ
る。
【0009】
【課題を解決するための手段】本発明の半導体装置は、
半導体装置のテスト手段であるスキャンチェーンを備え
る半導体装置において、前記スキャンチェーンを構成す
る入力セル及び出力セルを、入力セルだけからなる入力
セル群と出力セルだけからなる出力セル群とに分け、そ
れぞれの群内ではその群に属する入力セル又は出力セル
を直列接続したことを特徴とする。
半導体装置のテスト手段であるスキャンチェーンを備え
る半導体装置において、前記スキャンチェーンを構成す
る入力セル及び出力セルを、入力セルだけからなる入力
セル群と出力セルだけからなる出力セル群とに分け、そ
れぞれの群内ではその群に属する入力セル又は出力セル
を直列接続したことを特徴とする。
【0010】本発明の半導体装置は、又、上記の半導体
装置において、前記入力セル群と前記出力セル群との接
続順序を入れ換える手段を設けたことを特徴とする。
装置において、前記入力セル群と前記出力セル群との接
続順序を入れ換える手段を設けたことを特徴とする。
【0011】本発明の半導体装置のテスト方法は、上記
構成のスキャンチェーンを備える半導体装置に対して、
前記スキャンチェーン内の入力セル数をmとしたとき、
m・2m ビットのデータによりテストを行うことを特徴
とする。
構成のスキャンチェーンを備える半導体装置に対して、
前記スキャンチェーン内の入力セル数をmとしたとき、
m・2m ビットのデータによりテストを行うことを特徴
とする。
【0012】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図1は、本発明の一実施
の形態による半導体装置のブロック図である。図1を参
照して、この半導体装置10は、信号処理の核となるロ
ジック部2と、半導体装置のテスト時にスキャンインデ
ータSI を入力するためのスキャンイン端子3と、テス
ト時にスキャンアウトデータSO を出力するためのスキ
ャンアウト端子4と、入力系統にテスト信号TI を与え
ると共にそのテスト信号を保持する入力セル5と、出力
系統から出力信号TO を受けとりその信号を保持する出
力セル6と、入力セルと出力セルとの接続順序を入れ換
えるためのスイッチ端子7〜16とで構成されている。
て、図面を参照して説明する。図1は、本発明の一実施
の形態による半導体装置のブロック図である。図1を参
照して、この半導体装置10は、信号処理の核となるロ
ジック部2と、半導体装置のテスト時にスキャンインデ
ータSI を入力するためのスキャンイン端子3と、テス
ト時にスキャンアウトデータSO を出力するためのスキ
ャンアウト端子4と、入力系統にテスト信号TI を与え
ると共にそのテスト信号を保持する入力セル5と、出力
系統から出力信号TO を受けとりその信号を保持する出
力セル6と、入力セルと出力セルとの接続順序を入れ換
えるためのスイッチ端子7〜16とで構成されている。
【0013】入力セル5と出力セル6とは、入力セルは
入力セルどうし、出力セルは出力セルどうしで、直列に
接続されている。そして、入力セル群と出力セル群と
は、この順に又はこの逆の順に直列接続される。その入
力セル群と出力セル群との接続順序は、スイッチ端子7
〜16の接続の仕方で、切り換えられる。
入力セルどうし、出力セルは出力セルどうしで、直列に
接続されている。そして、入力セル群と出力セル群と
は、この順に又はこの逆の順に直列接続される。その入
力セル群と出力セル群との接続順序は、スイッチ端子7
〜16の接続の仕方で、切り換えられる。
【0014】すなわち、スキャンイン端子3側のスイッ
チ端子7〜11を、端子7と端子9とが接続し、端子8
と端子10とが接続するようにする。又、スキャンアウ
ト端子4側のスイッチ端子12〜16を、端子12と端
子14とが接続し、端子13と端子15とが接続するよ
うにする。このようにすると、スキャンチェーンの接続
は、スキャンイン端子3→スイッチ端子7→スイッチ端
子9→出力セル6→スイッチ端子14→スイッチ端子1
2→スイッチ端子8→スイッチ端子10→入力セル5→
スイッチ端子15→スイッチ端子13→スキャンアウト
端子4というように、スキャンイン端子3→出力セル→
入力セル→スキャンアウト端子4の順になる。
チ端子7〜11を、端子7と端子9とが接続し、端子8
と端子10とが接続するようにする。又、スキャンアウ
ト端子4側のスイッチ端子12〜16を、端子12と端
子14とが接続し、端子13と端子15とが接続するよ
うにする。このようにすると、スキャンチェーンの接続
は、スキャンイン端子3→スイッチ端子7→スイッチ端
子9→出力セル6→スイッチ端子14→スイッチ端子1
2→スイッチ端子8→スイッチ端子10→入力セル5→
スイッチ端子15→スイッチ端子13→スキャンアウト
端子4というように、スキャンイン端子3→出力セル→
入力セル→スキャンアウト端子4の順になる。
【0015】一方、スキャンイン端子3側のスイッチ端
子7〜11を、端子7と端子10とが接続し、端子8と
端子11とが接続するようにする。又、スキャンアウト
端子4側のスイッチ端子12〜16を、端子12と端子
15とが接続し、端子13と端子16とが接続するよう
にする。このようにすると、スキャンチェーンの接続
は、スキャンイン端子3→スイッチ端子7→スイッチ端
子10→入力セル5→スイッチ端子15→スイッチ端子
12→スイッチ端子8→スイッチ端子11→出力セル6
→スイッチ端子16→スイッチ端子13→スキャンアウ
ト端子4というように、スキャンイン端子3→入力セル
→出力セル→スキャンアウト端子4の順になる。
子7〜11を、端子7と端子10とが接続し、端子8と
端子11とが接続するようにする。又、スキャンアウト
端子4側のスイッチ端子12〜16を、端子12と端子
15とが接続し、端子13と端子16とが接続するよう
にする。このようにすると、スキャンチェーンの接続
は、スキャンイン端子3→スイッチ端子7→スイッチ端
子10→入力セル5→スイッチ端子15→スイッチ端子
12→スイッチ端子8→スイッチ端子11→出力セル6
→スイッチ端子16→スイッチ端子13→スキャンアウ
ト端子4というように、スキャンイン端子3→入力セル
→出力セル→スキャンアウト端子4の順になる。
【0016】本実施の形態では、スキャンチェーンが入
力セル、出力セル毎にグループ分けされて直列接続され
ているので、一つの入力系統をテストするには、mビッ
トのスキャンインデータで可能である。従って、全入力
系統をテストするには、2m回のテストを繰り返すた
め、m・2m ビットのスキャンインデータでテストが可
能である。このm・2m ビットのスキャンインデータS
I をスキャンイン端子3から入力し、スイッチ端子7〜
16を、入力セル群と出力セル群の接続順序がこの順に
なるように切り換え、スキャンアウト端子4から出力さ
れるスキャンアウトデータSO をモニタすることによっ
て、半導体装置10の良,不良を判定できる。
力セル、出力セル毎にグループ分けされて直列接続され
ているので、一つの入力系統をテストするには、mビッ
トのスキャンインデータで可能である。従って、全入力
系統をテストするには、2m回のテストを繰り返すた
め、m・2m ビットのスキャンインデータでテストが可
能である。このm・2m ビットのスキャンインデータS
I をスキャンイン端子3から入力し、スイッチ端子7〜
16を、入力セル群と出力セル群の接続順序がこの順に
なるように切り換え、スキャンアウト端子4から出力さ
れるスキャンアウトデータSO をモニタすることによっ
て、半導体装置10の良,不良を判定できる。
【0017】このように、本実施の形態においては、従
来(m+n)・2m ビット必要であったスキャンインデ
ータのビット数が、出力セル数nに拘りのない、m・2
m ビットに圧縮される。従って、いま、入力セル数mと
出力セル数nとが同数でm=nであるとすれば、本実施
の形態では、テスト時間を従来のm/2m=1/2に短
縮できる。
来(m+n)・2m ビット必要であったスキャンインデ
ータのビット数が、出力セル数nに拘りのない、m・2
m ビットに圧縮される。従って、いま、入力セル数mと
出力セル数nとが同数でm=nであるとすれば、本実施
の形態では、テスト時間を従来のm/2m=1/2に短
縮できる。
【0018】又、入力セル群と出力セル群の接続順序を
入れ換えられるので、本実施の形態のテストを効率的に
行えるのみならず、本実施の形態の半導体装置とこれか
らの出力信号TO を入力とするもう一つの半導体装置と
を接続して、そのもう一つの半導体装置のテストを効率
的に行うことも可能である。
入れ換えられるので、本実施の形態のテストを効率的に
行えるのみならず、本実施の形態の半導体装置とこれか
らの出力信号TO を入力とするもう一つの半導体装置と
を接続して、そのもう一つの半導体装置のテストを効率
的に行うことも可能である。
【0019】
【発明の効果】以上説明したように、本発明では、スキ
ャンチェーンを構成するセルを入力セル群と出力セル群
とに区分し、それぞれの群内でその群に属する入力セル
又は出力セルを直列接続している。これにより本発明に
よれば、m個の入力セルをもつ半導体装置のテストに必
要なスキャンインデータのビット数を、出力セル数nに
拘りなく、m・2m に圧縮できるので、テスト時間をm
/(m+n)に短縮できる。
ャンチェーンを構成するセルを入力セル群と出力セル群
とに区分し、それぞれの群内でその群に属する入力セル
又は出力セルを直列接続している。これにより本発明に
よれば、m個の入力セルをもつ半導体装置のテストに必
要なスキャンインデータのビット数を、出力セル数nに
拘りなく、m・2m に圧縮できるので、テスト時間をm
/(m+n)に短縮できる。
【0020】又、本発明の半導体装置は、入力セル群と
出力セル群との接続順序を入れ換える手段を備えてい
る。これにより本発明によれば、一つの半導体装置のテ
ストみならず、これからの出力信号を入力信号とするも
う一つの半導体装置のテストも効率的に行うことができ
る。
出力セル群との接続順序を入れ換える手段を備えてい
る。これにより本発明によれば、一つの半導体装置のテ
ストみならず、これからの出力信号を入力信号とするも
う一つの半導体装置のテストも効率的に行うことができ
る。
【図1】本発明の一実施の形態による半導体装置のブロ
ック図である。
ック図である。
【図2】従来のスキャンチェーンを有する半導体装置の
一例のブロック図である。
一例のブロック図である。
1,10 半導体装置 2 ロジック部 3 スキャンイン端子 4 スキャンアウト端子 5 入力セル 6 出力セル 7,8,9,10,11,12,13,14,15,1
6 スイッチ端子
6 スイッチ端子
Claims (3)
- 【請求項1】 半導体装置のテスト手段であるスキャン
チェーンを備える半導体装置において、 前記スキャンチェーンを構成する入力セル及び出力セル
を、入力セルだけからなる入力セル群と出力セルだけか
らなる出力セル群とに分け、それぞれの群内ではその群
に属する入力セル又は出力セルを直列接続したことを特
徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記入力セル群と前記出力セル群との接続順序を入れ換
える手段を設けたことを特徴とする半導体装置。 - 【請求項3】 請求項1又は請求項2記載のスキャンチ
ェーンを備える半導体装置に対し、前記スキャンチェー
ン内の入力セル数をmとしたとき、m・2mビットのス
キャンインデータによりテストを行うことを特徴とする
半導体装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7311231A JP2867930B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7311231A JP2867930B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09145791A true JPH09145791A (ja) | 1997-06-06 |
JP2867930B2 JP2867930B2 (ja) | 1999-03-10 |
Family
ID=18014677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7311231A Expired - Lifetime JP2867930B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2867930B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026351A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体記憶装置及びそのテスト方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07151827A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | バウンダリスキャン用回路を具備する半導体集積回路 |
-
1995
- 1995-11-29 JP JP7311231A patent/JP2867930B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07151827A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | バウンダリスキャン用回路を具備する半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026351A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体記憶装置及びそのテスト方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2867930B2 (ja) | 1999-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7290190B2 (en) | Semiconductor integrated circuit with a test circuit | |
US4914379A (en) | Semiconductor integrated circuit and method of testing same | |
US20030056183A1 (en) | Scan test circuit, and semiconductor integrated circuit including the circuit | |
US4897837A (en) | Test circuit having selective by pass arrangement for test data | |
KR20000005251A (ko) | 프로그램가능한 딜레이를 제공하는 장치 및 방법 | |
JPH0481147B2 (ja) | ||
JPS63243890A (ja) | 半導体集積回路装置 | |
EP0414014B1 (en) | Semiconductor device and method of testing the same | |
JP2867930B2 (ja) | 半導体装置 | |
US4961159A (en) | Cellular automaton for generating random data | |
JP2746076B2 (ja) | 半導体集積回路、その設計方法およびそのテスト方法 | |
JP3190364B2 (ja) | 検査方法及び回路 | |
US7088091B2 (en) | Testing a multi-channel device | |
KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
EP0675447B1 (en) | Data transfer device and method for reducing electrical transitions | |
US20020053055A1 (en) | Semiconductor device having a test mode | |
JPH08235898A (ja) | 半導体装置 | |
JP3164316B2 (ja) | Ic試験装置 | |
JP2000338188A (ja) | 半導体集積回路の試験回路 | |
JPH10104313A (ja) | 半導体集積回路 | |
JPS63157073A (ja) | スキヤンテスト装置 | |
JPH10123214A (ja) | 論理回路のテスト方法及びテスト回路を含む論理回路装置 | |
US20050044461A1 (en) | Semiconductor device test circuit and semiconductor device | |
JPH06123761A (ja) | 大規模集積回路 | |
JPS62199048A (ja) | 試験回路付大規模集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |