JPH09140160A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【課題】相電圧を検出して上下主スイッチング素子が同
時に非導通状態になる時間（短絡防止時間）による影響
を補正するインバータ装置において、相電圧検出回路の
フォトカプラ１次側電流抑制抵抗の消費電力を低減し、
制御機器の小型化が可能なものを得ることができる。 【解決手段】上下の主スイッチング素子２・３の駆動信
号に同期して制御信号を出力するＴｄ検出制御回路１
５、この制御信号に従い、検出回路６・７に流れる電流
を制御するトランジスタ９を設け、このトランジスタ９
は、短絡防止時間における相電圧の検出に必要な時間に
導通状態となり、不要な時間は非導通状態となるようし
て、抵抗７等に消費される平均消費電力を低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、低消費電力が要
求されるインバータ装置に関する。

【０００２】

【従来の技術】図１０は、例えば特開平４−６９０６６
号公報に示された従来のインバータ装置であり、３相出
力の内の１相分を出力する回路であり、図１１は図１０
に示されたインバータ装置の動作を示す波形図である。

【０００３】・図１０の説明 図１０において、１は直流電源、２はコレクタと直流電
源１のプラス電極とが接続され、ベース駆動回路１４か
らの入力に応じた出力をエミッタに出力するトランジス
タである上アームの主スイッチング素子、３はコレクタ
とこの上アームの主スイッチング素子２とが接続され、
同じくベース駆動回路１４からの入力に応じた出力をエ
ミッタに出力するトランジスタである下アームの主スイ
ッチング素子、この下アームのエミッタは直流電源１の
マイナス電極に接続されている。これらの主スイッチン
グ素子２・３は、ベース駆動回路１４からのスイッチン
グ信号によって、交互にオン・オフすることにより外部
に交流電源（この交流電源の電圧を相電圧という）を供
給する。但し、交互にオン・オフする場合も、短絡を防
止するため両者がオフとなる期間があり、これを短絡防
止時間（以下、Ｔｄと略す）と呼ぶ。

【０００４】４・５は各々主スイッチング素子２又は主
スイッチング素子３のコレクタ・エミッタ間に接続され
たフリーホイールダイオード、６は両主スイッチング素
子２・３間のエミッタ・コレクタ間に接続され、相電圧
に応じた信号を検出信号として出力し、それと同時に検
出信号と相電圧とを絶縁する働きを持つフォトカプラ、
７は両主スイッチング素子２・３間のエミッタ・コレク
タ間とフォトカプラ６の間に接続され、このフォトカプ
ラ６の１次側に流れる電流を制限する電流制限抵抗、８
は所定の電源からフォトカプラ６の２次側に流れる電流
を制限するプルアップ抵抗である。

【０００５】１０は、インバータ部を示しており、以上
の２〜８までを構成要素として有している。通常、イン
バータ部１０は３相分の相電圧を出力するが、３相の相
電圧をそれぞれ出力する回路はいずれも同様の構成なの
で、ここでは１相分のみを示している。１１は、このイ
ンバータ部１０に接続され、インバータ部１０の出力す
る相電圧を３相分入力して駆動する誘導電動機である。

【０００６】１２は検出信号と、図示しない制御回路か
ら出力される理想インバータの出力相電圧（以下、理想
相電圧と呼ぶ）を入力して、検出信号と理想相電圧との
差（時間差）を検出し、実際の相電圧が理想相電圧に近
くなるように次のＴｄ生成回路１３へ補正信号を出力す
るＴｄ補正回路である。１３は上記補正信号にＴｄを挿
入するとともに、主スイッチング素子２・３のＯＮ／Ｏ
ＦＦを制御する信号を出力するＴｄ生成回路である。

【０００７】１４はこのＴｄ生成回路１３からのスイッ
チング信号を受け取って、このスイッチング信号を基に
実際に主スイッチング素子２・３を駆動するベース駆動
回路である。このベース駆動回路１４は主スイッチング
素子２・３のベースに流れる電流を制御して、主スイッ
チング素子２・３のＯＮ／ＯＦＦを制御する。

【０００８】・図１１の説明 次に、図１１を説明する。図１１はこの実施の形態１の
インバータ装置（図１０）の動作を示す波形図である。
この図１１において、Ｓ１は（図１０に）図示しない制
御回路が出力しＴｄ補正回路１２に入力される理想イン
バータの出力相電圧である。Ｓ２は上アームの主スイッ
チング素子２の実際のスイッチングを示している。Ｓ３
は同様に下アームの主スイッチング素子３のスイッチン
グを示している。Ｓ４はインバータ部１０が実際に出力
する出力相電圧、Ｓ５はフォトカプラ６がＴｄ補正回路
１２へ出力する検出信号である。

【０００９】＜動作＞次に動作について説明する。な
お、通常インバータ部１０は３相で構成されるが、いず
れも同じ構成なので以下１相のみを説明する。図１０に
示すインバータ装置において、両主スイッチング素子２
・３は同時にＯＦＦとなるＴｄを間に挟んで図１１のＳ
２・Ｓ３に示すように交互にＯＮする。ここで、例えば
インバータ出力電流が図１０中にＩｏで示される向きで
ある場合を考えると、Ｔｄの期間においては下アームの
フリーホイールダイオード５がＯＮするため、インバー
タ部１０の出力相電圧は図１１Ｓ４に示すような波形と
なり、相電圧が高レベルのときは電流制限抵抗７を通じ
てフォトカプラ６の１次側発光ダイオードに電流が流れ
て２次側トランジスタをＯＮさせるため、検出信号Ｓ５
はＬＯＷレベルとなる。この検出信号Ｓ５はＴｄ補正回
路１２、Ｔｄ生成回路１３を通じてベース駆動回路１４
へ帰還され、理想的なＴｄと実際のＴｄとの間の誤差を
少なくするように制御される。

【００１０】

【発明が解決しようとする課題】しかしながら従来のイ
ンバータ装置においては、図１１のＳ５で示される検出
信号において、Ｔｃの期間であってＬＯＷレベルである
期間はフォトカプラ６の１次側発光ダイオードに電流が
流れ続け、フォトカプラ６の１次側に接続された電流制
限抵抗７にて電力を消費する。この消費電力は、例え
ば、直流電圧数百Ｖ、発光ダイオード順電流十数ｍＡと
すると、最大１０Ｗにも達するという問題があった。こ
の発明は、かかる問題点を解決するためになされたもの
で、電流制限抵抗７の消費電力を抑制することをことを
目的としている。

【００１１】

【課題を解決するための手段】この発明にかかるインバ
ータ装置においては、外部から供給される直流電源に基
づき交流電源を発生する主スイッチ部と、上記主スイッ
チ部の出力に基づき上記交流電源の相電圧に対応する検
出信号を発生するとともに、上記検出信号に基づき上記
主スイッチ部による上記直流電源の入切のタイミングを
制御するスイッチング信号を出力する制御部と、上記ス
イッチング信号に同期して、上記検出信号が上記タイミ
ングの制御に必要とされる期間中上記主スイッチ部の出
力を上記制御部へ供給し、不要な期間中供給を抑制する
ことにより上記制御部における消費電力を低減する制御
スイッチ部と、を備えたものである。上記主スイッチン
グ部は、トランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴ
Ｏ等の各種スイッチング素子から構成されている。上記
必要な期間には、例えば、上記短絡防止期間、及び、こ
の期間の前後予め定められた期間が含まれる。

【００１２】また、上記主スイッチ部は、オンすること
により正の電圧を出力する上アームのスイッチング素子
と、オンすることにより負の電圧を出力する下アームの
スイッチ素子とを備え、上記制御部は、上記交流電源出
力の電圧である相電圧の波形の立ち上がり及び立ち下が
りを検知して、上記主スイッチ部のスイッチのタイミン
グを制御し、上記制御スイッチ部は、上記上アーム及び
上記下アームのスイッチング素子をともにオフとする信
号を受けたときに、上記上アーム及び下アームのスイッ
チング素子がともにオフとなるよりも早く上記制御部へ
の信号の供給をオンとし、上記上アーム又は上記下アー
ムのスイッチング素子がオンとなった後予め定められた
時間経過後にオフとすることを特徴とするものである。

【００１３】また、上記制御スイッチ部は、上記制御部
に流れる電流を制御するスイッチ部と、上記上アーム及
び上記下アームのスイッチング素子をともにオフとする
信号を受けている間、オンを表す信号を出力する短絡防
止期間検出部と、上記短絡防止期間検出部の出力を予め
定められた時間遅延させて出力する遅延部と、上記短絡
防止期間検出部又は上記遅延部の出力がオンを表す信号
であるときに、上記スイッチ部をオンにするドライバ
と、を備えたものである。

【００１４】また、上記主スイッチ部は、オンすること
により正の電圧を出力する上アームのスイッチング素子
と、オンすることにより負の電圧を出力する下アームの
スイッチ素子とを備え、上記上アーム又は上記下アーム
のスイッチング素子のいずれか一方を第１のスイッチン
グ素子とし、他方を第２のスイッチング素子としたとき
に、上記制御部は、上記第１のスイッチング素子の出力
を検知することにより、上記主スイッチ部のスイッチタ
イミングを制御し、上記制御スイッチ部は、上記第２の
スイッチング素子へ入力される上記スイッチング信号を
検知するとともに、この検知するスイッチング信号がオ
フを表す信号となったときに上記第２のスイッチング素
子がオンとなるよりも前にオンとなり、オフを表す信号
となった後予め定められた時間経過後にオフとなること
を特徴とするものである。

【００１５】

【発明の実施の形態】

実施の形態１． ・図１の説明 図１は、実施の形態１にかかるＰＷＭ方式のインバータ
装置の回路図である。図１において、１は直流電源、２
はコレクタと直流電源１のプラス電極とが接続され、ベ
ース駆動回路１４からの入力に応じた出力をエミッタに
出力するトランジスタである上アームの主スイッチング
素子、３はコレクタとこの上アームの主スイッチング素
子２とが接続され、同じくベース駆動回路１４からの入
力に応じた出力をエミッタに出力するトランジスタであ
る下アームの主スイッチング素子、この下アームのエミ
ッタは直流電源１のマイナス電極に接続されている。こ
れらの主スイッチング素子２・３は、ベース駆動回路１
４からのスイッチング信号によって、交互にオン・オフ
することにより外部に交流電源（この交流電源の電圧を
相電圧という）を供給する。但し、交互にオン・オフす
る場合も、短絡を防止するため両者がオフとなる期間が
あり、これを短絡防止時間（以下、Ｔｄと略す）と呼
ぶ。

【００１６】４・５は各々主スイッチング素子２又は主
スイッチング素子３のコレクタ・エミッタ間に接続され
たフリーホイールダイオード、６は両主スイッチング素
子２・３間のエミッタ・コレクタ間に接続され、相電圧
に応じた信号を検出信号として出力し、それと同時に検
出信号と相電圧とを絶縁する働きを持つフォトカプラ、
７は両主スイッチング素子２・３間のエミッタ・コレク
タ間とフォトカプラ６の間に接続され、このフォトカプ
ラ６の１次側に流れる電流を制限する電流制限抵抗、８
は所定の電源からフォトカプラ６の２次側に流れる電流
を制限するプルアップ抵抗である。

【００１７】９はフォトカプラ６の１次側に接続される
とともに、Ｔｄ検出制御回路１５の出力信号によって駆
動されＴｄ補正に必要な期間にオンし、不必要な期間に
オフすることにより、電流制限抵抗７及びフォトカプラ
６に流れる電流を制御する制御トランジスタである。こ
の制御トランジスタ９の働きにより、電流制限抵抗７に
流れる電流の総量を削減することができ、発熱量、消費
電力ともに削減することができるという効果がある。

【００１８】１０は、インバータ部を示しており、以上
の２〜９までを構成要素として有している。通常、イン
バータ部１０は３相分の相電圧を出力するが、３相の相
電圧をそれぞれ出力する回路はいずれも同様の構成なの
で、ここでは１相分のみを示している。１１は、このイ
ンバータ部１０に接続され、インバータ部１０の出力す
る相電圧を３相分入力して駆動する誘導電動機である。

【００１９】１２は検出信号と、図示しない制御回路か
ら出力される理想インバータの出力相電圧（以下、理想
相電圧と呼ぶ）を入力して、検出信号と理想相電圧との
差（時間差）を検出し、実際の相電圧が理想相電圧に近
くなるように次のＴｄ生成回路１３へ補正信号を出力す
るＴｄ補正回路である。

【００２０】この補正を行わない場合には、主スイッチ
ング素子２・３、フリーホイールダイオード４・５等の
各素子やそれらの配線等で起こる様々な原因又はインバ
ータ装置を接続する機器の特性（例えば、誘導電動機１
１のリアクタンス成分）から、理想的な出力相電圧を得
られないといった現象が起きる。具体的には、出力相電
圧の正の電圧を保つ期間が長く或は短くなったり、ま
た、逆に負の電圧を保つ期間が長く或は短くなったりす
る。例えば、インバータ装置に誘導電動機１１を接続し
た場合には、誘導電動機１１のリアクタンス成分により
出力相電圧の電圧をＬＯＷとした後にも、フリーホイー
ルダイオード５を通って電流がしばらくの間流れてしま
う。このような現象を補正しないと、インバータ部１０
から出力相電圧の供給を受ける機器の正常な動作に影響
を与えてしまう。例えば、この図１に示した回路では、
誘導電動機１１の回転力等に影響を与える。

【００２１】このＴｄ補正回路１２は、出力相電圧の正
の電圧を保つ期間、負の電圧を保つ期間を理想相電圧に
近づけるために、実際の出力相電圧と理想相電圧との時
間差を検出して、時間差がなくなるように補正信号を出
力する。この補正信号はＴｄ生成回路１３を介して主ス
イッチング素子２・３のＯＮ／ＯＦＦタイミングを制御
する信号である。例えば、実際に得られた出力相電圧Ｓ
４の正の電圧の期間が、理想相電圧Ｓ１の正の電圧の期
間よりも長い場合には、現在のタイミングよりも早いタ
イミングでスイッチングを行うように、補正信号を出力
する。上記の検出信号Ｓ５は出力相電圧Ｓ４の状態を検
出するために用いられる。補正信号は、波形の立ち上が
り又は立ち下がりで主スイッチング素子２・３のスイッ
チングタイミングを表す矩形波であるから、スイッチン
グタイミングは波形の立ち上がり又は立ち下がりのタイ
ミングをずらすことで調整できる。

【００２２】１３は上記補正信号にＴｄを挿入するとと
もに、主スイッチング素子２・３のＯＮ／ＯＦＦを制御
する信号を出力するＴｄ生成回路である。Ｔｄ補正回路
１２から入力した補正信号からは主スイッチング素子２
・３のＯＮ／ＯＦＦタイミングを得ることができるが、
この補正信号のままでは上アームと下アームの主スイッ
チング素子２・３の短絡防止時間Ｔｄが考慮されていな
いため、短絡してしまう可能性がある。このＴｄ生成回
路１３は、補正信号を参照して正及び負の電圧を生成す
るタイミングを得るとともに、このタイミングでＴｄを
含む主スイッチング素子２・３のＯＮ／ＯＦＦを制御す
るスイッチング信号を出力する。

【００２３】１４はこのＴｄ生成回路１３からのスイッ
チング信号を受け取って、このスイッチング信号を基に
実際に主スイッチング素子２・３を駆動するベース駆動
回路である。このベース駆動回路１４は主スイッチング
素子２・３のベースに流れる電流を制御して、主スイッ
チング素子２・３のＯＮ／ＯＦＦを制御する。また、同
時に、Ｔｄ検出制御回路１５を制御する同期信号を出力
する。この同期信号は相電圧からＴｄ補正に必要な検出
信号を得るのに必要な期間中、制御トランジスタ９がオ
ンとなるように出力される。

【００２４】１５は同期信号を受け取って、制御トラン
ジスタ９のベースをドライブし、制御トランジスタ９の
オン・オフを制御するＴｄ検出制御回路である。このオ
ン・オフは上記ベース駆動回路１４でも述べたように、
Ｔｄ補正に必要な検出信号を得るのに十分な期間中にオ
ンとなり、それ以外の期間ではオフとなるように制御す
る。このため、検出信号を出力するのに必要な期間以外
は、電流制限抵抗７に流れる電流が抑制する（流れな
い）ように働くため、電流制限抵抗７及びフォトカプラ
６によって消費される電力を少なくすることができる。

【００２５】・図２の説明 次に、図２を説明する。図２はこの実施の形態１のイン
バータ装置（図１）の動作を示す波形図である。この図
２において、Ｓ１は（図１に）図示しない制御回路が出
力しＴｄ補正回路１２に入力される理想インバータの出
力相電圧である。Ｓ２は上アームの主スイッチング素子
２の実際のスイッチングを示している。（Ｔｄ生成回路
１３が出力するスイッチング信号は、Ｓ２・Ｓ３で示し
た実際のスイッチングと比べて、位相が早い。この点
は、重要であるがその理由については後述する）。Ｓ３
は同様に下アームの主スイッチング素子３のスイッチン
グを示している。Ｓ４はインバータ部１０が実際に出力
する出力相電圧、Ｓ５はフォトカプラ６がＴｄ補正回路
１２へ出力する検出信号、Ｓ６ａはＴｄ検出制御回路１
５が制御トランジスタ９へ出力する出力電圧（以下、Ｔ
ｄ検出制御回路出力と呼ぶ）、Ｓ７は電流制限抵抗７の
両端子間に発生する電圧（以下、電流制限抵抗電圧と呼
ぶ）である。

【００２６】＜動作＞次に、図１及び２を用いて、この
実施の形態１の動作について説明する。 ・動作概要 インバータ部１０は直流電源１の直流電力を主スイッチ
ング素子２・３で、スイッチング制御することにより交
流電源を外部に供給する。このスイッチングを制御する
のは、Ｔｄ補正回路１２及びＴｄ生成回路１３である。
Ｔｄ補正回路１２は検出信号Ｓ５と理想相電圧Ｓ１とを
比較して、出力相電圧Ｓ１が理想電圧に近似するように
補正する補正信号を出力する。

【００２７】この補正信号を受け取ったＴｄ生成回路１
３は、補正信号で指定されたタイミングに従って主スイ
ッチング素子２・３のそれぞれをスイッチングするスイ
ッチング信号を出力する。このスイッチング信号には、
Ｓ２・Ｓ３のような短絡防止の為のＴｄが挿入される。

【００２８】このスイッチング信号を受け取ったベース
駆動回路１４は、図２のＳ４に示したような出力相電圧
を得るために、主スイッチング素子２・３を実際に駆動
してＳ２・Ｓ３に示すようにスイッチングさせる。ま
た、それとともに、Ｔｄの期間を知らせる同期信号を絶
えず出力する。

【００２９】主スイッチング素子２・３は、ベース駆動
回路１４によってスイッチング制御され、その結果、イ
ンバータ部１０はＳ４に示すような出力相電圧を出力す
る。誘導電動機１１は、この出力相電圧Ｓ４を受け取っ
て駆動する。

【００３０】一方、Ｔｄ検出制御回路１５はベース駆動
回路１４からの同期信号を受け取る。そして、この同期
信号を基に、制御トランジスタ９のベースへ電流を供給
しＯＮ／ＯＦＦを制御・駆動する。この制御トランジス
タ９のＯＮ／ＯＦＦ制御は、図２のＳ６ａに示すよう
に、検出信号Ｓ５の検出に必要な期間（図２では、Ｔｄ
ｆ＋Ｔｄ＋Ｔｄｂ）、制御トランジスタ９をＯＮにする
ように制御される。

【００３１】このスイッチング制御によって生じる電流
制限抵抗７両端の電圧は、Ｓ７のようになる。この実施
の形態１では、制御トランジスタ９はＴｄｆ＋Ｔｄ＋Ｔ
ｄｂの期間ＯＮ状態をとるが、電流制限抵抗７に電流が
流れるのは、制御トランジスタ９がＯＮ、上アームの主
スイッチング素子２がＯＮ、及び、下アームの主スイッ
チング素子３がＯＦＦ、のときであるので、図２のＳ７
に示したようにＴｄｂ又はＴｄｆで示したわずかな時間
である（Ｓ７では、電流が流れた結果、電圧が発生した
ことを示している）。このため、電流制限抵抗７で消費
される電力を抑制することができ、発熱量も軽減され
る。

【００３２】電流制限抵抗７に電流が流れると、直列接
続されたフォトカプラ６の１次側にも電流が流れるた
め、電流が流れている期間、２次側が導通し電圧が下が
るため、Ｓ５に示すような検出信号が出力される。この
検出信号Ｓ５は、最初に説明したようにＴｄ補正回路１
２に入力され、インバータ部１０のフィードバック制御
に用いられる。

【００３３】この発明では、フォトカプラ６に電流が流
れる期間を制限することにより、電流制限抵抗７及びフ
ォトカプラ６に消費される電力を低減させているが、上
記のようにＴｄの期間に同期的に上記電流を流すため、
検出信号は正常に出力することができる。

【００３４】・動作詳細 次に、図２の波形図を用いて、波形を追いながら動作を
詳細に説明する。

【００３５】１．期間Ｔｃ１ 期間Ｔｃ１は、上アームの主スイッチング素子２がＯ
Ｎ、下アームの主スイッチング素子３がＯＦＦの期間で
ある（期間Ｔｄｂ、Ｔｄｆを除く）。すなわち、正の出
力相電圧Ｓ４が出力されている期間である。期間Ｔｃ１
では、Ｔｄ検出制御回路出力Ｓ６ａはＯＦＦを指示する
信号であるため、制御トランジスタ９はＯＦＦとなる。
従って、電流制限抵抗７に電流は流れず（又は、抑制さ
れ）消費電力も抑えられる。

【００３６】２．期間Ｔｄｆ（上アームスイッチＯＮ） 期間Ｔｄｆは、主スイッチング素子２・３が同時にＯＦ
Ｆとなる直前から検出信号を検出するのに十分な時間分
遡って設定される期間である。このＴｄｆの期間長は、
実際の出力相電圧Ｓ４と理想相電圧との誤差範囲を考慮
して予め設定される。Ｔｄｆには、上アームの主スイッ
チング素子２がＯＮの場合と、ＯＦＦの場合がある。こ
こでは、動作説明の都合上、ＯＮの場合について述べ
る。ＯＦＦの場合については、この実施の形態１におい
て後述する（６．期間Ｔｄｆ）。

【００３７】Ｔｄ検出制御回路１５は、ベース駆動回路
１４からの同期信号がＴｄを示す信号に変化したとき
に、高速に制御トランジスタ９をＯＮにする。この制御
トランジスタ９のＯＮ動作は、図２のように主スイッチ
ング素子２・３の双方がＯＦＦとなる動作より高速に行
われるため、ＯＮ状態の上アームの主スイッチング素子
２を通過した電流がフォトカプラ６の１次側に流れ、フ
ォトカプラ６の２次側の電圧が下がる。

【００３８】続いて、制御トランジスタ９のＯＮからＴ
ｄｆの時間長だけ遅れて、主スイッチング素子２・３が
ＯＦＦとなり、フォトカプラ６の１次側に流れる電流も
遮断されるため、２次側に発生する電圧も高くなる。こ
の電圧上昇は、Ｔｄ補正回路１２に検出され、上述のよ
うなフィードバック制御に用いられる。主スイッチング
素子２・３が共にＯＦＦとなると、次の期間Ｔｄに入
る。

【００３９】３．期間Ｔｄ 期間Ｔｄは、主スイッチング素子２・３が共にＯＦＦと
なる期間であり、スイッチの切り替え時に直流電源１が
短絡するのを防止するために設けられる。Ｔｄの期間
中、制御トランジスタ９はＯＮしているが、主スイッチ
ング素子２・３が共にＯＦＦであるため、電流制限抵抗
７には電流が流れない。これは上述の通りである。

【００４０】４．期間Ｔｄｂ（上アームスイッチＯＦ
Ｆ） 期間Ｔｄｂは、Ｔｄ直後から検出信号を検出するのに十
分な時間分、（時の経過方向に）設定される期間であ
る。このＴｄｂにおいて、Ｓ６ａで示したようにＴｄ検
出制御回路出力はＯＮを指示する信号であるため、制御
トランジスタ９はＯＮとなる。制御トランジスタ９はＴ
ｄｂの期間終了後、Ｔｄ検出制御回路１５の制御によっ
て、ＯＦＦとなる。Ｔｄと異なり、Ｔｄｂでは主スイッ
チング素子２・３のどちらかはＯＮであり、他方はＯＦ
Ｆである。ここでは、上アームの主スイッチング素子２
がＯＦＦの場合について説明し、ＯＮの場合については
後述する（８．期間Ｔｄｂ）。

【００４１】上アームの主スイッチング素子２がＯＦＦ
のときは、電流制限抵抗７及びフォトカプラ６の１次側
には直流電源１からの電流が流れず、検出信号Ｓ５の電
圧は高いままの状態である。

【００４２】５．期間Ｔｃ２ 期間Ｔｃ２は、上アームの主スイッチング素子２がＯＦ
Ｆ、下アームの主スイッチング素子３がＯＮの期間であ
る（期間Ｔｄｂ、Ｔｄｆを除く）。すなわち、負の出力
相電圧Ｓ４が出力されている期間である。期間Ｔｃ２で
は、期間Ｔｃ１同様、Ｔｄ検出制御回路出力Ｓ６ａがＯ
ＦＦを指示する信号であるため、制御トランジスタ９は
ＯＦＦとなる。従って、電流制限抵抗７に電流は流れず
（又は、抑制され）消費電力も抑えられる。

【００４３】６．期間Ｔｄｆ（上アームスイッチングＯ
ＦＦ） 期間Ｔｄｆについては、上述（実施の形態１の２．期間
Ｔｄｆ）の通りであるが、ここでは上アームの主スイッ
チング素子２がＯＦＦである場合について説明する。上
アームの主スイッチング素子２がＯＦＦであるときは、
制御トランジスタ９がＯＮとなっても、電流制限抵抗７
及びフォトカプラ６の１次側に電流は流れ込まない。こ
のため、検出信号Ｓ５の電圧も引き続き高い状態を保
つ。

【００４４】７．期間Ｔｄ 期間Ｔｄについては上述（実施の形態１の３．期間Ｔ
ｄ）の通りである。

【００４５】８．期間Ｔｄｂ（上アームスイッチＯＮ） 期間Ｔｄｂについては上述（実施の形態１の４．期間Ｔ
ｄ）の通りであるが、ここでは上アームの主スイッチン
グ素子２がＯＮの場合について説明する。Ｔｄが終了
し、上アームの主スイッチング素子２がＯＮとなると、
電流制限抵抗７及びフォトカプラ６に電流が流れ、Ｓ７
に示すように電流制限抵抗７間の電圧が上がる。それと
同時に、フォトカプラ６の１次側に流れた電流によっ
て、２次側が導通状態となり、Ｓ５に示すように検出信
号の電圧が下がる。この電圧降下は、Ｔｄ補正回路１２
に検出され、上述のようなフィードバック制御に用いら
れる。

【００４６】このように、Ｔｄ終了後にフォトカプラ６
等に電流が流れ、検出信号において電圧の降下があらわ
れるのは、Ｔｄ終了後、予め設定したＴｄｂの期間中Ｔ
ｄ検出制御回路出力Ｓ６ａがＯＮを指示する信号であ
り、この信号によって制御トランジスタ９がＯＮとなっ
ているからである。Ｔｄｂは、Ｔｄｆ同様に実際の出力
相電圧Ｓ４と理想相電圧との誤差範囲を考慮して予め設
定される。従って、予め設定された期間が過ぎると、Ｔ
ｄ検出制御回路１５の出力によって制御トランジスタ９
がＯＦＦとなり、Ｔｄｂが終了する。

【００４７】このＴｄｂが終了すると再びＴｃ１にな
り、上述のように１．期間Ｔｃ１からの動作が繰り返さ
れる。

【００４８】この実施の形態１のインバータ装置は以上
のように動作するため、図２のＳ７にも示したように、
電流制限抵抗７には、わずかな時間しか電流及び電圧が
流れない（Ｓ７は電流制限抵抗７両端の電圧だけを表し
ているが、オームの法則より、流れる電流も電圧に比例
している）。このため、従来のインバータ装置と比べる
とその消費電力及び発熱量が少なく、インバータ装置の
小型化にも適しているという格別の効果がある。また、
従来では、電流制限抵抗７の消費電力が大きいために大
型の抵抗器及びその熱対策が必要で、インバータ装置の
制御回路の小型化が困難になるという問題があったが、
この実施の形態１によれば、上記制御回路の小型化も可
能となる。

【００４９】実施の形態２．実施の形態２は、Ｔｄ検出
制御回路１５を図３のように構成し、また、同期信号の
代わりにＴｄ生成回路１３の出力を検知するようにした
実施の形態である。

【００５０】・図３の説明 図３は、この発明の実施の形態２によるインバータ装置
の回路図である。図３において、図１と同一の符号は同
一又は相当の部分を表す。１７は、Ｔｄ生成回路１３と
上アームの主スイッチング素子２とを絶縁するととも
に、Ｔｄ生成回路１３からの信号を受けて上アームの主
スイッチング素子２のベース信号をドライブするドライ
バ、１８は、同様にＴｄ生成回路１３と下アームの主ス
イッチング素子３とを絶縁するとともにベース信号をド
ライブするドライバである。

【００５１】１５は、図１と同様にＴｄ検出制御回路１
５を表すが、ここでは１実施の形態として符号１９〜２
３で示されるような要素で構成している。まず、１９・
２０はＴｄ生成回路１３が出力する上・下アームの主ス
イッチング素子２・３を制御する信号をそれぞれ入力と
するＮＯＴ回路、２１は、これらのＮＯＴ回路１９・２
０の出力信号と図示しない外部からの入力信号（以下、
インバータ起動信号）とを入力とし、論理積をとって出
力するＡＮＤ回路である。２２はこのＡＮＤ回路２２の
出力を受け取り、受け取った信号を予め定められた時間
経過後に出力する遅延回路であり、例えばシフトレジス
タ等によって構成される。２３はＡＮＤ回路２１の出力
と遅延回路２２の出力とを受け取り、論理和をとって出
力するＯＲ回路である。このＯＲ回路２３の出力はＴｄ
検出制御回路１５の出力となる。

【００５２】２４は、Ｔｄ検出制御回路１５と制御トラ
ンジスタ９とを絶縁するとともに、Ｔｄ検出制御回路１
５の出力を受けて制御トランジスタ９のベース駆動信号
をドライブするドライバである。

【００５３】・図４の説明 次に、図４を説明する。図４はこの実施の形態２のイン
バータ装置（図３）の動作を示す波形図である。図４に
おいて、図２と同一の符号は同一又は相当の部分を表
す。Ｓ６ｂは制御トランジスタ９のベースに入力される
電圧であるベース駆動信号を表しており、Ｔｄ検出制御
回路１５の出力がドライバ２４を通過した信号である。

【００５４】＜動作＞次にこの実施の形態２の動作につ
いて、図３と図４を用いて説明する。この実施の形態２
のインバータ装置において、基本的な動作は実施の形態
１で説明したものと同様である。実施の形態２ではＴｄ
検出制御回路１５が符号１９〜２３で示されるように構
成されているので、ここではこのＴｄ検出制御回路１５
の動きを中心に説明する。

【００５５】実施の形態１で説明したように、Ｔｄ検出
制御回路１５は短絡防止時間Ｔｄよりも前に制御トラン
ジスタ９をＯＮにしなければならない。これは、検出信
号Ｓ５を得るために必要だからである。この実施の形態
２では、Ｔｄ生成回路１３から出力されたスイッチング
信号によってスイッチング主スイッチング素子２・３が
駆動するよりも、高速に動作するＴｄ検出制御回路１５
によって、Ｔｄよりも前に制御トランジスタ９をＯＮと
することを可能としている。

【００５６】さらに、Ｔｄ検出制御回路１５はＴｄの期
間終了後も所定の時間経過まで制御トランジスタ９をＯ
Ｎにしていなければならない。これは、Ｔｄ検出制御回
路１５に内蔵された遅延回路２２によって可能となる。

【００５７】まず、Ｔｄ生成回路１３はＴｄを作るため
に主スイッチング素子２・３を共にＯＦＦ（ＬＯＷ）と
するスイッチング信号を出力する。このスイッチング信
号は同時にＮＯＴ回路１９・２０に伝達され、ＮＯＴ演
算された信号がＡＮＤ回路２１へ出力される。ＡＮＤ回
路は、ＮＯＴ回路１９・２０の出力とインバータ起動信
号とを入力とし、論理積演算を行った値を次のＯＲ回路
２３等へ出力する。この場合、インバータ起動信号はＯ
Ｎ（ＨＩＧＨ）であるので、ＡＮＤ回路２１の出力値は
ＨＩＧＨとなる。

【００５８】ここで、「インバータ起動信号」はインバ
ータ装置が動作していないとき、Ｔｄ検出制御回路が不
要に動作しないように外部から与えられる信号であり、
インバータ装置を動作させるときには通常ＯＮ（ＨＩＧ
Ｈ）となっている。

【００５９】次に、遅延回路２２とＯＲ回路２３はＡＮ
Ｄ回路２１の信号を受け取る。ＯＲ回路２３は、ＡＮＤ
回路２１からＨＩＧＨの信号を受け取った結果、ＨＩＧ
Ｈを出力する。この出力はドライバ２４を通過し制御ト
ランジスタ９を駆動できる電圧（電流）に変換されて、
制御トランジスタ９をＯＮにする。この時点で、主スイ
ッチング素子２・３は共にＯＦＦとはなっておらずイン
バータ装置はＴｄの期間に入っていない状態である。即
ち、符号１９〜２４及び制御トランジスタ９は、Ｔｄｆ
を確保するために十分速度なものが用いられている。

【００６０】Ｔｄｆで示される時間が経過した後、主ス
イッチング素子２・３は共にＯＦＦとなり、Ｔｄの期間
に入る。Ｔｄ生成回路１３はＴｄと同じ期間長で両主ス
イッチング素子２・３をＯＦＦ（ＬＯＷ）とする信号を
出力するので、この間中、上記のように制御トランジス
タ９はＯＮとなる。ただし、Ｔｄ検出制御回路１５の出
力は実際のＴｄよりも早くＯＮとなるため、このままで
はＴｄの期間終了前にＯＦＦとなってしまう。これを防
ぎ、かつＴｄｂの期間制御トランジスタ９をＯＮにする
のが遅延回路２２である。

【００６１】遅延回路２２は受け取った信号を予め定め
られた時間経過後に出力するため、すぐにはＨＩＧＨを
出力せず、以前に受け取ったＬＯＷの信号を出力する。
そして、スイッチング信号のどちらかがＨＩＧＨとなっ
たときにＡＮＤ回路は、ＬＯＷを出力する。ただし、こ
のＬＯＷが出力される頃には、既にＨＩＧＨの信号を出
力し、Ｔｄｂの期間が終了するまでＨＩＧＨを出力し続
ける。このため、制御トランジスタ９はＴｄｂの期間が
終了するまでＯＮの状態に保たれる。

【００６２】以上説明したように、Ｔｄｆ〜Ｔｄｂの期
間中、制御トランジスタ９をＯＮとしその他の期間にお
いてＯＦＦとするため、実施の形態１で説明したよう
に、従来のインバータ装置と比べるとその消費電力及び
発熱量が少なく、インバータ装置の小型化にも適してい
るという格別の効果がある。

【００６３】実施の形態３．実施の形態３は、Ｔｄ検出
制御回路１５を図５のように構成した実施の形態であ
る。

【００６４】・図５の説明 図５は、この発明の実施の形態３によるインバータ装置
の回路図である。図５において、図１又は図３と同一の
符号は同一又は相当の部分を表す。この実施の形態３で
はＴｄ検出制御回路１５は、符号２０〜２８及び２４０
で表される構成要素で構成されている。２４０は、ＮＯ
Ｔ回路２０とダイオード２５を絶縁すると共に、ＮＯＴ
回路２０の出力を受け取り、符号２５〜２８で示される
回路を通して制御トランジスタ９をドライブするドライ
バであり、受け取ったＮＯＴ回路２０出力を制御トラン
ジスタ９を駆動するのに十分な電圧（電流）に変換して
出力する。２５は、このドライバ２４０に接続され、ド
ライバ２４０から制御トランジスタ９方向に整流するよ
うに設けられたダイオード、２６・２７は、このダイオ
ード２５の出力と直流電源１との間にそれぞれ接続され
た抵抗とコンデンサ、２８はダイオード２５の出力と制
御トランジスタ９との間に接続された抵抗である。

【００６５】・図６の説明 次に、図６を説明する。図６はこの実施の形態３のイン
バータ装置（図５）の動作を示す波形図である。図６に
おいて、図２と同一の符号は同一又は相当の部分を表
す。Ｓ６ｃは制御トランジスタ９のベースに入力される
電圧であるベース駆動信号を表しており、Ｔｄ検出制御
回路１５の出力（抵抗２８の出力）である。Ｓ８ｃは、
制御トランジスタ９のコレクタ−エミッタ間に発生する
電圧である。

【００６６】＜動作＞次にこの実施の形態３の動作につ
いて、図５と図６を用いて説明する。この実施の形態３
のインバータ装置において、基本的な動作は実施の形態
１で説明したものと同様である。実施の形態３ではＴｄ
検出制御回路１５が符号２５〜２８及び２４０で示され
るように構成されているので、ここではこのＴｄ検出制
御回路１５の動きを中心に説明する。

【００６７】実施の形態１で説明したように、Ｔｄ検出
制御回路１５は短絡防止時間Ｔｄよりも前に制御トラン
ジスタ９をＯＮにしなければならない。これは、検出信
号Ｓ５を得るために必要だからである。この実施の形態
３では、Ｔｄ生成回路１３から出力されたスイッチング
信号によってスイッチング主スイッチング素子２・３が
駆動するよりも、高速に動作するＴｄ検出制御回路１５
によって、Ｔｄよりも前に制御トランジスタ９をＯＮと
することを可能としている。

【００６８】さらに、Ｔｄ検出制御回路１５はＴｄの期
間終了後も少なくとも所定の時間が経過するまで制御ト
ランジスタ９をＯＮにしていなければならない。これ
は、主にＴｄ検出制御回路１５に内蔵されたコンデンサ
２７によって可能となる。

【００６９】まず、Ｔｄ生成回路１３が上アームの主ス
イッチング素子２をＯＮからＯＦＦにするスイッチング
信号を出力すると、Ｔｄ検出制御回路１５は上アームの
主スイッチング素子２が実際にＯＦＦとなるよりも早
く、制御トランジスタ９をＯＮにする。すると、上アー
ムの主スイッチング素子２からフォトカプラ６の１次側
に流れる電流によりフォトカプラ６の２次側がＯＮとな
り、検出信号Ｓ５はＬＯＷレベルとなる。その後、Ｔｄ
ｆ分だけ遅れて上アームの主スイッチング素子２がＯＦ
Ｆとなり、フォトカプラ６の１次側に電流が流れなくな
った結果、検出信号Ｓ５はＨＩＧＨとなる。これをＴｄ
補正回路１２が検知し、出力相電圧Ｓ４がＨＩＧＨから
ＬＯＷに切り替わるタイミングを知ることができる。

【００７０】Ｔｄ検出制御回路１５により制御トランジ
スタ９がＯＮとなっている状態は、上アームの主スイッ
チング素子２がＯＦＦとなっている間続く。つぎに、Ｔ
ｄ生成回路１３が上アームの主スイッチング素子２をＯ
ＦＦからＯＮにするスイッチング信号を出力すると、Ｔ
ｄ検出制御回路１５はスイッチング信号が変化してから
所定の時間が経過した後、制御トランジスタ９をＯＦＦ
にする。この所定の時間とは、上アームの主スイッチン
グ素子２が実際にＯＮとなり出力電流が変化したことを
検知するのに十分な時間である。この時間はＴｄｆ＋Ｔ
ｄｂで表すことができる。

【００７１】制御トランジスタ９がＯＦＦとなる前のＴ
ｄｂの期間において、上アームの主スイッチング素子２
からフォトカプラ６の１次側に流れる電流によりフォト
カプラ６の２次側がＯＮとなり、検出信号Ｓ５はＬＯＷ
レベルとなる。これをＴｄ補正回路１２が検知し、出力
相電圧Ｓ４がＬＯＷからＨＩＧＨに切り替わるタイミン
グを知ることができる。

【００７２】Ｔｄｂ経過後は、Ｔｄ検出制御回路１５が
制御トランジスタ９をＯＦＦにし、検出信号５はＨＩＧ
Ｈレベルに戻ると共に、電流制限抵抗７に電流が流れな
いようになるため、消費電力が抑制される。

【００７３】・動作詳細 次に、図６の波形図を用いて、波形を追いながら動作を
詳細に説明する。なお、各期間の説明は実施の形態１に
て説明したので省略する。

【００７４】１．期間Ｔｃ１ 期間Ｔｃ１では、上アーム用のスイッチング信号がＯＮ
（ＨＩＧＨ）となっているため、制御トランジスタ９は
ＯＦＦとなる。これは、スイッチング信号がＮＯＴ回路
２０によって反転され、ＬＯＷレベルを出力し、この出
力がドライバ２４０・抵抗２８を介して制御トランジス
タ９のベースに伝わるためである。なお、コンデンサ２
７は前の期間Ｔｄｂにて放電されているため、上記ベー
スには電流を供給しない。

【００７５】２．期間Ｔｄｆ 期間Ｔｄｆでは、Ｔｄ生成回路１３が上アームの主スイ
ッチング素子２をＯＮからＯＦＦにするスイッチング信
号（ＨＩＧＨ→ＬＯＷ）を出力する。この信号（ＬＯＷ
レベルの電圧）がＮＯＴ回路２０で反転されてドライバ
２４０を通過し、ダイオード２５の出力はＨＩＧＨレベ
ルの電圧となる。この電圧は、直ちに抵抗２８を介して
制御トランジスタ９のベースに供給され、ベース−エミ
ッタ間電圧が上昇した結果、制御トランジスタ９を直ち
にＯＮにする。そのため、ベース駆動信号の立ち上がり
は急に行われる。一方、ダイオード２５から出力された
電圧はコンデンサ２７にもかかるため、コンデンサ２７
を徐々に充電する。上記のように制御トランジスタ９が
ＯＮとなると上アームの主スイッチング素子２はまだＯ
Ｎとなっているためフォトカプラ６の１次側に電流が流
れ、２次側をＯＮにする。そのため、検出信号Ｓ５はＬ
ＯＷレベルの電圧に変化する。

【００７６】３．期間Ｔｄ 期間Ｔｄでは、主スイッチング素子２・３が共にＯＦＦ
となるため、直流電源１から抵抗７に電流が供給されず
フォトカプラ６の２次側はＯＦＦとなる。そのため、検
出信号Ｓ５がＬＯＷからＨＩＧＨに変化し、この検出信
号Ｓ５の立ち上がりでＴｄを検出できる。この検出結果
は、Ｔｄ補正回路によるＴｄ補正のフィードバック制御
に用いられる。制御トランジスタ９はＯＮのままである
が、上アームの主スイッチング素子２はＯＦＦであり、
電流は流れこまないため電流制限抵抗７は電力を消費し
ない。

【００７７】４．期間Ｔｃ２ 期間Ｔｃ２に入ると、下アームの主スイッチング素子３
がＯＮとなる。ここで、（Ｔｄ生成回路１３が出力す
る）下アーム用のスイッチング信号は、Ｔｄ検出制御回
路１５の動作に影響を与えず、制御トランジスタ９もＯ
Ｎのままである。ただし、直流電源１の＋端子から電流
制限抵抗７へと流れる電流は生じないため、電流制限抵
抗７及びフォトカプラ６に消費される電力が抑制され
る。

【００７８】５．期間Ｔｄ 期間Ｔｄについては、上述（実施の形態３の３．期間Ｔ
ｄ）の通りである。図６では、実施の形態１と異なり期
間Ｔｃ２の後にＴｄｆを含まずに期間Ｔｄに移る。これ
は下アーム用のスイッチング信号を検知していないため
である。しかし、Ｔｃ２直後の期間Ｔｄの立ち上がり
は、検出する必要がないので（立ち下がりを検出してい
るため）Ｔｄ補正回路の動作に支障はない。

【００７９】６．期間Ｔｄｂ 期間Ｔｄｂでは、期間Ｔｄの終了を検知するため、Ｔｄ
生成回路１３が上アーム用のスイッチング信号をＯＮに
した後も、予め定められた時間が経過するまで制御トラ
ンジスタ９をＯＮにしておく。その役割を果たすのがコ
ンデンサ２７である。

【００８０】まず、期間Ｔｄｂの直前にＴｄ生成回路１
３が上アームの主スイッチング素子２をＯＦＦからＯＮ
とするスイッチング信号（ＬＯＷ→ＨＩＧＨ）を出力す
る。この信号（ＨＩＧＨレベルの電圧）がＮＯＴ回路２
０で反転されてドライバ２４０を通過し、ダイオード２
５の出力はＬＯＷレベルの電圧となる。その結果、ダイ
オード２５出力によっては制御トランジスタ９をＯＮに
しておけなくなる。その代わりに、コンデンサ２７が放
電を始め、この放電によって生じる電圧が制御トランジ
スタ９をＯＮにする。コンデンサ２７によって生じる電
圧は、図６のＳ６ｃに示したように徐々にＬＯＷレベル
へと向かって行き、制御トランジスタ９をＯＮに維持す
る電圧以下となったときに期間Ｔｄｂが終了する。従っ
て、期間Ｔｄｂの長さはこのコンデンサ２７の時定数に
よって定められるが、コンデンサ２７がＯＮレベル（制
御トランジスタをＯＮにするレベル）の電圧を維持する
時間は、Ｔｄｆ＋Ｔｄｂで表すことができる。これは、
制御トランジスタ９の動作は、同じ信号を基に動作する
主スイッチング素子２・３よりもＴｄｆだけ先行するた
め、本来必要なＴｄｂに加えてＴｄｆを足す必要がある
からである。（図６では符号Ｔｄｆ２で表されている時
間分先行してダイオード２５からのＨＩＧＨレベル電圧
の供給が止まることが読みとれる。Ｔｄｆ２はＴｄｆと
ほぼ同じ時間長である）。

【００８１】以上のように、上アームの主スイッチング
素子２がＯＮとなった後も、Ｔｄｂの期間中、制御トラ
ンジスタ２７がＯＮとなっているため、直流電源１から
電流制限抵抗７を通してフォトカプラ６の１次側に電流
が流れる。そして、２次側がＯＮとなり検出信号Ｓ５が
ＬＯＷレベルへと変化する。この電圧の立ち下がりはＴ
ｄ補正回路１２に検知され、Ｔｄ補正回路によるＴｄ補
正のフィードバック制御に用いられる。

【００８２】Ｔｄｂが終了すると、制御トランジスタ９
がＯＦＦとなるため電流制限抵抗７及びフォトカプラ６
に電流が流れなくなり、電流制限抵抗７及びフォトカプ
ラ６に消費される電力は減少する。そして、再び上述の
Ｔｃ１に移り、以上のサイクルが繰り返される。

【００８３】また、図７はこの実施の形態３のインバー
タ装置の他の態様を示している。図７において、図５と
同一の符号は同一又は相当の部分を表す。図５のインバ
ータ装置では、フォトカプラ６は下アームの主スイッチ
ング素子３の出力側に接続され、Ｔｄ検出制御回路１５
は上アームの主スイッチング素子２を駆動するスイッチ
ング信号を検知しており、逆に、図７のインバータ装置
では、フォトカプラ６は上アームの主スイッチング素子
２の出力側に接続され、一方Ｔｄ検出制御回路１５は下
アームの主スイッチング素子３を駆動するスイッチング
信号を検知している点で異なる。しかしながら、両者と
も、どちらか一方の主スイッチング素子２・３がオフし
ている期間及びその期間の前後の期間において、制御ト
ランジスタ９がオンとなるように制御している点で同じ
であり、上記のような構成上の差異以外の動作はほぼ同
じである。また、構成上の差異がある部分についても、
それぞれの部位の接続先が異なるが、各部位は同一又は
相当する機能を有しており、上述の説明から容易に理解
できる。

【００８４】以上のように、この実施の形態３によれ
ば、Ｔｄ検出に不必要な期間に電流制限抵抗７及びフォ
トカプラ６に流れる電流を抑制するため、Ｔｄ検出を行
いながら電流制限抵抗７及びフォトカプラ６に消費され
る電力を抑制することができる。また、消費電力を抑制
できるという効果を簡単な回路で実現することもでき
る。

【００８５】実施の形態４．実施の形態４は、Ｔｄ検出
制御回路１５を図８のように構成した実施の形態であ
る。この実施の形態では、制御トランジスタ９にＰＮＰ
トランジスタを用いており、また、Ｔｄ検出制御回路１
５の入力信号として、ベース駆動回路１４が出力した信
号を用いている点で他の実施の形態と異なる。

【００８６】・図８の説明 図８は、この発明の実施の形態４によるインバータ装置
の回路図である。図８において、図１又は図５と同一の
符号は同一又は相当の部分を表す。この実施の形態３で
はＴｄ検出制御回路１５は、符号２５〜２８で表される
構成要素で構成されている。これらの各構成要素は、実
施の形態３に相当するものであるが、それぞれ入力又は
出力の接続先が異なっている。

【００８７】２５は、ドライバ１７に接続されたダイオ
ードである。このダイオード２５は、ドライバ１７が逆
バイアスを出力したときに、制御トランジスタ９のベー
スからドライバ１７方向に電流を流すように配置されて
いる。この配置は、実施の形態３とは異なるが、実施の
形態４では制御トランジスタ９がＰＮＰタイプであるた
めである。

【００８８】２６・２７は、このダイオード２５の出力
と、上アームの主スイッチング２のエミッタと、下アー
ムの主スイッチング素子３のコレクタとの間にそれぞれ
接続された抵抗とコンデンサ、２８はダイオード２５と
制御トランジスタ９との間に接続された抵抗である。

【００８９】・図９の説明 次に、図９を説明する。図９はこの実施の形態４のイン
バータ装置（図８）の動作を示す波形図である。図９に
おいて、図６と同一の符号は同一又は相当の部分を表
す。Ｓ６ｄは制御トランジスタ９のベースに入力される
電圧であるベース駆動信号を表しており、Ｔｄ検出制御
回路１５の出力（抵抗２８の出力）である。Ｓ８ｄは、
制御トランジスタ９のコレクタ−エミッタ間に発生する
電圧である。

【００９０】＜動作＞次にこの実施の形態４の動作につ
いて、図８と図９を用いて説明する。この実施の形態４
のインバータ装置において、基本的な動作は実施の形態
３で説明したものと同様である。ただし、実施の形態４
ではＴｄ検出制御回路１５が図８の符号２５〜２８で示
されるように構成され、さらに制御トランジスタ９とし
てＰＮＰトランジスタを用いたため多少動作が異なる。

【００９１】まず、Ｔｄ生成回路１３が上アームの主ス
イッチング素子２をＯＮからＯＦＦにするスイッチング
信号を出力すると、Ｔｄ検出制御回路１５は上アームの
主スイッチング素子２が実際にＯＦＦとなるよりも早
く、制御トランジスタ９をＯＮにする。すると、フォト
カプラ６の２次側がＯＮとなり、検出信号Ｓ５はＬＯＷ
レベルとなる。その後、Ｔｄｆ分だけ遅れて上アームの
主スイッチング素子２がＯＦＦとなり、フォトカプラ６
の１次側に電流が流れなくなった結果、検出信号Ｓ５は
ＨＩＧＨとなる。これをＴｄ補正回路１２が検知し、出
力相電圧Ｓ４がＨＩＧＨからＬＯＷに切り替わるタイミ
ングを知ることができる。

【００９２】Ｔｄ検出制御回路１５が制御トランジスタ
９をＯＮとする動作は、実施の形態３と異なる方法によ
って行われる。Ｔｄ生成回路１３が上アームの主スイッ
チング素子２をＯＦＦとする信号（ＬＯＷ）を出力する
と、この信号を受け取ったドライバ１７は逆バイアスの
信号を出力する。すると、制御トランジスタ９のベース
電流は抵抗２８・ダイオード２５を通してドライバ１７
によって吸い取られる。その結果、ＰＮＰダイオードで
ある制御トランジスタ９がＯＮとなる。

【００９３】制御トランジスタ９がＯＮとなっている状
態は、上アームの主スイッチング素子２がＯＦＦとなっ
ている間続く。つぎに、Ｔｄ生成回路１３が上アームの
主スイッチング素子２をＯＦＦからＯＮにするスイッチ
ング信号を出力すると、Ｔｄ検出制御回路１５はスイッ
チング信号が変化してから所定の時間（Ｔｄｆ２＋Ｔｄ
ｂ）が経過した後、制御トランジスタ９をＯＦＦにす
る。Ｔｄｆ２の期間長はＴｄｆの期間長に相当する。

【００９４】Ｔｄｆ２の期間は、主にコンデンサ２７に
よって定められている。制御トランジスタ９がＯＦＦと
なるにはベースに入る電流を供給する必要があるが、Ｔ
ｄ生成回路１３が上アームの主スイッチング素子２をＯ
Ｎにする信号を出力しドライバ１７が順バイアスを出力
し始めた後も、主スイッチング素子２が実際にＯＮとな
り流れた電流が、コンデンサ２７を介して制御トランジ
スタ９のベースに流れ込むには時間がかかる。この主ス
イッチング素子２がＯＮとなってから制御トランジスタ
９がＯＦＦになるまでの遅れ（Ｔｄｆ２）を作るのがコ
ンデンサ２７の働きである。

【００９５】制御トランジスタがＯＦＦとなる前のＴｄ
ｂの期間において、制御トランジスタ９を流れた電流に
よりフォトカプラ６の２次側がＯＮとなり、検出信号Ｓ
５はＬＯＷレベルとなる。これをＴｄ補正回路１２が検
知し、出力相電圧Ｓ４がＬＯＷからＨＩＧＨに切り替わ
るタイミングを知ることができる。

【００９６】Ｔｄｂ経過後は、上述のようにコンデンサ
２７を通った電流が制御トランジスタ９をＯＦＦにし、
検出信号５はＨＩＧＨレベルに戻ると共に、電流制限抵
抗７に電流が流れないようになるため、消費電力が抑制
される。

【００９７】以上のように、この実施の形態４によれ
ば、Ｔｄ検出に不必要な期間に電流制限抵抗７及びフォ
トカプラ６に流れる電流を抑制するため、Ｔｄ検出を行
いながら電流制限抵抗７及びフォトカプラ６に消費され
る電力を抑制することができる。また、消費電力を抑制
できるという効果を簡単な回路で実現することもでき
る。

【００９８】

【発明の効果】この発明は、以上に説明したように構成
されているので、以下に記載されるような効果を奏す
る。外部から供給される直流電源に基づき交流電源を発
生する主スイッチ部と、上記主スイッチ部の出力に基づ
き上記交流電源の相電圧に対応する検出信号を発生する
とともに、上記検出信号に基づき上記主スイッチ部によ
る上記直流電源の入切のタイミングを制御するスイッチ
ング信号を出力する制御部と、上記スイッチング信号に
同期して、上記検出信号が上記タイミングの制御に必要
とされる期間中上記主スイッチ部の出力を上記制御部へ
供給し、不要な期間中供給を抑制することにより上記制
御部における消費電力を低減する制御スイッチ部と、を
備えたことにより、制御スイッチ部によって、主スイッ
チ部の出力波形の検出に不要な期間、制御部に流れる電
流を抑制するため、制御部に消費される電力を少なくす
ることができる。

【００９９】また、上記主スイッチ部は、オンすること
により正の電圧を出力する上アームのスイッチング素子
と、オンすることにより負の電圧を出力する下アームの
スイッチ素子とを備え、上記制御部は、上記交流電源出
力の電圧である相電圧の波形の立ち上がり及び立ち下が
りを検知して、上記主スイッチ部のスイッチのタイミン
グを制御し、上記制御スイッチ部は、上記上アーム及び
上記下アームのスイッチング素子をともにオフとする信
号を受けたときに、上記上アーム及び下アームのスイッ
チング素子がともにオフとなるよりも早く上記制御部へ
の信号の供給をオンとし、上記上アーム又は上記下アー
ムのスイッチング素子がオンとなった後予め定められた
時間経過後にオフとするので、制御スイッチ部はスイッ
チング素子がオンとなった後予め定められた時間経過後
にオフとなり、制御部に流れる電流を抑制するため、制
御部に消費される電力を少なくすることができる。

【０１００】上記制御スイッチ部は、上記制御部に流れ
る電流を制御するスイッチ部と、上記上アーム及び上記
下アームのスイッチング素子をともにオフとする信号を
受けている間、オンを表す信号を出力する短絡防止期間
検出部と、上記短絡防止期間検出部の出力を予め定めら
れた時間遅延させて出力する遅延部と、上記短絡防止期
間検出部又は上記遅延部の出力がオンを表す信号である
ときに、上記スイッチ部をオンにするドライバと、を備
えたことにより、遅延部は予め定められた時間を経過す
るまで上記スイッチ部をオンとすることにより短絡防止
期間の検出を可能とし、経過後はオフとして制御部に流
れる電流を抑制するため、制御部に消費される電力を少
なくすることができる。

【０１０１】上記主スイッチ部は、オンすることにより
正の電圧を出力する上アームのスイッチング素子と、オ
ンすることにより負の電圧を出力する下アームのスイッ
チ素子とを備え、上記上アーム又は上記下アームのスイ
ッチング素子のいずれか一方を第１のスイッチング素子
とし、他方を第２のスイッチング素子としたときに、上
記制御部は、上記第１のスイッチング素子の出力を検知
することにより、上記主スイッチ部のスイッチタイミン
グを制御し、上記制御スイッチ部は、上記第２のスイッ
チング素子へ入力される上記スイッチング信号を検知す
るとともに、この検知するスイッチング信号がオフを表
す信号となったときに上記第２のスイッチング素子がオ
ンとなるよりも前にオンとなり、オフを表す信号となっ
た後予め定められた時間経過後にオフとなるので、制御
スイッチ部は、スイッチング素子がオフとなる期間を検
出して、このオフとなる期間及びこの期間の前後の期間
においてオンとなって短絡防止期間を検出し、他の期間
においてオフとなって制御部に流れる電流を抑制するた
め、制御部に消費される電力を少なくすることができ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１におけるインバータ
装置の回路図である。

【図２】 この発明の実施の形態１におけるスイッチン
グ及び出力相電圧等を説明する波形図である。

【図３】 この発明の実施の形態２におけるインバータ
装置の回路図である。

【図４】 この発明の実施の形態２におけるスイッチン
グ及び出力相電圧等を説明する波形図である。

【図５】 この発明の実施の形態３におけるインバータ
装置の回路図である。

【図６】 この発明の実施の形態３におけるスイッチン
グ及び出力相電圧等を説明する波形図である。

【図７】 この発明の実施の形態３における他のインバ
ータ装置の回路図である。

【図８】 この発明の実施の形態４におけるインバータ
装置の回路図である。

【図９】 この発明の実施の形態４におけるスイッチン
グ及び出力相電圧等を説明する波形図である。

【図１０】 従来のインバータ装置の回路図である。

【図１１】 従来のインバータ装置におけるスイッチン
グ及び出力相電圧等を説明する波形図である。

【符号の説明】

１ 直流電源、 ２ 上アームの主スイッチング素子、
３ 下アームの主スイッチング素子、 ４・５ フリ
ーホイールダイオード、 ６ フォトカプラ、７ 電流
制限抵抗、 ９ 制御トランジスタ、 １０ インバー
タ部、 １１誘導電動機、 １２ Ｔｄ検出回路、 １
３ Ｔｄ生成回路、 １４ ベース駆動回路、 １５
Ｔｄ検出制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部から供給される直流電源に基づき交
   流電源を発生する主スイッチ部と、 上記主スイッチ部の出力に基づき上記交流電源の相電圧
   に対応する検出信号を発生するとともに、上記検出信号
   に基づき上記主スイッチ部による上記直流電源の入切の
   タイミングを制御するスイッチング信号を出力する制御
   部と、 上記スイッチング信号に同期して、上記検出信号が上記
   タイミングの制御に必要とされる期間中上記主スイッチ
   部の出力を上記制御部へ供給し、不要な期間中供給を抑
   制することにより上記制御部における消費電力を低減す
   る制御スイッチ部と、 を備えたことを特徴とするインバータ装置。
2. 【請求項２】 上記主スイッチ部は、オンすることによ
   り正の電圧を出力する上アームのスイッチング素子と、
   オンすることにより負の電圧を出力する下アームのスイ
   ッチ素子とを備え、 上記制御部は、上記交流電源出力の電圧である相電圧の
   波形の立ち上がり及び立ち下がりを検知して、上記主ス
   イッチ部のスイッチのタイミングを制御し、 上記制御スイッチ部は、上記上アーム及び上記下アーム
   のスイッチング素子をともにオフとする信号を受けたと
   きに、上記上アーム及び下アームのスイッチング素子が
   ともにオフとなるよりも早く上記制御部への信号の供給
   をオンとし、上記上アーム又は上記下アームのスイッチ
   ング素子がオンとなった後予め定められた時間経過後に
   オフとすることを特徴とする請求項１に記載のインバー
   タ装置。
3. 【請求項３】 上記制御スイッチ部は、上記制御部に流
   れる電流を制御するスイッチ部と、 上記上アーム及び上記下アームのスイッチング素子をと
   もにオフとする信号を受けている間、オンを表す信号を
   出力する短絡防止期間検出部と、 上記短絡防止期間検出部の出力を予め定められた時間遅
   延させて出力する遅延部と、 上記短絡防止期間検出部又は上記遅延部の出力がオンを
   表す信号であるときに、上記スイッチ部をオンにするド
   ライバと、 を備えることを特徴とする請求項２に記載のインバータ
   装置。
4. 【請求項４】 上記主スイッチ部は、オンすることによ
   り正の電圧を出力する上アームのスイッチング素子と、
   オンすることにより負の電圧を出力する下アームのスイ
   ッチ素子とを備え、 上記上アーム又は上記下アームのスイッチング素子のい
   ずれか一方を第１のスイッチング素子とし、他方を第２
   のスイッチング素子としたときに、 上記制御部は、上記第１のスイッチング素子の出力を検
   知することにより、上記主スイッチ部のスイッチタイミ
   ングを制御し、 上記制御スイッチ部は、上記第２のスイッチング素子へ
   入力される上記スイッチング信号を検知するとともに、
   この検知するスイッチング信号がオフを表す信号となっ
   たときに上記第２のスイッチング素子がオンとなるより
   も前にオンとなり、オフを表す信号となった後予め定め
   られた時間経過後にオフとなることを特徴とする請求項
   １に記載のインバータ装置。