JPH09139328A - レーザーマーク付きウエハ - Google Patents
レーザーマーク付きウエハInfo
- Publication number
- JPH09139328A JPH09139328A JP7317022A JP31702295A JPH09139328A JP H09139328 A JPH09139328 A JP H09139328A JP 7317022 A JP7317022 A JP 7317022A JP 31702295 A JP31702295 A JP 31702295A JP H09139328 A JPH09139328 A JP H09139328A
- Authority
- JP
- Japan
- Prior art keywords
- site
- flatness
- substrate
- wafer
- laser mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】 サイトの平坦度の規格を満足するサイト数が
最大となり、かつ、基板価格の上昇を抑えたウエハを提
供する。 【解決手段】 ＬＳＩ等の大型サイズの複数のチップを
形成するため、チップ形成領域に相当するサイトの平坦
度が規定されているガリウムヒ素半導体基板において、
サイトの平坦度の規格を満足するサイト数が最大となる
サイト位置６を示す座標，点，記号７をドッテイングタ
イプのレーザーマークにより基板１の表面の周縁部に刻
印したことを特徴とするレーザーマーク付きウエハであ
る。
最大となり、かつ、基板価格の上昇を抑えたウエハを提
供する。 【解決手段】 ＬＳＩ等の大型サイズの複数のチップを
形成するため、チップ形成領域に相当するサイトの平坦
度が規定されているガリウムヒ素半導体基板において、
サイトの平坦度の規格を満足するサイト数が最大となる
サイト位置６を示す座標，点，記号７をドッテイングタ
イプのレーザーマークにより基板１の表面の周縁部に刻
印したことを特徴とするレーザーマーク付きウエハであ
る。
Description
【０００１】
【発明の属する技術分野】この発明はウエハ、特にガリ
ウムヒ素半導体基板（以下、ＧａＡｓ基板という）に係
り、その上にＬＳＩ等の大型サイズのチップを形成する
ため、チップ形成領域に相当するサイトの平坦度が規定
されているＧａＡｓ基板に関するものである。
ウムヒ素半導体基板（以下、ＧａＡｓ基板という）に係
り、その上にＬＳＩ等の大型サイズのチップを形成する
ため、チップ形成領域に相当するサイトの平坦度が規定
されているＧａＡｓ基板に関するものである。
【０００２】
【従来の技術】従来から化合物半導体の実用化されてい
る代表例であるＧａＡｓ基板は、電子移動度，電子飽和
度が大であること、半絶縁性基板が得られること等に基
づくその優れた高周波特性，高速性から、スーパーコン
ピュータ用のＬＳＩの基板に使用されている。
る代表例であるＧａＡｓ基板は、電子移動度，電子飽和
度が大であること、半絶縁性基板が得られること等に基
づくその優れた高周波特性，高速性から、スーパーコン
ピュータ用のＬＳＩの基板に使用されている。
【０００３】以下、図２，図３を参照してＧａＡｓ基板
を使用したＬＳＩの作製方法について説明する。図２に
示すように、ＧａＡｓ基板１の上にイオン打ち込みを施
して活性層２を形成した後、フォトリソグラフ工程によ
り集積回路形成面３上に図３に示すような１個が１０〜
２０ｍｍ角の大きさの半導体チップ５をＧａＡｓ基板４
の集積回路形成面３上に形成する。そして、スクライ
ブ、ダイボンド、ワイヤボンド、モールド等の工程を経
て最終製品となる。
を使用したＬＳＩの作製方法について説明する。図２に
示すように、ＧａＡｓ基板１の上にイオン打ち込みを施
して活性層２を形成した後、フォトリソグラフ工程によ
り集積回路形成面３上に図３に示すような１個が１０〜
２０ｍｍ角の大きさの半導体チップ５をＧａＡｓ基板４
の集積回路形成面３上に形成する。そして、スクライ
ブ、ダイボンド、ワイヤボンド、モールド等の工程を経
て最終製品となる。
【０００４】
【発明が解決しようとする課題】上述した従来の作製方
法で形成されたＬＳＩは、チップ面積がＦＥＴ等のディ
スクリート品に比べて格段に大きなため、ＬＳＩ用のＧ
ａＡｓ基板に対する平坦度の規格は非常に厳しいものと
なっている。特に、ＬＳＩチップとなるとサイト毎の平
坦度（ＬＴＶ，ＬＴＩＲ等）はデバイスメーカーにより
厳密に規定されるのが普通となっている。
法で形成されたＬＳＩは、チップ面積がＦＥＴ等のディ
スクリート品に比べて格段に大きなため、ＬＳＩ用のＧ
ａＡｓ基板に対する平坦度の規格は非常に厳しいものと
なっている。特に、ＬＳＩチップとなるとサイト毎の平
坦度（ＬＴＶ，ＬＴＩＲ等）はデバイスメーカーにより
厳密に規定されるのが普通となっている。
【０００５】例えば、ＬＴＶ（Ｌｏｃａｌ Ｔｈｉｃｋ
ｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の場合、基板上に半導
体素子メーカーにより規定された位置にサイトを決め、
それぞれのサイトの平坦度（厚さの最大値と最小値の
差）を測定する。そして、全てのサイト平坦度の最大値
をＬＴＶとする。この場合、複数のサイトの内サイト平
坦度が１サイトでも規格に入らない場合、ウエハ全体が
不良となるため歩留まりが悪く、基板規格の上昇に繋が
ってしまうという問題点があった。
ｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の場合、基板上に半導
体素子メーカーにより規定された位置にサイトを決め、
それぞれのサイトの平坦度（厚さの最大値と最小値の
差）を測定する。そして、全てのサイト平坦度の最大値
をＬＴＶとする。この場合、複数のサイトの内サイト平
坦度が１サイトでも規格に入らない場合、ウエハ全体が
不良となるため歩留まりが悪く、基板規格の上昇に繋が
ってしまうという問題点があった。
【０００６】この発明は上述した従来技術の欠点を解消
するためになされたもので、サイトの平坦度の規格を満
足するサイト数が最大となり、かつ、基板価格の上昇を
抑えたウエハを提供することを目的とする。
するためになされたもので、サイトの平坦度の規格を満
足するサイト数が最大となり、かつ、基板価格の上昇を
抑えたウエハを提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明は、ＬＳＩ等の
大型サイズの複数のチップを形成するため、チップ形成
領域に相当するサイトの平坦度が規定されているガリウ
ムヒ素半導体基板において、サイトの平坦度の規格を満
足するサイト数が最大となるサイト位置を示す座標、
点、記号をドッテイングタイプのレーザーマークにより
基板表面の周縁部に刻印したことを特徴とするガリウム
ヒ素半導体基板である。
大型サイズの複数のチップを形成するため、チップ形成
領域に相当するサイトの平坦度が規定されているガリウ
ムヒ素半導体基板において、サイトの平坦度の規格を満
足するサイト数が最大となるサイト位置を示す座標、
点、記号をドッテイングタイプのレーザーマークにより
基板表面の周縁部に刻印したことを特徴とするガリウム
ヒ素半導体基板である。
【０００８】
【作用】このように、サイトの平坦度の規格を満足する
サイト数が最大となるサイト位置を示す座標またはそれ
を表す点や記号の表示をウエハに影響を与えないドッテ
イングタイプのレーザーマークにより基板表面の周縁部
に刻印してあるため、ＬＳＩの作製においては作業性が
向上するとともに、ＧａＡｓ基板の歩留まりを上げるこ
とが可能となる。
サイト数が最大となるサイト位置を示す座標またはそれ
を表す点や記号の表示をウエハに影響を与えないドッテ
イングタイプのレーザーマークにより基板表面の周縁部
に刻印してあるため、ＬＳＩの作製においては作業性が
向上するとともに、ＧａＡｓ基板の歩留まりを上げるこ
とが可能となる。
【０００９】
【発明の実施の形態】以下、図面に基づいてこの発明の
実施例を説明する。図１は、一実施例のレーザーマーク
付きウエハの基板表面を示す模式図である。即ち、最終
研磨の完了したＧａＡｓ基板１を、図に示すように半導
体素子メーカーで規定された標準的なサイト位置６でサ
イト平坦度を測定する。そして、もし、この中にサイト
平坦度の規格を満足しないサイトがある場合は、サイト
位置を上下方向、または左右方向に少しずらし、再度サ
イト平坦度を測定する。そして、サイト平坦度の規格を
満足しないサイトがなくなるまでこれを繰り返し行う。
そして、サイト平坦度の規格を満足しないサイト数がな
くなった時点で、そのサイト位置をドッテングタイプの
レーザーマークにより表示する。この表示は、例えばＧ
ａＡｓ基板１の周縁部のサイト左上角に表示７によりド
ッテングタイプのレーザーマークによりサイトを形成し
ない周縁部分に刻印を行うのである。
実施例を説明する。図１は、一実施例のレーザーマーク
付きウエハの基板表面を示す模式図である。即ち、最終
研磨の完了したＧａＡｓ基板１を、図に示すように半導
体素子メーカーで規定された標準的なサイト位置６でサ
イト平坦度を測定する。そして、もし、この中にサイト
平坦度の規格を満足しないサイトがある場合は、サイト
位置を上下方向、または左右方向に少しずらし、再度サ
イト平坦度を測定する。そして、サイト平坦度の規格を
満足しないサイトがなくなるまでこれを繰り返し行う。
そして、サイト平坦度の規格を満足しないサイト数がな
くなった時点で、そのサイト位置をドッテングタイプの
レーザーマークにより表示する。この表示は、例えばＧ
ａＡｓ基板１の周縁部のサイト左上角に表示７によりド
ッテングタイプのレーザーマークによりサイトを形成し
ない周縁部分に刻印を行うのである。
【００１０】ドッテングタイプのレーザーマークは、マ
ーキング部からのパーティクルの発生が殆どなく、か
つ、小パワーで行うため、ＧａＡｓ基板へのダメージが
小さいことを特徴としている。このため、ＧａＡｓ基板
の平坦度を測定したのち、マーキングをしても品質への
影響は全くない。また、平坦度測定，測定サイト位置の
移動，レーザーマークの一連の作業を自動化することに
よりＧａＡｓ基板の製作コストの上昇を抑えることがで
きる。
ーキング部からのパーティクルの発生が殆どなく、か
つ、小パワーで行うため、ＧａＡｓ基板へのダメージが
小さいことを特徴としている。このため、ＧａＡｓ基板
の平坦度を測定したのち、マーキングをしても品質への
影響は全くない。また、平坦度測定，測定サイト位置の
移動，レーザーマークの一連の作業を自動化することに
よりＧａＡｓ基板の製作コストの上昇を抑えることがで
きる。
【００１１】半導体素子メーカでは、上記ＧａＡｓ基板
に刻印された最適サイト位置の表示の情報を読み取り、
その情報に応じてチップ作成のサイト位置を変えること
になる。
に刻印された最適サイト位置の表示の情報を読み取り、
その情報に応じてチップ作成のサイト位置を変えること
になる。
【００１２】
【発明の効果】以上説明したとおり、この発明のレーザ
マーク付きウエハによれば、半導体素子メーカのサイト
平坦度の規格を満足し、また、ＬＳＩ作製の作業効率を
上昇させ、その上基板価格の上昇を抑えたＧａＡｓ基板
を提供することができる。
マーク付きウエハによれば、半導体素子メーカのサイト
平坦度の規格を満足し、また、ＬＳＩ作製の作業効率を
上昇させ、その上基板価格の上昇を抑えたＧａＡｓ基板
を提供することができる。
【図１】この発明の一実施例に係るサイト位置の表示を
刻印したＧａＡｓ基板の上面図、
刻印したＧａＡｓ基板の上面図、
【図２】従来の半導体素子の素子形成時の基板断面の模
式図、
式図、
【図３】従来の半導体素子の素子形成時の基板表面の模
式図である。
式図である。
１ ＧａＡｓ基板 ２ 活性層 ３ 集積回路形成面 ４ ＧａＡｓ基板 ５ 半導体チップ ６ 標準測定サイト位置 ７ 最適サイト位置を示したレーザーマーク
Claims (1)
- 【請求項１】 ＬＳＩ等の大型サイズの複数のチップを
形成するため、チップ形成領域に相当するサイトの平坦
度が規定されているガリウムヒ素半導体基板において、
サイトの平坦度の規格を満足するサイト数が最大となる
サイト位置を示す座標，点，記号をドッテイングタイプ
のレーザーマークにより基板表面の周縁部に刻印したこ
とを特徴とするレーザーマーク付きウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317022A JPH09139328A (ja) | 1995-11-13 | 1995-11-13 | レーザーマーク付きウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317022A JPH09139328A (ja) | 1995-11-13 | 1995-11-13 | レーザーマーク付きウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139328A true JPH09139328A (ja) | 1997-05-27 |
Family
ID=18083554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317022A Pending JPH09139328A (ja) | 1995-11-13 | 1995-11-13 | レーザーマーク付きウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139328A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106425105A (zh) * | 2016-12-08 | 2017-02-22 | 中国电子科技集团公司第四十六研究所 | 一种砷化镓晶片打印激光标识的方法 |
| CN111029401A (zh) * | 2015-05-11 | 2020-04-17 | 住友电气工业株式会社 | 碳化硅单晶衬底、碳化硅半导体器件及其制造方法 |
-
1995
- 1995-11-13 JP JP7317022A patent/JPH09139328A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029401A (zh) * | 2015-05-11 | 2020-04-17 | 住友电气工业株式会社 | 碳化硅单晶衬底、碳化硅半导体器件及其制造方法 |
| CN111029401B (zh) * | 2015-05-11 | 2024-03-08 | 住友电气工业株式会社 | 碳化硅单晶衬底、碳化硅半导体器件及其制造方法 |
| CN106425105A (zh) * | 2016-12-08 | 2017-02-22 | 中国电子科技集团公司第四十六研究所 | 一种砷化镓晶片打印激光标识的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485955B2 (en) | Semiconductor package having step type die and method for manufacturing the same | |
| US8148239B2 (en) | Offset field grid for efficient wafer layout | |
| JPH0215652A (ja) | 半導体装置及びその製造方法 | |
| US20060160273A1 (en) | Method for wafer level packaging | |
| US6713843B2 (en) | Scribe lines for increasing wafer utilizable area | |
| CN110896025A (zh) | 晶圆键合方法以及键合后晶圆 | |
| JP2022093260A (ja) | 半導体ユニットのテスト方法 | |
| US4073055A (en) | Method for manufacturing semiconductor devices | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| US20050263859A1 (en) | Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof | |
| JPH09139328A (ja) | レーザーマーク付きウエハ | |
| JPS59220947A (ja) | 半導体装置の製造方法 | |
| JPH07221166A (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| CN110587835A (zh) | 一种光栅硅片的切割方法 | |
| JPH11233458A (ja) | 半導体素子の製造方法およびその製造に用いる半導体ウエハ | |
| JP2000228487A (ja) | チップオンチップの半導体チップ | |
| CN111128966A (zh) | 对位结构及封装切割方法 | |
| JPS62176142A (ja) | 誘電体分離基板の製造方法 | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| CN111312664B (zh) | 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法 | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JPH03139862A (ja) | 半導体装置 | |
| JPS62193241A (ja) | 半導体装置用結晶基板 | |
| JPS62165963A (ja) | 半導体集積回路の製造方法 | |
| JP2001060652A (ja) | キャリアフィルム基板および半導体装置の製造方法 |