JP2001060652A - キャリアフィルム基板および半導体装置の製造方法 - Google Patents

キャリアフィルム基板および半導体装置の製造方法

Info

Publication number
JP2001060652A
JP2001060652A JP11232784A JP23278499A JP2001060652A JP 2001060652 A JP2001060652 A JP 2001060652A JP 11232784 A JP11232784 A JP 11232784A JP 23278499 A JP23278499 A JP 23278499A JP 2001060652 A JP2001060652 A JP 2001060652A
Authority
JP
Japan
Prior art keywords
semiconductor device
film substrate
carrier film
device formation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11232784A
Other languages
English (en)
Inventor
Satoshi Matsubayashi
敏 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP11232784A priority Critical patent/JP2001060652A/ja
Publication of JP2001060652A publication Critical patent/JP2001060652A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】小型化に適したキャリアフィルム基板および半
導体装置の製造方法を提供する。 【解決手段】折曲したリード状の支持部(22)を残し
て、半導体装置形成領域(14)の周囲にスリット(1
6)を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、キャリアフィルム
基板および半導体装置の製造方法に関し、特に、小型化
に適したキャリアフィルム基板および半導体装置の製造
方法に関する。
【0002】
【従来の技術】チップサイズ半導体装置等の半導体装置
の製造では、生産性の向上やコストの低減を図るため
に、キャリアフィルム基板と称される集合型の回路基板
が使用される。このキャリアフィルム基板には、半導体
装置の回路パターンが複数個分形成され、複数の半導体
チップの搭載およびパッケージングが該キャリアフィル
ム基板上で一括して行われる。
【0003】その後、該キャリアフィルム基板上に形成
された複数のパッケージ部分が個別に切り出されて、複
数の半導体装置が得られる。このような個別切り出しの
技術を開示した文献として、特開平8−64718号公
報がある。同公報には、切り出し部分をスリットで分離
して、切り出しの効率化を図る方法が開示されている。
【0004】上記公知技術は、連続的な切り出しを可能
にする有用な技術であるが、チップサイズ半導体装置等
のサイズの縮小化が求められる分野では、より小型化に
適した方法が望まれる。
【0005】
【発明が解決しようとする課題】本発明は、小型化に適
したキャリアフィルム基板および半導体装置の製造方法
を提供することを課題とする。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、キャビティ内にパッケージを嵌装させ
て、該キャビティから突出した部分を切断除去する。こ
れにより、パッケージの周縁に限りなく近い位置で半導
体装置を切り出すことができる。
【0007】また、本発明では、折曲したリード状の支
持部を残して、半導体装置形成領域の周囲にスリットを
形成する。該支持部の折曲部分により、半導体装置形成
領域の微調整が可能になり、前記キャビティへの嵌装が
容易になる。
【0008】
【発明の実施の形態】図1は、本発明に係るキャリアフ
ィルム基板の構造を示す平面図である。以下、同図に基
づいて、本発明の構成およびその特徴ある思想を詳細に
説明する。
【0009】半導体装置形成領域14は、一の半導体装
置が形成される領域であり、キャリアフィルム基板10
上に複数設けられる。この半導体装置形成領域14に
は、個々の半導体装置の回路パターンが形成されてお
り、該回路パターンには、該半導体装置形成領域14上
に載置された半導体チップが接続される。
【0010】位置決め穴24は、キャリアフィルム基板
10の搬送や位置決めに使用される穴である。
【0011】図2は、図1に示した半導体装置形成領域
14周辺の拡大図である。同図に示すように、半導体装
置形成領域14の周囲には、コーナー部に折曲した幾つ
かの支持部22を残してスリット16が形成される。ス
リット16は、打ち抜きによって形成することが好まし
い。
【0012】半導体装置形成領域14とスリット16と
の間には、若干の余白が設けられる。この余白は、半導
体装置の形成に必要な公差である。本発明では、最終的
にこの余白部分をも切断除去し、可能な限り装置サイズ
の小型化を図る。
【0013】スリット16は、半導体装置形成領域14
の切り出しを容易にするとともに、樹脂封止時のキャリ
アフィルム基板10の変形を抑制する。すなわち、各半
導体装置形成領域14上に搭載された半導体チップは、
樹脂封止されてパッケージングされるが、該樹脂封止時
には、半導体装置形成領域14付近が170℃以上に加
熱されるため、スリット16がなければ、部材間の熱膨
張係数の違いにより、キャリアフィルム基板10が波状
に変形してしまう。
【0014】スリット16を設けておけば、その位置で
熱膨張による変形が吸収されるため、パッケージの剥離
等を防止することができる。キャリアフィルム基板10
の変形防止は、また、半導体装置形成領域14の位置ず
れも防止し、個別切り出し時の精度向上にも寄与する。
【0015】支持部22は、半導体装置形成領域14を
キャリアフィルム基板10本体と連結して、該半導体装
置形成領域14を支持する部材であり、折曲したリード
状に形成することが好ましい。この折曲したリード形状
により、キャリアフィルム基板10本体が固定されてい
る場合であっても、半導体装置形成領域14を上下左右
方向に移動させることができるとともに、キャリアフィ
ルム基板10本体に対する傾きを補正することができ
る。すなわち、折曲部分は、半導体装置形成領域14移
動時のあそびを生み出すのである。
【0016】上記のような折曲した支持部22により、
図1に示すように、隣接した半導体装置形成領域14同
士の中心を位置決めライン上に揃えることが可能にな
る。従って、この位置決めラインに沿って金型を一列ま
たはグリッド状に配置しておけば、該金型による半導体
装置の複数同時切り出しが可能になる。金型の用いた切
り出しは、本発明の重要なポイントの一つであるため、
後に詳細な説明を加える。
【0017】折曲した支持部22は、また、熱膨張によ
る半導体装置形成領域14の位置ずれ防止にも寄与す
る。すなわち、半導体装置形成領域14周辺の熱膨張率
に偏りがある場合には、樹脂封止を行うと、半導体装置
形成領域14が上下左右のいずれかの方向に引っ張られ
る。支持部22の折曲部は、この引っ張り力を緩和し、
半導体装置形成領域14の位置ずれを抑制するのであ
る。
【0018】図3は、図2に示した支持部22の他の形
態を示す平面図である。同図に示すように、支持部22
は、鋸刃状、波状または枠状で折曲させてもよい。
【0019】図4は、図1に示した半導体装置形成領域
14の個別切り出し工程を示す側面図である。同図に示
すように、半導体装置形成領域14の個別切り出しは、
該半導体装置形成領域14上に形成されたパッケージ1
8を下金型30のキャビティ20に嵌装させて行う。こ
のキャビティ20は、パッケージ18の形状に対応した
形状を有する。
【0020】下金型30は、図1に示した位置決めライ
ン上に複数配置し、パッケージ18のキャビティ20へ
の嵌装を複数同時に行うことが好ましい。このときの複
数同時嵌装は、折曲した支持部22を利用した微調整に
より、好適に行うことができる。パッケージ18の複数
同時嵌装により、一回の工程で複数の半導体装置を切り
出すことが可能になり、生産性が向上する。
【0021】その後、上金型26をキャリアフィルム基
板10の裏面側から当接し、上金型26および下金型3
0でパッケージ18およびキャリアフィルム基板10を
挟持する。この状態で、キャビティ20から突出した部
分、すなわち、図2に示した半導体装置形成領域14か
らはみ出した余白部分をパンチ28で切断除去する。
【0022】このとき、パッケージ18の側壁は、キャ
ビティ20内に収容されているため、パンチ28による
損傷はない。さらに、金型による切断は、高精度に行わ
れるため、不要な余白部分はきれいに取り除かれ、パッ
ケージ18の大きさと略等しいサイズの半導体装置が得
られる。
【0023】
【実施例】以下、本発明による半導体装置の一製造手順
を示す。
【0024】まず、図1に示すキャリアフィルム基板1
0の各半導体装置形成領域14上に半導体チップをそれ
ぞれ載置する。そして、該載置した各半導体チップを回
路パターンにそれぞれ接続し、その後、これらを樹脂封
止してパッケージを形成する。
【0025】次に、図4に示すように、位置決めライン
上に複数配置された金型に各パッケージを設置し、パン
チを用いて複数の半導体装置形成領域を同時に切り出
す。こうして、小型化が図られた複数の半導体装置が得
られる。
【0026】
【発明の効果】本発明によれば、キャリアフィルム基板
は半導体装置形成領域の周囲をスリットしているととも
に、コーナー部に折曲したリード状の支持部を残してい
るので、前記半導体装置形成領域に半導体チップを搭載
し、樹脂封止してパッケージを形成し、該パッケージを
金型のキャビティに嵌装する際、その嵌装の微調整が円
滑になされ、キャビティから突出っしたキャリアフィル
ム基板部分をパッケージの側辺に沿って切断除去でき
る。
【図面の簡単な説明】
【図1】本発明に係るキャリアフィルム基板の構造を示
す平面図である。
【図2】図1に示した半導体装置形成領域14周辺の拡
大図である。
【図3】図2に示した支持部22の他の形態を示す平面
図である。
【図4】図1に示した半導体装置形成領域14の個別切
り出し工程を示す側面図である。
【符号の説明】
10…キャリアフィルム基板、12…半導体チップ、1
4…半導体装置形成領域、16…スリット、18…パッ
ケージ、20…キャビティ、22…支持部、24…位置
決め穴、26…上金型、28…パンチ、30…下金型

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一の半導体装置が形成される複数の半導
    体装置形成領域と、 前記半導体装置形成領域の周囲に形成されたスリット
    と、 前記半導体装置形成領域を支持する折曲したリード状の
    支持部とを具備するキャリアフィルム基板。
  2. 【請求項2】 一のキャリアフィルム基板上に複数の半
    導体チップを搭載し、これらを個別に切り出して複数の
    半導体装置を製造する方法において、 前記キャリアフィルム基板上の前記半導体装置が形成さ
    れる半導体装置形成領域の周辺をスリットにするととも
    にコーナー部に折曲したリード状の支持部を形成する工
    程と、 前記半導体装置形成領域上に前記半導体チップを搭載す
    る工程と、 前記搭載した半導体チップを樹脂封止して、パッケージ
    を形成する工程と、 前記パッケージを該パッケージの形状に対応した金型の
    キャビティ内に嵌装する工程と、 前記キャビティから突出した部分を切断除去する工程と
    を具備することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記スリットを形成する工程では、 前記半導体装置形成領域を支持するコーナー部の折曲し
    たリード状の支持部の形状が山形、鋸刃形、波形または
    枠状形である。ことを特徴とする請求項2記載の半導体
    装置の製造方法。
  4. 【請求項4】 前記パッケージを嵌装する工程では、 複数のパッケージを複数のキャビティ内に同時に嵌装す
    ることを特徴とする請求項3記載の半導体装置の製造方
    法。
JP11232784A 1999-08-19 1999-08-19 キャリアフィルム基板および半導体装置の製造方法 Pending JP2001060652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11232784A JP2001060652A (ja) 1999-08-19 1999-08-19 キャリアフィルム基板および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11232784A JP2001060652A (ja) 1999-08-19 1999-08-19 キャリアフィルム基板および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001060652A true JP2001060652A (ja) 2001-03-06

Family

ID=16944698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11232784A Pending JP2001060652A (ja) 1999-08-19 1999-08-19 キャリアフィルム基板および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001060652A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334963A (ja) * 2001-05-10 2002-11-22 Ueno Seiki Kk 電子部品の製造装置及び製造方法
JP2002368173A (ja) * 2001-06-07 2002-12-20 Ueno Seiki Kk 電子部品の製造装置及び製造方法
KR101410475B1 (ko) 2012-05-14 2014-06-27 주식회사 포스코 무방향성 전기강판 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334963A (ja) * 2001-05-10 2002-11-22 Ueno Seiki Kk 電子部品の製造装置及び製造方法
JP2002368173A (ja) * 2001-06-07 2002-12-20 Ueno Seiki Kk 電子部品の製造装置及び製造方法
KR101410475B1 (ko) 2012-05-14 2014-06-27 주식회사 포스코 무방향성 전기강판 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5454905A (en) Method for manufacturing fine pitch lead frame
US8088650B2 (en) Method of fabricating chip package
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US8341828B2 (en) Thin foil semiconductor package
US7339259B2 (en) Semiconductor device
US6114189A (en) Molded array integrated circuit package
JP3837215B2 (ja) 個別半導体装置およびその製造方法
EP0683518A2 (en) Lead frame and semiconductor device
US5559372A (en) Thin soldered semiconductor package
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
US20230068748A1 (en) Leaded semiconductor device package
US7863730B2 (en) Array-molded package heat spreader and fabrication method therefor
US11569152B2 (en) Electronic device with lead pitch gap
US5920113A (en) Leadframe structure having moveable sub-frame
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
JP2001060652A (ja) キャリアフィルム基板および半導体装置の製造方法
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JPH0738036A (ja) 半導体装置の製造方法
CN220873575U (zh) 导线架以及封装结构
US20220110213A1 (en) Mechanical support within moulded chip package
US20240055331A1 (en) Small outline transistor with thermal flat lead
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPH05235248A (ja) リードフレーム
JPH05206216A (ja) テープキャリア、半導体装置実装体及び実装方法
JP2001135769A (ja) 半導体装置の製造方法