JPH09134501A - 磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイス - Google Patents
磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイスInfo
- Publication number
- JPH09134501A JPH09134501A JP8251497A JP25149796A JPH09134501A JP H09134501 A JPH09134501 A JP H09134501A JP 8251497 A JP8251497 A JP 8251497A JP 25149796 A JP25149796 A JP 25149796A JP H09134501 A JPH09134501 A JP H09134501A
- Authority
- JP
- Japan
- Prior art keywords
- read channel
- channel signal
- signal path
- read
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Control Of Amplification And Gain Control (AREA)
- Magnetic Heads (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 磁気抵抗ヘッドの利用に伴う非線形性の影響
をオフセットする読取りチャネルを提供する。 【解決手段】 本発明の、磁気抵抗（ＭＲ）読取りヘッ
ドに結合されるように適応された、磁気記録読取りチャ
ネルにおいて利用されるデバイスは、制御可能な量の第
二次非線形性を磁気記録読取りチャネル信号経路へと導
入して磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非線
形性を少なくとも部分的にオフセットするように適応さ
れた集積回路を有する。本発明の磁気記録読取りチャネ
ル信号経路における、磁気抵抗（ＭＲ）読取りヘッドの
利用に伴う非線形信号効果を低下させる方法は、読取り
チャネル信号の評価可能な二乗を読取りチャネル信号経
路へと導入するステップを有する。
をオフセットする読取りチャネルを提供する。 【解決手段】 本発明の、磁気抵抗（ＭＲ）読取りヘッ
ドに結合されるように適応された、磁気記録読取りチャ
ネルにおいて利用されるデバイスは、制御可能な量の第
二次非線形性を磁気記録読取りチャネル信号経路へと導
入して磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非線
形性を少なくとも部分的にオフセットするように適応さ
れた集積回路を有する。本発明の磁気記録読取りチャネ
ル信号経路における、磁気抵抗（ＭＲ）読取りヘッドの
利用に伴う非線形信号効果を低下させる方法は、読取り
チャネル信号の評価可能な二乗を読取りチャネル信号経
路へと導入するステップを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、読取りチャネル、
より特定するに、磁気抵抗（ＭＲ）ヘッドとの利用に適
応した読取りチャネルに関する。
より特定するに、磁気抵抗（ＭＲ）ヘッドとの利用に適
応した読取りチャネルに関する。
【０００２】
【従来の技術】磁気抵抗（ＭＲ）ヘッドあるいは磁気抵
抗（ＭＲ）読取りヘッドは、ディスクドライブあるいは
その他の応用例における周波数の増加に伴って利用され
ている。磁気抵抗（ＭＲ）読取りヘッドについては、例
えば、H.Suyamaらによる"ThinFilm MR Head for High D
ensity Rigid Disk Drive," IEEE Transactions on Ma
gnetics,Volume 24,No.6,November,1988において記述さ
れている。残念なことに、そのような磁気抵抗（ＭＲ）
読取りヘッドは、瞬時の磁界を抵抗へと変換する際に、
本質的に非線形となる。磁気抵抗（ＭＲ）ヘッドにより
生成された非線形性を低下させる一つのアプローチは、
ほとんど線形カーブ領域に近い応答曲線の領域において
動作するように、読取りヘッドに電気的にバイアスをか
けることである。
抗（ＭＲ）読取りヘッドは、ディスクドライブあるいは
その他の応用例における周波数の増加に伴って利用され
ている。磁気抵抗（ＭＲ）読取りヘッドについては、例
えば、H.Suyamaらによる"ThinFilm MR Head for High D
ensity Rigid Disk Drive," IEEE Transactions on Ma
gnetics,Volume 24,No.6,November,1988において記述さ
れている。残念なことに、そのような磁気抵抗（ＭＲ）
読取りヘッドは、瞬時の磁界を抵抗へと変換する際に、
本質的に非線形となる。磁気抵抗（ＭＲ）ヘッドにより
生成された非線形性を低下させる一つのアプローチは、
ほとんど線形カーブ領域に近い応答曲線の領域において
動作するように、読取りヘッドに電気的にバイアスをか
けることである。
【０００３】
【発明が解決しようとする課題】しかしながら、それに
もかかわらず、例えば、磁気抵抗（ＭＲ）読取りヘッド
の応答についての残存する非線形性、即ち残留非線形
性、印加されたバイアスにおけるエラーのために、ある
いはその他の理由のため、非線形性の影響を生成するで
あろうという点で、このようなアプローチは、いまもっ
て不利である。それ故に、そのような磁気抵抗（ＭＲ）
読取りヘッドにより生成された非線形性の影響を解決す
る必要性が存しているのである。
もかかわらず、例えば、磁気抵抗（ＭＲ）読取りヘッド
の応答についての残存する非線形性、即ち残留非線形
性、印加されたバイアスにおけるエラーのために、ある
いはその他の理由のため、非線形性の影響を生成するで
あろうという点で、このようなアプローチは、いまもっ
て不利である。それ故に、そのような磁気抵抗（ＭＲ）
読取りヘッドにより生成された非線形性の影響を解決す
る必要性が存しているのである。
【０００４】
【課題を解決するための手段】本発明の一実施例に従う
と、磁気抵抗（ＭＲ）読取りヘッドに結合されるように
適応した磁気記録読取りチャネルにおいて用いられるデ
バイスは、以下の要素、すなわち、制御可能な量の第二
次非線形性を磁気記録読取りチャネル信号経路へと導入
し、磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形
性をオフセットするように適応された集積回路、から成
っている。
と、磁気抵抗（ＭＲ）読取りヘッドに結合されるように
適応した磁気記録読取りチャネルにおいて用いられるデ
バイスは、以下の要素、すなわち、制御可能な量の第二
次非線形性を磁気記録読取りチャネル信号経路へと導入
し、磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形
性をオフセットするように適応された集積回路、から成
っている。
【０００５】本発明の別の実施例に従うと、磁気抵抗
（ＭＲ）読取りヘッドの利用に伴う、磁気記録読取りチ
ャネル信号経路における非線形性の影響を低下させる方
法は、読取りチャネル信号についての評価可能な二乗を
読取りチャネル信号経路へと導入するステップから成っ
ている。
（ＭＲ）読取りヘッドの利用に伴う、磁気記録読取りチ
ャネル信号経路における非線形性の影響を低下させる方
法は、読取りチャネル信号についての評価可能な二乗を
読取りチャネル信号経路へと導入するステップから成っ
ている。
【０００６】
【発明の実施の形態】例えば、ディスクドライブのよう
な、磁気記録システムは、例えば、ディスクやディスケ
ット上に保存されているような、電磁的に保存された信
号を読取るのに、電子回路を利用している。典型的に
は、そのようなシステムは、例えば、Hugh M.Sierraに
よる"An Introduction to Direct Access Storage Devi
ces" Academic Press,Inc.,(1990)で記述されているよ
うに、磁気誘導を利用している。
な、磁気記録システムは、例えば、ディスクやディスケ
ット上に保存されているような、電磁的に保存された信
号を読取るのに、電子回路を利用している。典型的に
は、そのようなシステムは、例えば、Hugh M.Sierraに
よる"An Introduction to Direct Access Storage Devi
ces" Academic Press,Inc.,(1990)で記述されているよ
うに、磁気誘導を利用している。
【０００７】そのようなシステムについて、磁気抵抗
（ＭＲ）ヘッドあるいは磁気抵抗（ＭＲ）読取りヘッド
を利用するのも、次第に一般的になってきた。その一つ
の理由としては、読取りチャネルで利用されうる、その
他の従来型の読取りヘッドと比較して、そのような読取
りヘッドは、改良されたＳ／Ｎ比（信号対ノイズ比）を
提供しうるということがある。
（ＭＲ）ヘッドあるいは磁気抵抗（ＭＲ）読取りヘッド
を利用するのも、次第に一般的になってきた。その一つ
の理由としては、読取りチャネルで利用されうる、その
他の従来型の読取りヘッドと比較して、そのような読取
りヘッドは、改良されたＳ／Ｎ比（信号対ノイズ比）を
提供しうるということがある。
【０００８】図２は、読取りチャネル信号経路を含む、
磁気記録ユニット用の従来の読取りチャネルの実施例１
００を例示するブロック線図である。読取りチャネル１
００は、磁気抵抗（ＭＲ）読取りヘッド２００に結合さ
れたものとして例示されている。もちろん、例示された
構成要素は、ＤＣ（直流）バイアス電圧を低下させるよ
うにＡＣ（交流）結合されている。図２で例示されてい
るように、磁気抵抗（ＭＲ）読取りヘッド２００は、図
２でｍ（ｔ）と示された磁界強度信号を受け取りうる。
このような磁界強度信号に応答して、読取りヘッド２０
０は、図２でｒ（ｔ）と示された、抵抗値の形式での信
号を提供しうる。抵抗値ｒ（ｔ）に応答して、電圧信号
ｖ（ｔ）を生成する前置増幅器３００に、このような抵
抗値は供給されうる。例示されているように、このよう
な電圧信号は、読取りチャネル１００へと供給されう
る。このような特定の実施例では、読取りチャネル１０
０は、可変利得増幅器（variable gain amplifier,ＶＧ
Ａ）４００、等化器５００、ビタビ検出器６００から成
っている。もちろん、読取りチャネルについての選択的
な実施例が利用されうることは認められよう。例えば、
選択的には、決定フィードバック等化器（decision fee
dback equalizer,ＤＦＥ）が、読取りチャネルにおいて
利用されうる。
磁気記録ユニット用の従来の読取りチャネルの実施例１
００を例示するブロック線図である。読取りチャネル１
００は、磁気抵抗（ＭＲ）読取りヘッド２００に結合さ
れたものとして例示されている。もちろん、例示された
構成要素は、ＤＣ（直流）バイアス電圧を低下させるよ
うにＡＣ（交流）結合されている。図２で例示されてい
るように、磁気抵抗（ＭＲ）読取りヘッド２００は、図
２でｍ（ｔ）と示された磁界強度信号を受け取りうる。
このような磁界強度信号に応答して、読取りヘッド２０
０は、図２でｒ（ｔ）と示された、抵抗値の形式での信
号を提供しうる。抵抗値ｒ（ｔ）に応答して、電圧信号
ｖ（ｔ）を生成する前置増幅器３００に、このような抵
抗値は供給されうる。例示されているように、このよう
な電圧信号は、読取りチャネル１００へと供給されう
る。このような特定の実施例では、読取りチャネル１０
０は、可変利得増幅器（variable gain amplifier,ＶＧ
Ａ）４００、等化器５００、ビタビ検出器６００から成
っている。もちろん、読取りチャネルについての選択的
な実施例が利用されうることは認められよう。例えば、
選択的には、決定フィードバック等化器（decision fee
dback equalizer,ＤＦＥ）が、読取りチャネルにおいて
利用されうる。
【０００９】図２で例示されているように、ＶＧＡ４０
０は、電圧信号ｖ（ｔ）を受け取り、増幅された電圧信
号Ｖ（ｔ）を生成する。この増幅された電圧信号は、読
取りチャネル信号経路に沿って等化器５００へと供給さ
れ、等化器５００は、図２でＹnと示された、部分応答
最尤信号のような、等化処理がなされた信号を生成す
る。磁気記録システムにおける等化器及び部分応答最尤
信号の利用は、例えば、K.Sam Shanmugamによる、"Digi
tal and Analog Communication Systems" John Wiley a
nd Sons,Inc.(1979)で記述されているように、当該技術
分野においてはよく知られている。このような特定の実
施例においては、Ｙnについての理想的な値は、＋１、
−１、あるいは０でありうる。等化処理がなされた信号
Ｙnは、読取りチャネル信号経路に沿ってビタビ検出器
６００へと供給され、ビタビ検出器６００は、デジタル
データ信号Ｄnを供給する。これらのデジタルデータ信
号は、デジタルパルスの形式をとりうるもので、磁気記
録システムを含みうるパーソナルコンピュータあるいは
その他のシステムといったようなものへの物理的バスへ
と供給される前に、さらに処理されうる。例えば、逐次
復号あるいは別の形式の信号処理が利用されうる。部分
応答最尤（partial response maximum likelihood,ＰＲ
ＭＬ）読取りチャネルデバイスについては、例えば、So
nntagらによる、IEEE Transactions On Magnetics,Volu
me 31,No.2,March 19,1995に掲載の"AHigh Speed,Low P
ower PRML Read Channel Device,"において記述されて
いる。
０は、電圧信号ｖ（ｔ）を受け取り、増幅された電圧信
号Ｖ（ｔ）を生成する。この増幅された電圧信号は、読
取りチャネル信号経路に沿って等化器５００へと供給さ
れ、等化器５００は、図２でＹnと示された、部分応答
最尤信号のような、等化処理がなされた信号を生成す
る。磁気記録システムにおける等化器及び部分応答最尤
信号の利用は、例えば、K.Sam Shanmugamによる、"Digi
tal and Analog Communication Systems" John Wiley a
nd Sons,Inc.(1979)で記述されているように、当該技術
分野においてはよく知られている。このような特定の実
施例においては、Ｙnについての理想的な値は、＋１、
−１、あるいは０でありうる。等化処理がなされた信号
Ｙnは、読取りチャネル信号経路に沿ってビタビ検出器
６００へと供給され、ビタビ検出器６００は、デジタル
データ信号Ｄnを供給する。これらのデジタルデータ信
号は、デジタルパルスの形式をとりうるもので、磁気記
録システムを含みうるパーソナルコンピュータあるいは
その他のシステムといったようなものへの物理的バスへ
と供給される前に、さらに処理されうる。例えば、逐次
復号あるいは別の形式の信号処理が利用されうる。部分
応答最尤（partial response maximum likelihood,ＰＲ
ＭＬ）読取りチャネルデバイスについては、例えば、So
nntagらによる、IEEE Transactions On Magnetics,Volu
me 31,No.2,March 19,1995に掲載の"AHigh Speed,Low P
ower PRML Read Channel Device,"において記述されて
いる。
【０００９】よく知られているように、磁気抵抗（Ｍ
Ｒ）読取りヘッドは、実質的に瞬時の磁界強度信号を抵
抗値信号へと変換するように動作する。さらにまた、結
果としての抵抗値信号と磁界強度信号の間の関係は、非
線形である。従来は、磁気抵抗（ＭＲ）読取りヘッドの
応答曲線のもっとも線形な領域にできるだけ接近させる
ように、磁気抵抗（ＭＲ）読取りヘッドにバイアスをか
ける試みがなされている。同様に、例えば、図２で例示
されているように、結果としての抵抗値は、典型的な実
施例において前置増幅器の電圧へ変換されている。様々
な理由から、磁気抵抗（ＭＲ）ヘッドにバイアスをかけ
るこのような試みでは、非線形性の影響を十分に除去し
えず、それ故に、保存媒体から保存された信号を得るプ
ロセスの間にエラーが導入されうるのである。
Ｒ）読取りヘッドは、実質的に瞬時の磁界強度信号を抵
抗値信号へと変換するように動作する。さらにまた、結
果としての抵抗値信号と磁界強度信号の間の関係は、非
線形である。従来は、磁気抵抗（ＭＲ）読取りヘッドの
応答曲線のもっとも線形な領域にできるだけ接近させる
ように、磁気抵抗（ＭＲ）読取りヘッドにバイアスをか
ける試みがなされている。同様に、例えば、図２で例示
されているように、結果としての抵抗値は、典型的な実
施例において前置増幅器の電圧へ変換されている。様々
な理由から、磁気抵抗（ＭＲ）ヘッドにバイアスをかけ
るこのような試みでは、非線形性の影響を十分に除去し
えず、それ故に、保存媒体から保存された信号を得るプ
ロセスの間にエラーが導入されうるのである。
【００１０】概算として、磁気抵抗（ＭＲ）読取りヘッ
ドにより生成された抵抗値ｒ（ｔ）は、以下の関係、す
なわち、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2（ｔ）に比例す
る、に従って記述されうる。本発明に従った読取りチャ
ネルの実施例は、以下でより詳細に記述されるように、
アルファ（α）を近似しうるもので、制御可能な量の第
二次非線形性を読取りチャネル信号経路へと導入し、磁
気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形効果
を、概ねキャンセルするか、あるいは少なくとも部分的
にオフセットしうるものである。さらに、本発明に従っ
た読取りチャネルの実施例では、以下でより詳細に説明
されるように、アルファは、適応的に近似されうる。磁
気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形ひずみ
の量は、実際のシステム動作については、前もって予測
することは困難でありうることから、適応的な近似は、
少なくとも部分的には、従来のバイアスをかけるアプロ
ーチ以上の利点を提供しうるのである。
ドにより生成された抵抗値ｒ（ｔ）は、以下の関係、す
なわち、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2（ｔ）に比例す
る、に従って記述されうる。本発明に従った読取りチャ
ネルの実施例は、以下でより詳細に記述されるように、
アルファ（α）を近似しうるもので、制御可能な量の第
二次非線形性を読取りチャネル信号経路へと導入し、磁
気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形効果
を、概ねキャンセルするか、あるいは少なくとも部分的
にオフセットしうるものである。さらに、本発明に従っ
た読取りチャネルの実施例では、以下でより詳細に説明
されるように、アルファは、適応的に近似されうる。磁
気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形ひずみ
の量は、実際のシステム動作については、前もって予測
することは困難でありうることから、適応的な近似は、
少なくとも部分的には、従来のバイアスをかけるアプロ
ーチ以上の利点を提供しうるのである。
【００１１】本発明に従った読取りチャネルの一実施例
１０００が、図１で例示されている。磁気抵抗（ＭＲ）
読取りヘッド２０００が例示されている。もっとも、示
されているように、図１のヘッド２０００は、上での表
現、すなわち、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2（ｔ）に
比例する、という近似を元にしている。もちろん、磁界
強度と抵抗値の間の関係についてのこのような近似的な
記述は、第二次までに限るということは認められるとこ
ろであろう。同様に、伝達関数Ｉｈ1（ｔ）を有する前
置増幅器３０００が例示されている。前置増幅器３００
０が、受け取られたアナログ信号に対するナイキスト速
度よりも高いといったように、相対的に広帯域である場
合には、前置増幅器に対する伝達関数は、スケールファ
クター（基準化因子）あるいは実質的に一定の遅延とし
て近似されうる。従って、このような特定の実施例につ
いて図１で例示されているように、前置増幅器の後で調
節が導入されうるべく、前置増幅器は、磁気抵抗（Ｍ
Ｒ）読取りヘッドから受け取った信号についての大きさ
及び位相の関係を、概ね維持している。また、もちろ
ん、これらの構成要素間の結合は、ＤＣ（直流）バイア
ス電圧を低下させるか、あるいは除去するように、ＡＣ
（交流）結合となっていることは理解されよう。
１０００が、図１で例示されている。磁気抵抗（ＭＲ）
読取りヘッド２０００が例示されている。もっとも、示
されているように、図１のヘッド２０００は、上での表
現、すなわち、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2（ｔ）に
比例する、という近似を元にしている。もちろん、磁界
強度と抵抗値の間の関係についてのこのような近似的な
記述は、第二次までに限るということは認められるとこ
ろであろう。同様に、伝達関数Ｉｈ1（ｔ）を有する前
置増幅器３０００が例示されている。前置増幅器３００
０が、受け取られたアナログ信号に対するナイキスト速
度よりも高いといったように、相対的に広帯域である場
合には、前置増幅器に対する伝達関数は、スケールファ
クター（基準化因子）あるいは実質的に一定の遅延とし
て近似されうる。従って、このような特定の実施例につ
いて図１で例示されているように、前置増幅器の後で調
節が導入されうるべく、前置増幅器は、磁気抵抗（Ｍ
Ｒ）読取りヘッドから受け取った信号についての大きさ
及び位相の関係を、概ね維持している。また、もちろ
ん、これらの構成要素間の結合は、ＤＣ（直流）バイア
ス電圧を低下させるか、あるいは除去するように、ＡＣ
（交流）結合となっていることは理解されよう。
【００１２】図１で例示されているように、読取りチャ
ネル１０００は、可変利得増幅器（variable gain ampl
ifier,ＶＧＡ）４０００及び非線形調節装置１１００を
含んでいる。さらにまた、例示されているように、この
ような特定の実施例においては、因子ベータ（β）によ
り評価され、等化器５０００に先だって導入された読取
りチャネル信号の二乗としての制御可能な量の非線形性
を、磁気記録読取りチャネル信号経路へと導入するよう
に、非線形調節装置１１００は適応されている。このよ
うな実施例においては、ＶＧＡの後では、電圧信号レベ
ルの相対的安定性が、処理をより都合の良いものとする
ことから、少なくとも部分的には、読取りチャネル信号
経路におけるこのような点でかような調節を導入するこ
とが望ましいのである。さらにまた、等化に先だって調
節を導入することは、読取りチャネル信号の基本成分及
び高調波成分についての相対的な大きさ及び位相に影響
を及ぼしうる、等化器による信号処理についての複雑さ
を避けるものである。もっとも、本発明は、その保護の
範囲において、読取りチャネル信号経路における、この
ような特定の点で調節を導入することに限定されるもの
ではない。
ネル１０００は、可変利得増幅器（variable gain ampl
ifier,ＶＧＡ）４０００及び非線形調節装置１１００を
含んでいる。さらにまた、例示されているように、この
ような特定の実施例においては、因子ベータ（β）によ
り評価され、等化器５０００に先だって導入された読取
りチャネル信号の二乗としての制御可能な量の非線形性
を、磁気記録読取りチャネル信号経路へと導入するよう
に、非線形調節装置１１００は適応されている。このよ
うな実施例においては、ＶＧＡの後では、電圧信号レベ
ルの相対的安定性が、処理をより都合の良いものとする
ことから、少なくとも部分的には、読取りチャネル信号
経路におけるこのような点でかような調節を導入するこ
とが望ましいのである。さらにまた、等化に先だって調
節を導入することは、読取りチャネル信号の基本成分及
び高調波成分についての相対的な大きさ及び位相に影響
を及ぼしうる、等化器による信号処理についての複雑さ
を避けるものである。もっとも、本発明は、その保護の
範囲において、読取りチャネル信号経路における、この
ような特定の点で調節を導入することに限定されるもの
ではない。
【００１３】図１で例示されているように、以下の式、
数３についての非線形調節は、調節可能な利得βをもっ
て読取りチャネル信号の二乗を導入することで実現され
る。
数３についての非線形調節は、調節可能な利得βをもっ
て読取りチャネル信号の二乗を導入することで実現され
る。
【数３】 磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非線形性を
少なくとも部分的にオフセットするように、読取りチャ
ネル信号の二乗が導入されているが、このような非線形
調節は、磁界強度信号ｍ（ｔ）及び抵抗値信号ｒ（ｔ）
間の近似的な関係を記述している、ｒ（ｔ）は、ｍ
（ｔ）＋αｍ2（ｔ）に比例する、という上述の表現と
一致している。同様に、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2
（ｔ）に比例する、という表現を得るため、ＡＣ（交
流）結合により一定のバイアス電圧信号は著しく低下さ
れ、第二次以上のより高次の項を伴う信号は無視されう
るということが前提とされている。
少なくとも部分的にオフセットするように、読取りチャ
ネル信号の二乗が導入されているが、このような非線形
調節は、磁界強度信号ｍ（ｔ）及び抵抗値信号ｒ（ｔ）
間の近似的な関係を記述している、ｒ（ｔ）は、ｍ
（ｔ）＋αｍ2（ｔ）に比例する、という上述の表現と
一致している。同様に、ｒ（ｔ）は、ｍ（ｔ）＋αｍ2
（ｔ）に比例する、という表現を得るため、ＡＣ（交
流）結合により一定のバイアス電圧信号は著しく低下さ
れ、第二次以上のより高次の項を伴う信号は無視されう
るということが前提とされている。
【００１４】上の数３の表現を元にすると、ベータ
（β）についての望ましい値は、少なくとも部分的に
は、Ｖ（ｔ）のピーク電圧の大きさ（振幅）に依存する
であろう。従って、また、等化に先だち、可変利得増幅
器（variable gain amplifier,ＶＧＡ）の後に導入する
ことは、必須はされないが、便益を提供するものであ
る。図１で例示されているように、そして、以下でより
詳細に説明されるように、βの値は、等化器５０００に
より生成された信号を元に、少なくとも部分的には、調
節可能あるいは制御可能である。それでもなお、図１で
例示されているように、非線形調節装置１１００は、読
取りチャネル信号の二乗を、読取りチャネル信号経路へ
と導入しうるのである。そして、この読取りチャネル信
号経路は、磁気抵抗（ＭＲ）読取りヘッドの利用に伴う
第二次非線形性を、少なくとも部分的にオフセットする
か、あるいは、概ねにせよキャンセルする。
（β）についての望ましい値は、少なくとも部分的に
は、Ｖ（ｔ）のピーク電圧の大きさ（振幅）に依存する
であろう。従って、また、等化に先だち、可変利得増幅
器（variable gain amplifier,ＶＧＡ）の後に導入する
ことは、必須はされないが、便益を提供するものであ
る。図１で例示されているように、そして、以下でより
詳細に説明されるように、βの値は、等化器５０００に
より生成された信号を元に、少なくとも部分的には、調
節可能あるいは制御可能である。それでもなお、図１で
例示されているように、非線形調節装置１１００は、読
取りチャネル信号の二乗を、読取りチャネル信号経路へ
と導入しうるのである。そして、この読取りチャネル信
号経路は、磁気抵抗（ＭＲ）読取りヘッドの利用に伴う
第二次非線形性を、少なくとも部分的にオフセットする
か、あるいは、概ねにせよキャンセルする。
【００１５】より高次の項を無視すると、非線形調節装
置１１００の出力信号ｙ（ｔ）は、以下の等式、数４に
より近似されうる。
置１１００の出力信号ｙ（ｔ）は、以下の等式、数４に
より近似されうる。
【数４】 上の等式、数４の分析が明らかにしているように、αが
βに等しい場合、ｍ2（ｔ）の項はキャンセルされる。
さらに、残りのより高次の項は、初期のひずみよりもは
るかに小さく、それ故に、本質的に無視されうる。読取
りチャネル信号への等化器の影響のために、等化器ある
いはスライサー（スライス回路）の後で読取りチャネル
信号経路へ非線形調節装置を導入するのは困難であろ
う。にもかかわらず、ひずみ検出については、なお、等
化器の後の読取りチャネル信号経路において実行されう
る。等化器により生成されたエラー信号は、都合の良い
ことに、このような検出を実行するため利用されうる。
高次の項を無視し、利得、オフセット、及び等化器の調
節が適切に実行されたことを前提とすると、等化器５０
００により生成されたエラー信号ｅnは、以下の等式、
数５により近似されうる。
βに等しい場合、ｍ2（ｔ）の項はキャンセルされる。
さらに、残りのより高次の項は、初期のひずみよりもは
るかに小さく、それ故に、本質的に無視されうる。読取
りチャネル信号への等化器の影響のために、等化器ある
いはスライサー（スライス回路）の後で読取りチャネル
信号経路へ非線形調節装置を導入するのは困難であろ
う。にもかかわらず、ひずみ検出については、なお、等
化器の後の読取りチャネル信号経路において実行されう
る。等化器により生成されたエラー信号は、都合の良い
ことに、このような検出を実行するため利用されうる。
高次の項を無視し、利得、オフセット、及び等化器の調
節が適切に実行されたことを前提とすると、等化器５０
００により生成されたエラー信号ｅnは、以下の等式、
数５により近似されうる。
【数５】 ここで、ｈe（ｔ）は、等化器に対する伝達関数であ
り、ｎｏｉｓｅnは、このような実施例では、サンプル
時間（時刻）ｎＴにおいて、読取りチャネル信号経路に
おけるアナログ信号サンプリング回路５２００で評価さ
れた、読取りチャネル信号における実質的に瞬時のノイ
ズであり、Ｔはサンプル期間であり、ｎは正の整数であ
る。
り、ｎｏｉｓｅnは、このような実施例では、サンプル
時間（時刻）ｎＴにおいて、読取りチャネル信号経路に
おけるアナログ信号サンプリング回路５２００で評価さ
れた、読取りチャネル信号における実質的に瞬時のノイ
ズであり、Ｔはサンプル期間であり、ｎは正の整数であ
る。
【００１６】少なくとも部分的に、数５の等式を元に、
非線形ゆがみ（nonlinear distortion,ＮＬＤ）の計量
が展開されうるとすれば、フィードバック制御を用い
て、βに対する適切な値は適応的に調節されうる。そし
て、この非線形ゆがみ（nonlinear distortion,ＮＬ
Ｄ）の計量は、例えば、（α−β）が概ね０に等しいと
きには、ＮＬＤの計量は０という平均値を、（α−β）
が０よりも大きいときには、正の平均値を、（α−β）
が０よりも小さいときには負の平均値を持つというよう
に、（α−β）に関係するものとなっている。例えば、
そのような計量が積分され、βが当該積分についての単
調関数となるように、βの値を制御あるいは調節するの
に用いられるとすれば、その際、フィードバック制御を
利用することで、βが概ねαに等しくなることを保証さ
れるべきものとなり、これは、望まれた結果といえる。
非線形ゆがみ（nonlinear distortion,ＮＬＤ）の計量
が展開されうるとすれば、フィードバック制御を用い
て、βに対する適切な値は適応的に調節されうる。そし
て、この非線形ゆがみ（nonlinear distortion,ＮＬ
Ｄ）の計量は、例えば、（α−β）が概ね０に等しいと
きには、ＮＬＤの計量は０という平均値を、（α−β）
が０よりも大きいときには、正の平均値を、（α−β）
が０よりも小さいときには負の平均値を持つというよう
に、（α−β）に関係するものとなっている。例えば、
そのような計量が積分され、βが当該積分についての単
調関数となるように、βの値を制御あるいは調節するの
に用いられるとすれば、その際、フィードバック制御を
利用することで、βが概ねαに等しくなることを保証さ
れるべきものとなり、これは、望まれた結果といえる。
【００１７】前にも示されたように、本発明の保護の範
囲内では、考えられる異なった計量が幾つも利用されう
るが、このような特定の実施例にとって都合の良い計量
は、少なくとも部分的には、スライサー（スライス回
路）出力信号及び等化器５０００により生成されたエラ
ー信号を元とされうる。このようなアプローチは、ｅn
及びＹハットｎ（数１）を得る際に等化器により実行さ
れる処理を効果的に利用し、さらに加えて、読取りチャ
ネル信号経路における、磁気抵抗（ＭＲ）読取りヘッド
の利用に伴う非線形性の影響を少なくとも部分的にオフ
セットするものである。もっとも、本発明は、その保護
の範囲において、このような側面に限定されるものでは
ない。
囲内では、考えられる異なった計量が幾つも利用されう
るが、このような特定の実施例にとって都合の良い計量
は、少なくとも部分的には、スライサー（スライス回
路）出力信号及び等化器５０００により生成されたエラ
ー信号を元とされうる。このようなアプローチは、ｅn
及びＹハットｎ（数１）を得る際に等化器により実行さ
れる処理を効果的に利用し、さらに加えて、読取りチャ
ネル信号経路における、磁気抵抗（ＭＲ）読取りヘッド
の利用に伴う非線形性の影響を少なくとも部分的にオフ
セットするものである。もっとも、本発明は、その保護
の範囲において、このような側面に限定されるものでは
ない。
【００１８】そのような計量の一つは、以下の等式、数
６に従い利用されうる。
６に従い利用されうる。
【数６】 もっとも、また、本発明の保護の範囲は、このような側
面に限定されるものではない。
面に限定されるものではない。
【００１９】このような特定の計量の利点の一つとして
は、かなりの量の付加的な信号処理を導入するよりも既
存の等化器配置を利用しうるものであり、そのため、ソ
フトウエアにおける実施例といったような、他の選択的
な実施例よりも、実際の応用例をより都合の良いものと
するということがある。さらにまた、本発明は、その保
護の範囲において、ハードウエアによる実施例に制限さ
れるものではないが、にもかかわらず、相対的に高速な
処理速度が望まれている環境では、ハードウエアにおけ
る非線形調節を実施する能力の方が、他の実施例以上の
利点を提供するといえる。
は、かなりの量の付加的な信号処理を導入するよりも既
存の等化器配置を利用しうるものであり、そのため、ソ
フトウエアにおける実施例といったような、他の選択的
な実施例よりも、実際の応用例をより都合の良いものと
するということがある。さらにまた、本発明は、その保
護の範囲において、ハードウエアによる実施例に制限さ
れるものではないが、にもかかわらず、相対的に高速な
処理速度が望まれている環境では、ハードウエアにおけ
る非線形調節を実施する能力の方が、他の実施例以上の
利点を提供するといえる。
【００２０】このような計量についての期待値は、望ま
れているように、それが、（α−β）に関連した値を生
成することを明示している。すなわち、
れているように、それが、（α−β）に関連した値を生
成することを明示している。すなわち、
【数７】 しかしながら、Ｐnは、ノイズと相関関係はなく、Ｐ
nは、ｍ2（ｔ）と相関関係がある。より特定すると、Ｐ
nは、大まかには、ｆ（ｘ）＝ｘ2に対応するように選択
されてきた。それ故に、当該期待値は、以下のような結
果を生成する。
nは、ｍ2（ｔ）と相関関係がある。より特定すると、Ｐ
nは、大まかには、ｆ（ｘ）＝ｘ2に対応するように選択
されてきた。それ故に、当該期待値は、以下のような結
果を生成する。
【数８】
【００２１】図１は、本発明に従った読取りチャネルの
実施例を例示し、前に記述された計量のような、計量を
実施する。もっとも、本発明は、その保護の範囲におい
て、このような側面に制限されるものではない。図１で
例示されているように、非線形的に調節された信号ｙ
（ｔ）の処理されたものは、図１ではＹ（ｔ）と示さ
れ、等化器５０００へと供給されている。図１の波線
は、付加的な処理あるいは回路が、読取りチャネル信号
経路におけるこれらの二点を結合しうることを例示して
いる。もちろん、選択的には、これらの点は、中間的な
処理あるいは回路なしに接続されうるものである。等化
器５０００は、フィルター５１００及びアナログ信号サ
ンプリング回路５２００を含んでいる。サンプリング回
路５２００は、離散的信号サンプルＹnを生成し、これ
は、ビタビ検出器（示されていない）によりなされるよ
うな、読取りチャネルに沿ったさらなる処理のため供給
されうる。さらにまた、離散的信号サンプルは、エラー
信号ｅnを生成するスライサー（スライス回路）５３０
０へと供給される。一つの実施例では、スライサー（ス
ライス回路）５３００は、比較器配置に結合された多数
の比較器（示されていない）から成りうる。
実施例を例示し、前に記述された計量のような、計量を
実施する。もっとも、本発明は、その保護の範囲におい
て、このような側面に制限されるものではない。図１で
例示されているように、非線形的に調節された信号ｙ
（ｔ）の処理されたものは、図１ではＹ（ｔ）と示さ
れ、等化器５０００へと供給されている。図１の波線
は、付加的な処理あるいは回路が、読取りチャネル信号
経路におけるこれらの二点を結合しうることを例示して
いる。もちろん、選択的には、これらの点は、中間的な
処理あるいは回路なしに接続されうるものである。等化
器５０００は、フィルター５１００及びアナログ信号サ
ンプリング回路５２００を含んでいる。サンプリング回
路５２００は、離散的信号サンプルＹnを生成し、これ
は、ビタビ検出器（示されていない）によりなされるよ
うな、読取りチャネルに沿ったさらなる処理のため供給
されうる。さらにまた、離散的信号サンプルは、エラー
信号ｅnを生成するスライサー（スライス回路）５３０
０へと供給される。一つの実施例では、スライサー（ス
ライス回路）５３００は、比較器配置に結合された多数
の比較器（示されていない）から成りうる。
【００２２】ノード５４００では、スライサー（スライ
ス回路）の出力信号についての、離散的信号サンプルと
の比較が実行されている。そこで、エラー信号ｅn及び
スライサー（スライス回路）出力信号Ｙハットｎ（数
１）は、フィードバック信号として、計量ブロック１２
００へと供給される。図１で例示されているように、計
量ブロック１２００は、当該計量を実行し、ブロック１
３００は、ブロック１２００により生成された結果とし
ての出力信号を積分する。さらにまた、積分器１２００
により供給された出力信号に応答して、積分器１３００
は、読取りチャネル信号の二乗に対するスケールファク
ター（基準化因子）であるβを調節する要素１１２０へ
と出力信号を供給する。
ス回路）の出力信号についての、離散的信号サンプルと
の比較が実行されている。そこで、エラー信号ｅn及び
スライサー（スライス回路）出力信号Ｙハットｎ（数
１）は、フィードバック信号として、計量ブロック１２
００へと供給される。図１で例示されているように、計
量ブロック１２００は、当該計量を実行し、ブロック１
３００は、ブロック１２００により生成された結果とし
ての出力信号を積分する。さらにまた、積分器１２００
により供給された出力信号に応答して、積分器１３００
は、読取りチャネル信号の二乗に対するスケールファク
ター（基準化因子）であるβを調節する要素１１２０へ
と出力信号を供給する。
【００２３】このような特定の実施例において、前に記
述された計量を利用する利点の一つは、結果としてのフ
ィードバックが、読取りチャネル信号の利得エラーある
いはオフセットエラーに対して相対的に与える影響が少
ないということがある。例えば、前に記述された計量の
積分については、利得エラーあるいはオフセットエラー
は、概ね平均的なものとなることが明示されうる。本発
明に従った読取りチャネルの実施例で、その他のフィー
ドバック制御機構を含みうるものについては、前述のフ
ィードバック制御は、利得あるいはオフセットエラー調
節に利用されうるフィードバック制御と相対的に独立し
たものとなるべきことが示されることから、この点は望
ましいものといえる。
述された計量を利用する利点の一つは、結果としてのフ
ィードバックが、読取りチャネル信号の利得エラーある
いはオフセットエラーに対して相対的に与える影響が少
ないということがある。例えば、前に記述された計量の
積分については、利得エラーあるいはオフセットエラー
は、概ね平均的なものとなることが明示されうる。本発
明に従った読取りチャネルの実施例で、その他のフィー
ドバック制御機構を含みうるものについては、前述のフ
ィードバック制御は、利得あるいはオフセットエラー調
節に利用されうるフィードバック制御と相対的に独立し
たものとなるべきことが示されることから、この点は望
ましいものといえる。
【００２４】図１で例示された実施例は、サンプリング
されたデータ系を有するものであるが、本発明は、その
保護の範囲において、このような側面に限られるもので
はない。例えば、すべてデジタル回路あるいはすべてア
ナログ回路とする実施例も利用されうる。さらにまた、
このような特定の実施例は、等化器及びビタビ検出器に
よる実施例を例示しているけれども、選択的には、例え
ば、決定フィードバック等化器（decision feedback eq
ualizer,ＤＦＥ）による実施例も利用されうる。同様
に、ＰＲ−ＩＶ信号方式及び最尤検出による実施例が記
述されているが、本発明は、その保護の範囲において、
ＰＲ−ＩＶ（信号方式）による実施例に制限されるもの
ではない。
されたデータ系を有するものであるが、本発明は、その
保護の範囲において、このような側面に限られるもので
はない。例えば、すべてデジタル回路あるいはすべてア
ナログ回路とする実施例も利用されうる。さらにまた、
このような特定の実施例は、等化器及びビタビ検出器に
よる実施例を例示しているけれども、選択的には、例え
ば、決定フィードバック等化器（decision feedback eq
ualizer,ＤＦＥ）による実施例も利用されうる。同様
に、ＰＲ−ＩＶ信号方式及び最尤検出による実施例が記
述されているが、本発明は、その保護の範囲において、
ＰＲ−ＩＶ（信号方式）による実施例に制限されるもの
ではない。
【００２５】図４は、本発明に従った読取りチャネルの
別の実施例の部分を例示しているブロック線図である。
図４は、非線形調節装置の選択的な実施例１１０５を例
示している。図１は、フィードフォワード（前送り）非
線形調節装置の実施例を例示しているが、図４は、フィ
ードバック非線形調節装置の実施例を例示している。特
定の実施例によって、両方のアプローチとも、利点及び
不利な点を伴っており、本発明は、その保護の範囲にお
いて、いずれのアプローチにも限定されるものではな
い。例えば、フィードバック信号経路によるアプローチ
は、理想的には、第二次の項以上のより高次の項につい
てのキャンセルを提示しうるものであることが明示され
うる。しかしながら、フィードフォワード（前送り）信
号経路によるアプローチは、フィードバックではシステ
ムにおける付加的な時間遅延を導入しうるものであるこ
とから、少なくとも部分的には、よりよいバンド幅（帯
域幅）を示しうるのである。このように、いずれの実施
例も、適切な環境においては望ましいものであることを
示しうるのである。
別の実施例の部分を例示しているブロック線図である。
図４は、非線形調節装置の選択的な実施例１１０５を例
示している。図１は、フィードフォワード（前送り）非
線形調節装置の実施例を例示しているが、図４は、フィ
ードバック非線形調節装置の実施例を例示している。特
定の実施例によって、両方のアプローチとも、利点及び
不利な点を伴っており、本発明は、その保護の範囲にお
いて、いずれのアプローチにも限定されるものではな
い。例えば、フィードバック信号経路によるアプローチ
は、理想的には、第二次の項以上のより高次の項につい
てのキャンセルを提示しうるものであることが明示され
うる。しかしながら、フィードフォワード（前送り）信
号経路によるアプローチは、フィードバックではシステ
ムにおける付加的な時間遅延を導入しうるものであるこ
とから、少なくとも部分的には、よりよいバンド幅（帯
域幅）を示しうるのである。このように、いずれの実施
例も、適切な環境においては望ましいものであることを
示しうるのである。
【００２６】図１で例示されているように、非線形調節
装置１１００を含む、読取りチャネル１０００は、集積
回路（ＩＣ）あるいはその他のデバイス内あるいはその
上で実施されうる。もっとも、本発明は、その保護の範
囲において、このような側面に限定されるものではな
い。例えば、出願人整理番号９６０１７３の出願明細書
で記述されているような、差動増幅器回路は、非線形調
節装置１１００を実施するため利用されうる。もっと
も、また、本発明は、その保護の範囲において、このよ
うな側面に限定されるものではない。前述の特許出願で
記述されているが、差動増幅器回路の差動出力電圧信号
が、差動増幅器回路に印加された差動入力電圧信号の評
価可能な二乗を含むように、差動増幅器は回路配置に結
合されうる。さらに、差動出力電圧信号の二乗は、様々
な手段により評価されうる。考えられるアプローチの幾
つかのみを挙げると、制御電圧を調節する、抵抗器の値
を調節する、あるいは、増幅器の利得を調節するといっ
たような手段による。そのような実施例は、非線形調節
装置が、差動増幅器のような従来の電子回路の構成要素
を用いて、集積回路において便利に実施されうるという
点で都合が良く、このような回路の構成要素は、望みの
非線形調節装置を実施するように回路配置に結合されう
るものである。
装置１１００を含む、読取りチャネル１０００は、集積
回路（ＩＣ）あるいはその他のデバイス内あるいはその
上で実施されうる。もっとも、本発明は、その保護の範
囲において、このような側面に限定されるものではな
い。例えば、出願人整理番号９６０１７３の出願明細書
で記述されているような、差動増幅器回路は、非線形調
節装置１１００を実施するため利用されうる。もっと
も、また、本発明は、その保護の範囲において、このよ
うな側面に限定されるものではない。前述の特許出願で
記述されているが、差動増幅器回路の差動出力電圧信号
が、差動増幅器回路に印加された差動入力電圧信号の評
価可能な二乗を含むように、差動増幅器は回路配置に結
合されうる。さらに、差動出力電圧信号の二乗は、様々
な手段により評価されうる。考えられるアプローチの幾
つかのみを挙げると、制御電圧を調節する、抵抗器の値
を調節する、あるいは、増幅器の利得を調節するといっ
たような手段による。そのような実施例は、非線形調節
装置が、差動増幅器のような従来の電子回路の構成要素
を用いて、集積回路において便利に実施されうるという
点で都合が良く、このような回路の構成要素は、望みの
非線形調節装置を実施するように回路配置に結合されう
るものである。
【００２７】さらにまた、図３は、前に記述されたよう
に、本発明に従った読取りチャネルの実施例におけるフ
ィードバック制御を実施するバイナリデジタル信号プロ
セッサーの実施例を例示するブロック線図である。もっ
とも、本発明は、その保護の範囲において、このような
特定の実施例に制限されるものではない。図３は、特定
の一つの実施例のみを例示しており、本発明は、その保
護の範囲において、フィードバック制御について、この
ような特定の実施例に制限されるものではない。それで
もなお、例示されているように、Ｙハットｎ（数１）及
びｅnは、等化器５０００のような等化器から得られう
る。図３は、等式、数６に従うように、計量を実施する
ブロック４０を例示している。このような計量は、例え
ば、バイナリデジタル回路を用いる従来の手法で実施さ
れうる。もっとも、当該回路は、図３で明示的に例示さ
れていない。示されているように、ある計量に従ったこ
のような処理の結果は、二つの入力ポートの一つを経由
して、加算器１０へと供給されうる。加算器１０は、離
散的統合を実施するようにフィードバック配置で結合さ
れている。従って、図３で例示されているように、加算
器１０により生成された出力信号は、レジスタ２０へと
供給され、レジスタ２０により含まれ、あるいは保存さ
れたバイナリデジタル信号は、加算器１０の他の入力ポ
ートへとフィードバックされ、さらにまた、デジタルア
ナログ変換器（digital-to-analog converter,ＤＡＣ）
３０へと供給される。それ故に、ＤＡＣ３０は、図３で
ＶCNLと示されたアナログ信号を、図１で示された１１
００のような非線形調節装置へと供給しうる。例えば、
本発明は、その保護の範囲において、このような側面に
限定されるものではないが、このようなアナログ信号
は、前述の出願人整理番号９６０１７３の出願明細書で
記述されているように、差動増幅器回路への電圧制御信
号として供給されうるのである。
に、本発明に従った読取りチャネルの実施例におけるフ
ィードバック制御を実施するバイナリデジタル信号プロ
セッサーの実施例を例示するブロック線図である。もっ
とも、本発明は、その保護の範囲において、このような
特定の実施例に制限されるものではない。図３は、特定
の一つの実施例のみを例示しており、本発明は、その保
護の範囲において、フィードバック制御について、この
ような特定の実施例に制限されるものではない。それで
もなお、例示されているように、Ｙハットｎ（数１）及
びｅnは、等化器５０００のような等化器から得られう
る。図３は、等式、数６に従うように、計量を実施する
ブロック４０を例示している。このような計量は、例え
ば、バイナリデジタル回路を用いる従来の手法で実施さ
れうる。もっとも、当該回路は、図３で明示的に例示さ
れていない。示されているように、ある計量に従ったこ
のような処理の結果は、二つの入力ポートの一つを経由
して、加算器１０へと供給されうる。加算器１０は、離
散的統合を実施するようにフィードバック配置で結合さ
れている。従って、図３で例示されているように、加算
器１０により生成された出力信号は、レジスタ２０へと
供給され、レジスタ２０により含まれ、あるいは保存さ
れたバイナリデジタル信号は、加算器１０の他の入力ポ
ートへとフィードバックされ、さらにまた、デジタルア
ナログ変換器（digital-to-analog converter,ＤＡＣ）
３０へと供給される。それ故に、ＤＡＣ３０は、図３で
ＶCNLと示されたアナログ信号を、図１で示された１１
００のような非線形調節装置へと供給しうる。例えば、
本発明は、その保護の範囲において、このような側面に
限定されるものではないが、このようなアナログ信号
は、前述の出願人整理番号９６０１７３の出願明細書で
記述されているように、差動増幅器回路への電圧制御信
号として供給されうるのである。
【００２８】実施例１０００のような磁気抵抗（ＭＲ）
読取りヘッドに結合された磁気記録読取りチャネルにお
いて用いられるデバイスは、以下の方法に従って動作さ
れうる。読取りチャネル信号の評価可能な二乗は、読取
りチャネル信号経路へと導入されうる。例えば、図１の
非線形調節装置１１００は、このような処理ステップを
実行する技術を例示するブロック線図である。例えば、
前述の同時出願された出願人整理番号９６０１７３の出
願明細書で記述された差動増幅器回路のような、幾つも
の回路の実施例の任意の一つが、このような非線形調節
を実行するのに利用されうる。もっとも、もちろん、本
発明は、その保護の範囲において、このような側面に限
定されるものではない。さらにまた、読取りチャネル信
号の二乗に対するスケールファクター（基準化因子）
は、読取りチャネル信号経路における、磁気抵抗（Ｍ
Ｒ）読取りヘッドの利用に伴う非線形性の影響を少なく
とも部分的にオフセットするように調節されうる。さら
に、前で記述されたように、当該調節は適応的に実行さ
れうる。また、このような適応的調節ステップを実行す
るのに、幾つもの技術の任意の一つが利用されうる。例
えば、図１で示された実施例により例示されているよう
に、図１での等化器５０００のような等化器により生成
された、スライサー（スライス回路）出力信号Ｙハット
ｎ（数１）及びエラー信号ｅnは、前で記述されたＮＬ
Ｄの計量を実施するために利用されうる。同様に、等化
器により生成された信号は、図３で例示されたバイナリ
デジタル信号プロセッサーの実施例によってなされるよ
うに、このような計量に従って処理され、積分されう
る。生成されたデジタル信号は、図３で例示されたＤＡ
Ｃ３０のようなＤＡＣへと供給されうる。そして、この
ようなアナログ信号は、前に記述された適応的調節を実
行するため利用されうる。
読取りヘッドに結合された磁気記録読取りチャネルにお
いて用いられるデバイスは、以下の方法に従って動作さ
れうる。読取りチャネル信号の評価可能な二乗は、読取
りチャネル信号経路へと導入されうる。例えば、図１の
非線形調節装置１１００は、このような処理ステップを
実行する技術を例示するブロック線図である。例えば、
前述の同時出願された出願人整理番号９６０１７３の出
願明細書で記述された差動増幅器回路のような、幾つも
の回路の実施例の任意の一つが、このような非線形調節
を実行するのに利用されうる。もっとも、もちろん、本
発明は、その保護の範囲において、このような側面に限
定されるものではない。さらにまた、読取りチャネル信
号の二乗に対するスケールファクター（基準化因子）
は、読取りチャネル信号経路における、磁気抵抗（Ｍ
Ｒ）読取りヘッドの利用に伴う非線形性の影響を少なく
とも部分的にオフセットするように調節されうる。さら
に、前で記述されたように、当該調節は適応的に実行さ
れうる。また、このような適応的調節ステップを実行す
るのに、幾つもの技術の任意の一つが利用されうる。例
えば、図１で示された実施例により例示されているよう
に、図１での等化器５０００のような等化器により生成
された、スライサー（スライス回路）出力信号Ｙハット
ｎ（数１）及びエラー信号ｅnは、前で記述されたＮＬ
Ｄの計量を実施するために利用されうる。同様に、等化
器により生成された信号は、図３で例示されたバイナリ
デジタル信号プロセッサーの実施例によってなされるよ
うに、このような計量に従って処理され、積分されう
る。生成されたデジタル信号は、図３で例示されたＤＡ
Ｃ３０のようなＤＡＣへと供給されうる。そして、この
ようなアナログ信号は、前に記述された適応的調節を実
行するため利用されうる。
【００２９】
【発明の効果】磁気抵抗（ＭＲ）読取りヘッドにより生
成された非線形性を低下させる従来のアプローチが、非
線形効果の除去の点で十分でなかったことに対して、本
発明により、制御可能な量の第二次非線形性を磁気記録
読取りチャネル信号経路へと導入することで、磁気抵抗
（ＭＲ）読取りヘッドの利用に伴う非線形性を少なくと
も部分的にオフセットするように適応された回路が実現
された。
成された非線形性を低下させる従来のアプローチが、非
線形効果の除去の点で十分でなかったことに対して、本
発明により、制御可能な量の第二次非線形性を磁気記録
読取りチャネル信号経路へと導入することで、磁気抵抗
（ＭＲ）読取りヘッドの利用に伴う非線形性を少なくと
も部分的にオフセットするように適応された回路が実現
された。
【図１】図１は、本発明に従った読取りチャネルの一実
施例を例示するブロック線図である。
施例を例示するブロック線図である。
【図２】図２は、磁気抵抗（ＭＲ）読取りヘッドに結合
された、従来の磁気記録読取りチャネルの実施例につい
てのブロック線図である。
された、従来の磁気記録読取りチャネルの実施例につい
てのブロック線図である。
【図３】図３は、本発明に従った読取りチャネルの実施
例において利用されうるバイナリデジタル信号プロセッ
サーの実施例を例示するブロック線図である。
例において利用されうるバイナリデジタル信号プロセッ
サーの実施例を例示するブロック線図である。
【図４】図４は、本発明に従った読取りチャネルの実施
例において利用されうる非線形調節装置の実施例を例示
するブロック線図である。
例において利用されうる非線形調節装置の実施例を例示
するブロック線図である。
１０ 加算器 ２０ レジスタ ３０ デジタルアナログ変換器（digital-to-analog co
nverter,ＤＡＣ） ４０ 計量を実施するブロック １００ 読取りチャネル（従来の読取りチャネルの実施
例） ２００ 磁気抵抗（ＭＲ）読取りヘッド ３００ 前置増幅器 ４００ 可変利得増幅器（variable gain amplifier,Ｖ
ＧＡ） ５００ 等化器 ６００ ビタビ検出器 １０００ 読取りチャネル（本発明に従った読取りチャ
ネルの実施例） １１００ 非線形調節装置 １１０５ 非線形調節装置（選択的実施例） １１２０ βを調節する要素 １２００ 計量ブロック（積分器） １３００ 積分器（ブロック） ２０００ 磁気抵抗（ＭＲ）読取りヘッド ３０００ 前置増幅器 ４０００ 可変利得増幅器（variable gain amplifier,
ＶＧＡ） ５０００ 等化器 ５１００ フィルター ５２００ アナログ信号サンプリング回路 ５３００ スライサー（スライス回路） ５４００ ノード
nverter,ＤＡＣ） ４０ 計量を実施するブロック １００ 読取りチャネル（従来の読取りチャネルの実施
例） ２００ 磁気抵抗（ＭＲ）読取りヘッド ３００ 前置増幅器 ４００ 可変利得増幅器（variable gain amplifier,Ｖ
ＧＡ） ５００ 等化器 ６００ ビタビ検出器 １０００ 読取りチャネル（本発明に従った読取りチャ
ネルの実施例） １１００ 非線形調節装置 １１０５ 非線形調節装置（選択的実施例） １１２０ βを調節する要素 １２００ 計量ブロック（積分器） １３００ 積分器（ブロック） ２０００ 磁気抵抗（ＭＲ）読取りヘッド ３０００ 前置増幅器 ４０００ 可変利得増幅器（variable gain amplifier,
ＶＧＡ） ５０００ 等化器 ５１００ フィルター ５２００ アナログ信号サンプリング回路 ５３００ スライサー（スライス回路） ５４００ ノード
Claims (20)
- 【請求項１】 制御可能な量の第二次非線形性を磁気
記録読取りチャネル信号経路へと導入し、磁気抵抗（Ｍ
Ｒ）読取りヘッドの利用に伴う非線形性をオフセットす
るように適応された集積回路を含み、前記磁気抵抗（Ｍ
Ｒ）読取りヘッド（２０００）に結合されるように適応
されていることを特徴とする、前記磁気記録読取りチャ
ネル（１０００）デバイス。 - 【請求項２】 前記集積回路は、前記制御可能な量の
第二次非線形性を前記磁気記録読取りチャネル信号経路
へと導入する非線形調節装置（１１００、１１０５）を
有することを特徴とする請求項１のデバイス。 - 【請求項３】 前記非線形調節装置は、フィードバッ
ク非線形調節装置（１１０５）を有することを特徴とす
る請求項２のデバイス。 - 【請求項４】 前記非線形調節装置は、フィードフォ
ワード（前送り）非線形調節装置（１１００）を有する
ことを特徴とする請求項２のデバイス。 - 【請求項５】 前記非線形調節装置は、前記制御可能
な量の第二次非線形性を前記磁気記録チャネル信号経路
へと導入するように結合された差動増幅器回路を有する
ことを特徴とする請求項２のデバイス。 - 【請求項６】 前記集積回路は、前記読取りチャネル
信号経路において可変利得増幅器（ＶＧＡ）を有し、前
記非線形調節装置は、前記可変利得増幅器（ＶＧＡ）よ
り後の前記読取りチャネル信号経路において結合されて
いることを特徴とする請求項２のデバイス。 - 【請求項７】 前記集積回路は、前記読取りチャネル
信号経路において等化器（５０００）を有し、前記非線
形調節装置は、前記等化器より前の前記読取りチャネル
信号経路において結合されていることを特徴とする請求
項６のデバイス。 - 【請求項８】 前記等化器は、エラー信号ｅn、及び
スライサー（スライス回路）出力信号 【数１】 を生成するように適応され、前記非線形調節装置は、前
記等化器により生成されたエラー信号及びスライサー
（スライス回路）出力信号に基づいた制御信号に応答し
て、第二次非線形性の量を調節するように適応されてい
ることを特徴とする請求項７のデバイス。 - 【請求項９】 前記制御信号は、離散的プロセスにつ
いての統合に基づいており、前記離散的プロセスは、以
下の関係、 【数２】 に従っていることを特徴とする請求項８のデバイス。 - 【請求項１０】 前記集積回路は、さらに、前記制御
可能な量の第二次非線形性を調節するように適応されて
いる（１１２０）ことを特徴とする請求項１のデバイ
ス。 - 【請求項１１】 前記集積回路は、さらに、前記制御
可能な量の第二次非線形性を適応的に調節するように適
応されている（１２００、１３００）ことを特徴とする
請求項１０のデバイス。 - 【請求項１２】 読取りチャネル信号の評価可能な二
乗を読取りチャネル信号経路へと導入するステップを含
むことを特徴とする、磁気記録読取りチャネル信号経路
における、磁気抵抗（ＭＲ）読取りヘッドの利用に伴う
非線形性の影響を低下させる方法。 - 【請求項１３】 前記読取りチャネル信号経路におけ
る、前記磁気抵抗（ＭＲ）読取りヘッドの利用に伴う非
線形性の影響をオフセットするように、前記読取りチャ
ネル信号の二乗に対するスケールファクター（基準化因
子）を調節するステップをさらに有することを特徴とす
る請求項１２の方法。 - 【請求項１４】 スケールファクター（基準化因子）
を調節する前記ステップは、適応的にスケールファクタ
ー（基準化因子）を調節するステップを有することを特
徴とする請求項１３の方法。 - 【請求項１５】 適応的にスケールファクター（基準
化因子）を調節する前記ステップは、前記読取りチャネ
ル信号経路における等化器により生成されたエラー信号
ｅnに基づいたスケールファクター（基準化因子）を適
応的に調節するステップを有することを特徴とする請求
項１４の方法。 - 【請求項１６】 前記エラー信号に基づいたスケール
ファクター（基準化因子）を適応的に調節する前記ステ
ップは、前記等化器により生成された前記エラー信号及
びスライサー（スライス回路）出力信号 【数１】 を基づいたスケールファクター（基準化因子）を適応的
に調節するステップを有することを特徴とする請求項１
５の方法。 - 【請求項１７】 前記等化器により生成された前記エ
ラー信号及び前記スライサー（スライス回路）出力信号
に基づいたスケールファクター（基準化因子）を適応的
に調節する前記ステップは、離散的プロセスの統合に基
づいたスケールファクター（基準化因子）を適応的に調
節するステップから成り、前記離散的プロセスは、以下
の関係、 【数２】 に従っていることを特徴とする請求項１６の方法。 - 【請求項１８】 前記読取りチャネル信号の評価可能
な二乗を前記読取りチャネル信号経路へと導入する前記
ステップは、フィードフォワード（前送り）信号経路を
経由して、前記評価可能な二乗を導入するステップを有
することを特徴とする請求項１２の方法。 - 【請求項１９】 前記読取りチャネル信号の評価可能
な二乗を前記読取りチャネル信号経路へと導入する前記
ステップは、フィードバック信号経路を経由して、前記
評価可能な二乗を導入するステップを有することを特徴
とする請求項１２の方法。 - 【請求項２０】 前記読取りチャネル信号の評価可能
な二乗を前記読取りチャネル信号経路へと導入する前記
ステップは、差動増幅器回路を用いて、前記評価可能な
二乗を導入するステップを有することを特徴とする請求
項１２の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US534524 | 1995-09-27 | ||
| US08/534,524 US5744993A (en) | 1995-09-27 | 1995-09-27 | Read channel for at least partially offsetting nonlinear signal effects associated with the use of magneto-resistive heads |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134020A Division JP2007257832A (ja) | 1995-09-27 | 2007-05-21 | 磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09134501A true JPH09134501A (ja) | 1997-05-20 |
| JP4101319B2 JP4101319B2 (ja) | 2008-06-18 |
Family
ID=24130441
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25149796A Expired - Lifetime JP4101319B2 (ja) | 1995-09-27 | 1996-09-24 | 磁気記録読取りチャネルで使用するためのデバイスおよび磁気記録読取りチャネル信号経路における非線形信号の影響を低減する方法 |
| JP2007134020A Withdrawn JP2007257832A (ja) | 1995-09-27 | 2007-05-21 | 磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイス |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134020A Withdrawn JP2007257832A (ja) | 1995-09-27 | 2007-05-21 | 磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5744993A (ja) |
| EP (1) | EP0766244B1 (ja) |
| JP (2) | JP4101319B2 (ja) |
| DE (1) | DE69616472T2 (ja) |
| SG (1) | SG46748A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597650B2 (en) | 2000-06-08 | 2003-07-22 | Sony Corporation | Nonlinearity compensation circuit and method, control circuit and method for nonlinearity compenstation circuit and recording and/or playback apparatus employing the same |
| US6693863B2 (en) | 2001-04-17 | 2004-02-17 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3648308B2 (ja) | 1995-11-30 | 2005-05-18 | 株式会社日立グローバルストレージテクノロジーズ | 等化器および磁気記録信号再生装置 |
| JP2828052B2 (ja) * | 1996-08-12 | 1998-11-25 | 日本電気株式会社 | Ｍｒヘッド用の再生信号波形制御装置 |
| US7012772B1 (en) | 1998-09-02 | 2006-03-14 | Cirrus Logic, Inc. | Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal |
| US6449110B1 (en) | 1999-02-03 | 2002-09-10 | Cirrus Logic, Inc. | Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit |
| US6587292B1 (en) * | 1999-04-16 | 2003-07-01 | Infineon Technologies North America Corp. | Magneto-resistive asymmetry compensation loop |
| GB2363667B (en) * | 1999-04-21 | 2003-06-18 | Seagate Technology Llc | Method and apparatus for correcting digital asymmetric read signals |
| US6396651B1 (en) | 1999-07-12 | 2002-05-28 | Deanne S. Grover | Gear-shifting compensation system and method for nonlinear input elements |
| US6381085B1 (en) * | 1999-07-12 | 2002-04-30 | Cirrus Logic, Inc. | Zero forcing adaptive equalization in a disk drive read channel |
| US6633447B2 (en) * | 2001-05-25 | 2003-10-14 | Infineon Technologies Ag | Method and apparatus for compensation of second order distortion |
| US7161752B1 (en) | 2003-11-05 | 2007-01-09 | Marvell International Ltd. | Asymmetric compensation circuit |
| JP4593959B2 (ja) * | 2004-04-09 | 2010-12-08 | ソニー株式会社 | 適応等化装置及び方法 |
| US7079342B1 (en) | 2004-07-26 | 2006-07-18 | Marvell International Ltd. | Method and apparatus for asymmetry correction in magnetic recording channels |
| JP4557623B2 (ja) * | 2004-07-29 | 2010-10-06 | キヤノン株式会社 | 画像形成装置 |
| US7298570B1 (en) * | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7511910B1 (en) * | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7382561B1 (en) | 2005-06-30 | 2008-06-03 | Certance Llc | Measuring and correcting asymmetry in magnetic recording devices |
| ITMI20060330A1 (it) * | 2006-02-24 | 2007-08-25 | St Microelectronics Srl | Circuito di correzione per distorsioni di segnale di seconda armonica |
| US8477581B1 (en) * | 2007-04-17 | 2013-07-02 | Marvell International Ltd. | Asymmetry compensation system |
| US8164845B1 (en) * | 2007-08-08 | 2012-04-24 | Marvell International Ltd. | Method and apparatus for asymmetry correction in magnetic recording channels |
| US9280995B2 (en) | 2014-03-28 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Locking a disk-locked clock using timestamps of successive servo address marks in a spiral servo track |
| US10958227B2 (en) * | 2019-05-07 | 2021-03-23 | Analog Devices, Inc. | Amplifier nonlinear offset drift correction |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB269756A (en) * | 1926-06-17 | 1927-04-28 | Pennant Mfg Company Ltd | Improvements in clips or brackets for supporting containers |
| EP0269756B1 (en) * | 1986-08-05 | 1991-01-09 | International Business Machines Corporation | Gain control circuitry for readback apparatus in a recording system using the partial-response, maximum-likelihood technique |
| US4849826A (en) * | 1986-11-14 | 1989-07-18 | Matsushita Electric Industrial Co., Ltd. | Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system |
| US4914398A (en) * | 1988-08-01 | 1990-04-03 | International Business Machines Corporation | Method and circuitry to suppress additive disturbances in data channels containing MR sensors |
| JPH05159209A (ja) * | 1991-12-09 | 1993-06-25 | Hitachi Ltd | 信号処理装置 |
| US5418660A (en) * | 1991-12-09 | 1995-05-23 | Hitachi, Ltd. | Information processing apparatus for processing reproduction signal having nonlinear characteristics |
| US5367409A (en) * | 1993-04-29 | 1994-11-22 | International Business Machines Corporation | Even harmonic distortion compensation for digital data detection |
| JPH0798804A (ja) * | 1993-08-03 | 1995-04-11 | Sony Corp | デイジタル磁気再生装置及びデイジタル磁気記録再生装置 |
| JPH0757227A (ja) * | 1993-08-19 | 1995-03-03 | Sony Corp | 再生ヘッド非線形歪の定量評価装置 |
| US5459679A (en) * | 1994-07-18 | 1995-10-17 | Quantum Corporation | Real-time DC offset control and associated method |
| US5583706A (en) * | 1994-11-17 | 1996-12-10 | Cirrus Logic, Inc. | Decimation DC offset control in a sampled amplitude read channel |
-
1995
- 1995-09-27 US US08/534,524 patent/US5744993A/en not_active Expired - Lifetime
-
1996
- 1996-08-26 SG SG1996010542A patent/SG46748A1/en unknown
- 1996-09-17 EP EP96306733A patent/EP0766244B1/en not_active Expired - Lifetime
- 1996-09-17 DE DE69616472T patent/DE69616472T2/de not_active Expired - Lifetime
- 1996-09-24 JP JP25149796A patent/JP4101319B2/ja not_active Expired - Lifetime
-
2007
- 2007-05-21 JP JP2007134020A patent/JP2007257832A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597650B2 (en) | 2000-06-08 | 2003-07-22 | Sony Corporation | Nonlinearity compensation circuit and method, control circuit and method for nonlinearity compenstation circuit and recording and/or playback apparatus employing the same |
| US6693863B2 (en) | 2001-04-17 | 2004-02-17 | Sony Corporation | Asymmetry correcting circuit and information reproducing apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007257832A (ja) | 2007-10-04 |
| EP0766244A3 (en) | 1997-08-20 |
| US5744993A (en) | 1998-04-28 |
| SG46748A1 (en) | 1998-02-20 |
| DE69616472D1 (de) | 2001-12-06 |
| EP0766244A2 (en) | 1997-04-02 |
| DE69616472T2 (de) | 2002-07-11 |
| EP0766244B1 (en) | 2001-10-31 |
| JP4101319B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09134501A (ja) | 磁気抵抗ヘッドの利用に伴う非線形性の影響をオフセットする読取りチャネルデバイス | |
| US6147828A (en) | Method and apparatus for reducing asymmetry in a signal from a magneto-resistive read head | |
| EP0693750A2 (en) | Method and apparatus for cancelling in real-time DC offset in a received analog signal | |
| US20100208574A1 (en) | Systems and Methods for Reduced Latency Loop Recovery | |
| US6216148B1 (en) | Adaptive analog equalizer for partial response channels | |
| JP3467041B2 (ja) | Ｍｒヘッド読み取り信号前処理回路 | |
| US5886842A (en) | Control loops for low power, high speed PRML sampling data detection channel | |
| JPH08506707A (ja) | 同期波形サンプリング用ゲインコントロール回路 | |
| KR100216890B1 (ko) | 복호회로 및 재생장치 | |
| WO2000063889A1 (en) | Asymmetry compensation for magnetoresistive sensor | |
| KR100282388B1 (ko) | 적응형등화장치 | |
| US5970091A (en) | Equalizer having a processing unit for selecting a coefficient out of a coefficient table | |
| GB2344730A (en) | Adapting the boost of a read channel equaliser filter | |
| US6519106B1 (en) | Method and apparatus for correcting digital asymmetric read signals | |
| JPH09198799A (ja) | 適応アナログ汎用化トランスバーサル等化器 | |
| JPH10143805A (ja) | 補正回路、等化器及びこれを用いた磁気記録再生装置 | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| US5805478A (en) | Data detection method and apparatus in data storage device | |
| JP2895747B2 (ja) | デジタル再生信号検出方法とその装置 | |
| JP2003518353A (ja) | 可変等化器制御システム | |
| US5923708A (en) | Decoding circuit for a read signal from a magnetic recording and reading system using partial response | |
| US6025965A (en) | Control loops for low power, high speed PRML sampling data detection channel | |
| JP2888161B2 (ja) | 情報再生装置 | |
| JPH05266403A (ja) | 再生信号処理方法および回路 | |
| KR930000216B1 (ko) | 디지탈 신호 재생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040716 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070220 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071002 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |