JPH09121232A - ディジタルｉ―ｑ変換回路 - Google Patents
ディジタルｉ―ｑ変換回路Info
- Publication number
- JPH09121232A JPH09121232A JP8219357A JP21935796A JPH09121232A JP H09121232 A JPH09121232 A JP H09121232A JP 8219357 A JP8219357 A JP 8219357A JP 21935796 A JP21935796 A JP 21935796A JP H09121232 A JPH09121232 A JP H09121232A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- conversion circuit
- analog
- mode processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 アナログよびディジタル両信号の受信および
復調に適し、高効率化したディジタルＩ−Ｑ変換回路を
得る。 【解決手段】 第１のモード処理において、ディジタル
変調入力信号から四重ＩおよびＱベースバンドチャンネ
ルを生成する。第２のモード処理において、これらのチ
ャンネルの１つに回路的に関係し、角度変調入力信号の
アナログ復調を行う。信号ルート決定器８６により要求
された処理モードを選択する。この２つの目的に用いら
れるＩまたはＱチャンネル回路は、ミキサ６９、７０お
よびローカルオシレータ７７、７８を含んで構成され
る。第２の処理モードにおいて：（ａ）ローカルオシレ
ータ７８へのフィードバック中にループフィルタを挿入
し、（ｂ）変換器６０の入力回路に制限増幅器６７を挿
入し、（ｃ）外部のディジタル信号演算器１０２からオ
シレータ７８にコースタループを付与する。
復調に適し、高効率化したディジタルＩ−Ｑ変換回路を
得る。 【解決手段】 第１のモード処理において、ディジタル
変調入力信号から四重ＩおよびＱベースバンドチャンネ
ルを生成する。第２のモード処理において、これらのチ
ャンネルの１つに回路的に関係し、角度変調入力信号の
アナログ復調を行う。信号ルート決定器８６により要求
された処理モードを選択する。この２つの目的に用いら
れるＩまたはＱチャンネル回路は、ミキサ６９、７０お
よびローカルオシレータ７７、７８を含んで構成され
る。第２の処理モードにおいて：（ａ）ローカルオシレ
ータ７８へのフィードバック中にループフィルタを挿入
し、（ｂ）変換器６０の入力回路に制限増幅器６７を挿
入し、（ｃ）外部のディジタル信号演算器１０２からオ
シレータ７８にコースタループを付与する。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルに変調さ
れたビデオ信号の処理のためのディジタル変換回路、特
に、排他的でない、衛星ビデオ信号の処理のためのディ
ジタルＩ−Ｑ変換回路に関する。
れたビデオ信号の処理のためのディジタル変換回路、特
に、排他的でない、衛星ビデオ信号の処理のためのディ
ジタルＩ−Ｑ変換回路に関する。
【０００２】
【従来の技術】歴史的に、ビデオ信号の衛星放送は、広
帯域周波数変調（ＦＭ）が用いられてきており、多くの
半導体産業が衛星受信機内での復調機能を遂行する広帯
域ＦＭ復調器の領域を発展させてきた。適当な復調器は
ＳＬ１４５２の様な基本的な四重復調器と、ＳＬ１４６
１（ＰＬＬ復調器）の様なノイズ除去部品を含み、そし
て、ダイナミック帯域幅はＳＬ１４５５の四重復調器に
より制限され、この全てはＧＥＣプレッシー半導体（Pl
essey Semiconductors）により供給される。
帯域周波数変調（ＦＭ）が用いられてきており、多くの
半導体産業が衛星受信機内での復調機能を遂行する広帯
域ＦＭ復調器の領域を発展させてきた。適当な復調器は
ＳＬ１４５２の様な基本的な四重復調器と、ＳＬ１４６
１（ＰＬＬ復調器）の様なノイズ除去部品を含み、そし
て、ダイナミック帯域幅はＳＬ１４５５の四重復調器に
より制限され、この全てはＧＥＣプレッシー半導体（Pl
essey Semiconductors）により供給される。
【０００３】更に最近では、未来システムのための復調
標準としてディジタル技術が提案されている。これらデ
ィジタル技術はかなりの数の提案であり、アナログ変調
に対する優位性は、例えば、画質の改善；圧縮とこの圧
縮のため同一帯域内でのより多数チャンネルの伝達の適
応能力；秘匿目的の人工加工自在のスクランブルへの適
応能力；可変伝達比率に対する迅速な適応性；および異
なるデータ源に対する適応性である。多くの生産は、不
連続Ｉ−Ｑ復調器のみならず、ＧＥＣプレッシー半導体
からのＳＬ１７１０等の新たな積層部品を基礎とするデ
ィジタル環境下での利用のチューナを発展させてきた。
標準としてディジタル技術が提案されている。これらデ
ィジタル技術はかなりの数の提案であり、アナログ変調
に対する優位性は、例えば、画質の改善；圧縮とこの圧
縮のため同一帯域内でのより多数チャンネルの伝達の適
応能力；秘匿目的の人工加工自在のスクランブルへの適
応能力；可変伝達比率に対する迅速な適応性；および異
なるデータ源に対する適応性である。多くの生産は、不
連続Ｉ−Ｑ復調器のみならず、ＧＥＣプレッシー半導体
からのＳＬ１７１０等の新たな積層部品を基礎とするデ
ィジタル環境下での利用のチューナを発展させてきた。
【０００４】典型的なフロントエンドでアナログ復調器
の構成例を図２および図３に示す。図２において、アン
テナ１１で受信された信号はミキサ１２中でダウンコン
バートされ、ローカルオシレータ１３から第１のＩＦ
（ＩＦ１）へ供給される。この第１のＩＦ信号は、イメ
ージ除去フィルタ１４でのイメージ除去のために供給さ
れ、その後に信号は積層チューナ１５へ与えられる。チ
ューナＩＣ１５の入力信号は増幅され、第２のＩＦ、Ｉ
Ｆ２へ出力するローカルオシレータ１７からの第２のロ
ーカル発振信号で，ミキサ１６中において混合される。
ローカルオシレータ１７のタンク１８は周波数シンセサ
イザへ接続され、シンセサイザ１９の入力上のデータバ
ス信号２０はタンク１８の共鳴周波数、そしてローカル
オシレータ１７の周波数を励起するために与えられる。
チューナＩＣ１５からの信号ＩＦ２は、信号の信号対ノ
イズ比率を改善するためにＳＡＷフィルタ２１へ与えら
れ、復調器２２内で復調される。
の構成例を図２および図３に示す。図２において、アン
テナ１１で受信された信号はミキサ１２中でダウンコン
バートされ、ローカルオシレータ１３から第１のＩＦ
（ＩＦ１）へ供給される。この第１のＩＦ信号は、イメ
ージ除去フィルタ１４でのイメージ除去のために供給さ
れ、その後に信号は積層チューナ１５へ与えられる。チ
ューナＩＣ１５の入力信号は増幅され、第２のＩＦ、Ｉ
Ｆ２へ出力するローカルオシレータ１７からの第２のロ
ーカル発振信号で，ミキサ１６中において混合される。
ローカルオシレータ１７のタンク１８は周波数シンセサ
イザへ接続され、シンセサイザ１９の入力上のデータバ
ス信号２０はタンク１８の共鳴周波数、そしてローカル
オシレータ１７の周波数を励起するために与えられる。
チューナＩＣ１５からの信号ＩＦ２は、信号の信号対ノ
イズ比率を改善するためにＳＡＷフィルタ２１へ与えら
れ、復調器２２内で復調される。
【０００５】図３は、図２中の復調器２２として利用さ
れるアナログＰＬＬ復調器の基本的な回路構成を示して
いる。ＳＡＷフィルタ２１からのＲＰ信号は、先ず前段
増幅器３１で増幅され、ミキサ３３でローカルオシレー
タ３２の出力と混合される。ミキサ３３の出力はループ
増幅器３４で増幅され、伝達特性Ｆ（ｓ）を有するルー
プフィルタ３５を介してローカルオシレータ３２の周波
数制御入力へ帰還させる。オシレータ３２の中心周波数
は、増幅器３１、即ち図２中のＩＦ２、へ入力される入
力信号のＩＦ周波数に等しく整えられ、その結果ミキサ
３３の出力は入力信号の基礎帯域周波数となる。
れるアナログＰＬＬ復調器の基本的な回路構成を示して
いる。ＳＡＷフィルタ２１からのＲＰ信号は、先ず前段
増幅器３１で増幅され、ミキサ３３でローカルオシレー
タ３２の出力と混合される。ミキサ３３の出力はループ
増幅器３４で増幅され、伝達特性Ｆ（ｓ）を有するルー
プフィルタ３５を介してローカルオシレータ３２の周波
数制御入力へ帰還させる。オシレータ３２の中心周波数
は、増幅器３１、即ち図２中のＩＦ２、へ入力される入
力信号のＩＦ周波数に等しく整えられ、その結果ミキサ
３３の出力は入力信号の基礎帯域周波数となる。
【０００６】図４は、Ｉ−Ｑ変換器（後段の実復調の先
頭における、不定期間の”復調器”）の回路構成図であ
り、ディジタル変調信号を取り扱うＰＬＬ復調器におい
て使用される。この場合では、図２中で示されたＳＡＷ
フィルタからのＩＦ２信号は，増幅器４１で増幅され、
ローカルオシレータ４４からローカルオシレータ信号が
与えられた２つのミキサ手段４２、４３により，２つの
四重チャンネルへ分割する。ミキサ４２はローカルオシ
レータ信号の否位相シフト版を受信し、ミキサ４３は方
位９０°位相シフト４５°による同一オシレータの９０
°シフト版を受信する。２つのミキサの出力は増幅さ
れ、それぞれＩおよびＱチャンネルアナログ出力４６、
４７を構成する。出力４６、４７はそれぞれ（不図示
の）Ａ／Ｄコンバータへ入力され、このディジタル出力
は（不図示の）ディジタル処理段を経て変調情報を引き
出す。
頭における、不定期間の”復調器”）の回路構成図であ
り、ディジタル変調信号を取り扱うＰＬＬ復調器におい
て使用される。この場合では、図２中で示されたＳＡＷ
フィルタからのＩＦ２信号は，増幅器４１で増幅され、
ローカルオシレータ４４からローカルオシレータ信号が
与えられた２つのミキサ手段４２、４３により，２つの
四重チャンネルへ分割する。ミキサ４２はローカルオシ
レータ信号の否位相シフト版を受信し、ミキサ４３は方
位９０°位相シフト４５°による同一オシレータの９０
°シフト版を受信する。２つのミキサの出力は増幅さ
れ、それぞれＩおよびＱチャンネルアナログ出力４６、
４７を構成する。出力４６、４７はそれぞれ（不図示
の）Ａ／Ｄコンバータへ入力され、このディジタル出力
は（不図示の）ディジタル処理段を経て変調情報を引き
出す。
【０００７】
【発明が解決しようとする課題】しかしながら、現在の
放送環境は、アナログおよびディジタル両信号が並列に
伝達される。現在に至るこの環境では、一方がアナログ
信号の復調のために、他方がディジタル信号の復調のた
めに、分離チューナおよび復調器を同一機器中にて用い
ることが必要である。よって、構成部品数、寸法および
コスト、両アナログおよびディジタル信号の受信および
復調機器において、低効率・不経済である問題を伴う。
放送環境は、アナログおよびディジタル両信号が並列に
伝達される。現在に至るこの環境では、一方がアナログ
信号の復調のために、他方がディジタル信号の復調のた
めに、分離チューナおよび復調器を同一機器中にて用い
ることが必要である。よって、構成部品数、寸法および
コスト、両アナログおよびディジタル信号の受信および
復調機器において、低効率・不経済である問題を伴う。
【０００８】本発明は、構成部品数、寸法およびコス
ト、両アナログおよびディジタル信号の受信および復調
に適したチューニングおよび復調を可能とし、高効率化
したディジタルＩ−Ｑ変換回路を提供することを目的と
する。
ト、両アナログおよびディジタル信号の受信および復調
に適したチューニングおよび復調を可能とし、高効率化
したディジタルＩ−Ｑ変換回路を提供することを目的と
する。
【０００９】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のディジタルＩ−Ｑ変換回路は、第１のモー
ド処理において、ディジタルＩ−Ｑ変換回路が、復調前
のディジタル変調ビデオ信号の過程における、Ｉチャン
ネル形成手段およびＱチャンネル形成手段と、第２のモ
ード処理において、出力のためのアナログ復調手段の部
分を形成するＩチャンネルまたはＱチャンネル形成手段
の１つと、角度変調ビデオ信号のアナログ復調が入力信
号として変換器へ供給され、第１のモード処理または第
２のモード処理の何れか一方の選択のためにアナログ復
調手段へ接続された選択手段と、を有して構成されたこ
とを特徴としている。
め、本発明のディジタルＩ−Ｑ変換回路は、第１のモー
ド処理において、ディジタルＩ−Ｑ変換回路が、復調前
のディジタル変調ビデオ信号の過程における、Ｉチャン
ネル形成手段およびＱチャンネル形成手段と、第２のモ
ード処理において、出力のためのアナログ復調手段の部
分を形成するＩチャンネルまたはＱチャンネル形成手段
の１つと、角度変調ビデオ信号のアナログ復調が入力信
号として変換器へ供給され、第１のモード処理または第
２のモード処理の何れか一方の選択のためにアナログ復
調手段へ接続された選択手段と、を有して構成されたこ
とを特徴としている。
【００１０】また、上記のＩチャンネルまたはＱチャン
ネル形成手段はミキサで構成され、このミキサへローカ
ルオシレータの出力が与えられるとよい。
ネル形成手段はミキサで構成され、このミキサへローカ
ルオシレータの出力が与えられるとよい。
【００１１】さらに、アナログ復調手段は、ミキサおよ
びローカルオシレータの周波数制御入力のフィードバッ
クループ間において切替可能に接続されて構成され、選
択手段は、第２のモード処理が選択された時、回路中で
のループフィルタ手段の切り替えのための第１の切替手
段を有して構成するとよい。
びローカルオシレータの周波数制御入力のフィードバッ
クループ間において切替可能に接続されて構成され、選
択手段は、第２のモード処理が選択された時、回路中で
のループフィルタ手段の切り替えのための第１の切替手
段を有して構成するとよい。
【００１２】またさらに、ＩチャンネルまたはＱチャン
ネル形成手段は、ミキサおよび供給の出力へ接続された
リニア増幅器を有して構成され、第１のモード処理にお
いて、チャンネルの出力信号、ループフィルタ手段は、
入力およびリニア増幅器の出力の間の第１の切替手段に
より切替可能に接続されたＲ−Ｃネットワークを有して
構成するとよい。
ネル形成手段は、ミキサおよび供給の出力へ接続された
リニア増幅器を有して構成され、第１のモード処理にお
いて、チャンネルの出力信号、ループフィルタ手段は、
入力およびリニア増幅器の出力の間の第１の切替手段に
より切替可能に接続されたＲ−Ｃネットワークを有して
構成するとよい。
【００１３】なお、アナログ復調手段は変換回路の入力
中へ切替可能に接続された制限増幅器を有して構成さ
れ、選択手段は第１のモード処理が選択され第２のモー
ド処理が選択され制限増幅器をバイパスした時、回路中
へ制限増幅器を切り替えるための第２の切替手段を有し
て構成するとよい。
中へ切替可能に接続された制限増幅器を有して構成さ
れ、選択手段は第１のモード処理が選択され第２のモー
ド処理が選択され制限増幅器をバイパスした時、回路中
へ制限増幅器を切り替えるための第２の切替手段を有し
て構成するとよい。
【００１４】また、上記の選択手段は、ローカルオシレ
ータの周波数制御入力へ接続され、オシレータ周波数に
よる制御を可能に利用され、第２のモード処理におい
て、フィードバックループにより、第１のモード処理に
おいて、外部のディジタル信号演算素子により駆動され
るコースタループを有して構成するとよい。
ータの周波数制御入力へ接続され、オシレータ周波数に
よる制御を可能に利用され、第２のモード処理におい
て、フィードバックループにより、第１のモード処理に
おいて、外部のディジタル信号演算素子により駆動され
るコースタループを有して構成するとよい。
【００１５】
【発明の実施の形態】次に添付図面を参照して本発明に
よるディジタルＩ−Ｑ変換回路の実施の形態を詳細に説
明する。図１を参照すると本発明のディジタルＩ−Ｑ変
換回路の一実施形態が示されている。
よるディジタルＩ−Ｑ変換回路の実施の形態を詳細に説
明する。図１を参照すると本発明のディジタルＩ−Ｑ変
換回路の一実施形態が示されている。
【００１６】図１によれば、ディジタルＩ−Ｑ変換器６
０は、図２中のＳＡＷフィルタ２１の出力の現時点のＩ
Ｆ２信号を、入力６１で受信する。入力６１は、ゲイン
制御された増幅器６３、ＡＧＣスレッショルドレベルを
確立するＡＧＣ検出器６４、さらに増幅器６５および６
６を構成するＡＧＣ段６２へ供給される。増幅器６５お
よび６６へは、増幅器６３のゲイン入力およびチューナ
区分１５（図２参照）中の同様回路へ帰還するＡＧＣ検
出器６４の出力である、ＡＧＣ制御信号を与える。
０は、図２中のＳＡＷフィルタ２１の出力の現時点のＩ
Ｆ２信号を、入力６１で受信する。入力６１は、ゲイン
制御された増幅器６３、ＡＧＣスレッショルドレベルを
確立するＡＧＣ検出器６４、さらに増幅器６５および６
６を構成するＡＧＣ段６２へ供給される。増幅器６５お
よび６６へは、増幅器６３のゲイン入力およびチューナ
区分１５（図２参照）中の同様回路へ帰還するＡＧＣ検
出器６４の出力である、ＡＧＣ制御信号を与える。
【００１７】増幅器６３の出力および出力（リミッタ６
７参照）の増幅度制限版は、アナログ切替スイッチ６８
の２つの各々のターミナル（”Ｄ”および”Ａ”）へ接
続される。スイッチ６８の共通ターミナルは、ミキサ６
９および７０の共通入力へ接続される。ミキサ６９およ
び７０は、ローカルオシレータ段７１からのローカルオ
シレータ入力信号を受信し、ローカルオシレータ７８を
構成し、およびタンク回路７９と関連付けする。ミキサ
７０はローカルオシレータ信号の相シフト版を受信し、
相シフトは９０°相シフト器７２で処理される。変換器
６０のＩおよびＱチャンネル出力は、ミキサ６９、７０
の出力から、リニア増幅器７３、７４のそれぞれにより
取得される。
７参照）の増幅度制限版は、アナログ切替スイッチ６８
の２つの各々のターミナル（”Ｄ”および”Ａ”）へ接
続される。スイッチ６８の共通ターミナルは、ミキサ６
９および７０の共通入力へ接続される。ミキサ６９およ
び７０は、ローカルオシレータ段７１からのローカルオ
シレータ入力信号を受信し、ローカルオシレータ７８を
構成し、およびタンク回路７９と関連付けする。ミキサ
７０はローカルオシレータ信号の相シフト版を受信し、
相シフトは９０°相シフト器７２で処理される。変換器
６０のＩおよびＱチャンネル出力は、ミキサ６９、７０
の出力から、リニア増幅器７３、７４のそれぞれにより
取得される。
【００１８】さらに、増幅器７４からのＱ出力は、直列
接続されたリニア増幅器７５および７６を介して、アナ
ログ切替スイッチ８０の一方のターミナル（”Ａ”）へ
与えられる。スイッチ８０の他方のターミナル（”
Ｄ”）は、復調区分１００のディジタル信号演算器（Ｄ
ＰＳ）１０２の出力１０１へ接続される。ＤＳＰチップ
の第２の出力１０７は、同一区分の２つのＡ／Ｄコンバ
ータ１０３、１０４のサンプリング入力へ与えられる。
切替スイッチ８０の共通端子は、ローカルオシレータ７
８の制御入力７７へ与えられる。
接続されたリニア増幅器７５および７６を介して、アナ
ログ切替スイッチ８０の一方のターミナル（”Ａ”）へ
与えられる。スイッチ８０の他方のターミナル（”
Ｄ”）は、復調区分１００のディジタル信号演算器（Ｄ
ＰＳ）１０２の出力１０１へ接続される。ＤＳＰチップ
の第２の出力１０７は、同一区分の２つのＡ／Ｄコンバ
ータ１０３、１０４のサンプリング入力へ与えられる。
切替スイッチ８０の共通端子は、ローカルオシレータ７
８の制御入力７７へ与えられる。
【００１９】Ａ／Ｄコンバータ１０３、１０４は、増幅
器７３、７４の出力のアナログＩおよびＱ信号をディジ
タル値に変換し、これらをＤＳＰチップ１０２へ入力す
る。ＤＳＰチップ１０２の出力１０７は、Ａ／Ｄコンバ
ータ１０３および１０４においてトリガサンプリングと
して用いられ、出力１０１は、オシレータ７８の制御入
力を供給するフィードバックライン１０５により形成さ
れるコースタループ（Costas loop）を介して、ローカ
ルオシレータ７８の周波数を変化させるために用いられ
る。これらの制御は、増幅器７３および７４の出力に出
現するアナログ波形上の正確な点でサンプリングを常に
生じさせる結果をもたらす。復調ディジタル入力信号
は、ＤＳＰチップ１０２の出力１０６に現れる。
器７３、７４の出力のアナログＩおよびＱ信号をディジ
タル値に変換し、これらをＤＳＰチップ１０２へ入力す
る。ＤＳＰチップ１０２の出力１０７は、Ａ／Ｄコンバ
ータ１０３および１０４においてトリガサンプリングと
して用いられ、出力１０１は、オシレータ７８の制御入
力を供給するフィードバックライン１０５により形成さ
れるコースタループ（Costas loop）を介して、ローカ
ルオシレータ７８の周波数を変化させるために用いられ
る。これらの制御は、増幅器７３および７４の出力に出
現するアナログ波形上の正確な点でサンプリングを常に
生じさせる結果をもたらす。復調ディジタル入力信号
は、ＤＳＰチップ１０２の出力１０６に現れる。
【００２０】さらにアナログスイッチ８３は、増幅器７
４の入力が接続された増幅器７５の出力が、伝達特性Ｆ
（ｓ）を持つフィルタネットワーク８４の経路へ接続さ
れるように用いられる。全ての３つのスイッチ６８、８
０および８３は、信号ルート決定器８６による”アナロ
グ／ディジタル”選択入力信号８５により制御される。
４の入力が接続された増幅器７５の出力が、伝達特性Ｆ
（ｓ）を持つフィルタネットワーク８４の経路へ接続さ
れるように用いられる。全ての３つのスイッチ６８、８
０および８３は、信号ルート決定器８６による”アナロ
グ／ディジタル”選択入力信号８５により制御される。
【００２１】動作において、変換器６０の入力に対し記
述した復調ディジタル信号が現れ、適当なＤＣ信号レベ
ルが入力８５により挿入される。この後、図１上の”
Ｄ”として示された”ディジタル”へ、それぞれのアナ
ログスイッチ６８、８０および８３を切り替えるため
に、ライン８７、８８および８９上に適当なＤＣレベル
を順次挿入する。この発生後、変換器のＱチャンネル
は、通常ディジタルＱチャンネルとして以下の機能が作
られる：（１）変換器６０の入力における増幅されたＩ
Ｆ２信号は、制限されていない信号の、ミキサ６９、７
０の入力へ直に与えられる：（２）コースタループ９５
は完成される：そして（３）フィルタ８４が回路の出力
とされる。
述した復調ディジタル信号が現れ、適当なＤＣ信号レベ
ルが入力８５により挿入される。この後、図１上の”
Ｄ”として示された”ディジタル”へ、それぞれのアナ
ログスイッチ６８、８０および８３を切り替えるため
に、ライン８７、８８および８９上に適当なＤＣレベル
を順次挿入する。この発生後、変換器のＱチャンネル
は、通常ディジタルＱチャンネルとして以下の機能が作
られる：（１）変換器６０の入力における増幅されたＩ
Ｆ２信号は、制限されていない信号の、ミキサ６９、７
０の入力へ直に与えられる：（２）コースタループ９５
は完成される：そして（３）フィルタ８４が回路の出力
とされる。
【００２２】この接続において、変換器６０に入力６１
のアナログ信号の復調が要求された時、異なるＤＣ信号
レベルが入力８５に設置され、それゆえスイッチ６８、
８０および８３は”アナログ”位置マーク”Ａ”へ切り
替えを行う。これが生じた時、変換器６０のＱチャンネ
ルは、ＰＬＬ復調回路中において以下に変化する：
（１）制限増幅器６７は、ＰＬＬ復調器の信号対ノイズ
比率を改善することが求められるミキサ６９、７０の全
面の回路へ配置される：（２）フィルタ８４は、ＰＬＬ
の必要なフィルタリングを促進する増幅器７４、７５の
交差回路中へ配置される：そして（３）コースタループ
９５は排斥される。さらに、ライン８７に現れるＤＣ信
号が利用可能とされ、要求において、入力９０を介して
Ｉチャンネルミキサ６９を不作用状態とする。
のアナログ信号の復調が要求された時、異なるＤＣ信号
レベルが入力８５に設置され、それゆえスイッチ６８、
８０および８３は”アナログ”位置マーク”Ａ”へ切り
替えを行う。これが生じた時、変換器６０のＱチャンネ
ルは、ＰＬＬ復調回路中において以下に変化する：
（１）制限増幅器６７は、ＰＬＬ復調器の信号対ノイズ
比率を改善することが求められるミキサ６９、７０の全
面の回路へ配置される：（２）フィルタ８４は、ＰＬＬ
の必要なフィルタリングを促進する増幅器７４、７５の
交差回路中へ配置される：そして（３）コースタループ
９５は排斥される。さらに、ライン８７に現れるＤＣ信
号が利用可能とされ、要求において、入力９０を介して
Ｉチャンネルミキサ６９を不作用状態とする。
【００２３】ベースバンド出力は、図１に示す様に、増
幅器７５の出力から、または増幅器７３または７４の出
力から交互的に抽出が可能である。スイッチングブロッ
ク８３は、一群の内の１つのフィルタＦ（ｓ）を設定す
るために多機能スイッチの形態をとることが可能であ
り、それゆえ１以上のアナログ適応性のための相違する
ループパラメータの簡素化した立ち上げを可能とする。
この構成の優位点は、ＩまたはＱチャンネル回路の部分
のための配列によりアナログ復調回路として、ハードウ
ェアが簡略考慮されて達成されることにある。
幅器７５の出力から、または増幅器７３または７４の出
力から交互的に抽出が可能である。スイッチングブロッ
ク８３は、一群の内の１つのフィルタＦ（ｓ）を設定す
るために多機能スイッチの形態をとることが可能であ
り、それゆえ１以上のアナログ適応性のための相違する
ループパラメータの簡素化した立ち上げを可能とする。
この構成の優位点は、ＩまたはＱチャンネル回路の部分
のための配列によりアナログ復調回路として、ハードウ
ェアが簡略考慮されて達成されることにある。
【００２４】
【発明の効果】以上の説明より明かなように、本発明の
ディジタルＩ−Ｑ変換回路は、第１のモード処理部と、
第２のモード処理部とにより構成され、Ｉチャンネルま
たはＱチャンネルの１つが出力のためのアナログ復調部
分を形成し、角度変調ビデオ信号のアナログ復調が入力
信号として変換器へ供給される。よって、この構成によ
り、ＩまたはＱチャンネル回路の部分のための配列によ
り、アナログ復調回路としてのハードウェアが簡略化さ
れる。
ディジタルＩ−Ｑ変換回路は、第１のモード処理部と、
第２のモード処理部とにより構成され、Ｉチャンネルま
たはＱチャンネルの１つが出力のためのアナログ復調部
分を形成し、角度変調ビデオ信号のアナログ復調が入力
信号として変換器へ供給される。よって、この構成によ
り、ＩまたはＱチャンネル回路の部分のための配列によ
り、アナログ復調回路としてのハードウェアが簡略化さ
れる。
【図１】本発明のディジタルＩ−Ｑ変換回路の実施形態
に基づくディジタルＩ−Ｑ復調器のダイアグラム図であ
る。
に基づくディジタルＩ−Ｑ復調器のダイアグラム図であ
る。
【図２】衛星受信システムのフロントエンドおよび復調
器のダイアグラム図である。
器のダイアグラム図である。
【図３】従来のＰＬＬアナログ復調器のダイアグラム図
である。
である。
【図４】従来のディジタルＩ−Ｑ変換器のダイアグラム
図である。
図である。
１５ チューナ区分 ２１ ＳＡＷフィルタ ６０ ディジタルＩ−Ｑ変換器 ６１ 入力 ６２ ＡＧＣ段 ６３、６５、６６ 増幅器 ６４ ＡＧＣ検出器 ６７ リミッタ ６８、８０ アナログ切替スイッチ ６９、７０ ミキサ ７１ ローカルオシレータ段 ７２ ９０°相シフト器 ７３、７４、７５、７６ リニア増幅器 ７８ ローカルオシレータ ７９ タンク回路 ８６ 信号ルート決定器 １００ 復調区分 １０２ ディジタル信号演算器（ＤＰＳ） １０３、１０４ Ａ／Ｄコンバータ
Claims (6)
- 【請求項１】 第１のモード処理において、ディジタル
Ｉ−Ｑ変換回路が、復調前のディジタル変調ビデオ信号
の過程における、Ｉチャンネル形成手段およびＱチャン
ネル形成手段と、 第２のモード処理において、出力のためのアナログ復調
手段の部分を形成する前記ＩチャンネルまたはＱチャン
ネル形成手段の１つと、角度変調ビデオ信号のアナログ
復調が入力信号として変換器へ供給され、前記第１のモ
ード処理または第２のモード処理の何れか一方の選択の
ために前記アナログ復調手段へ接続された選択手段と、
を有して構成されたことを特徴とするディジタルＩ−Ｑ
変換回路。 - 【請求項２】 前記ＩチャンネルまたはＱチャンネル形
成手段はミキサで構成され、該ミキサへローカルオシレ
ータの出力が与えられることを特徴とする請求項１記載
のディジタルＩ−Ｑ変換回路。 - 【請求項３】 前記アナログ復調手段は、前記ミキサお
よび前記ローカルオシレータの周波数制御入力のフィー
ドバックループ間において切替可能に接続されて構成さ
れ、前記選択手段は、前記第２のモード処理が選択され
た時、回路中での前記ループフィルタ手段の切り替えの
ための第１の切替手段を有して構成されたことを特徴と
する請求項２記載のディジタルＩ−Ｑ変換回路。 - 【請求項４】 前記ＩチャンネルまたはＱチャンネル形
成手段は前記ミキサおよび供給の出力へ接続されたリニ
ア増幅器を有して構成され、前記第１のモード処理にお
いて、前記チャンネルの出力信号、前記ループフィルタ
手段は、入力および前記リニア増幅器の出力の間の前記
第１の切替手段により切替可能に接続されたＲ−Ｃネッ
トワークを有して構成されたことを特徴とする請求項３
記載のディジタルＩ−Ｑ変換回路。 - 【請求項５】 前記アナログ復調手段は変換回路の入力
中へ切替可能に接続された制限増幅器を有して構成さ
れ、前記選択手段は前記第１のモード処理が選択され前
記第２のモード処理が選択され前記制限増幅器をバイパ
スした時、回路中へ前記制限増幅器を切り替えるための
第２の切替手段を有して構成されたことを特徴とする請
求項３記載のディジタルＩ−Ｑ変換回路。 - 【請求項６】 前記選択手段は、前記ローカルオシレー
タの前記周波数制御入力へ接続され、オシレータ周波数
による制御を可能に利用され、前記第２のモード処理に
おいて、前記フィードバックループにより、前記第１の
モード処理において、外部のディジタル信号演算素子に
より駆動されるコースタループを有して構成されたこと
を特徴とする請求項５記載のディジタルＩ−Ｑ変換回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9516039A GB2304245B (en) | 1995-08-04 | 1995-08-04 | Digital I-Q converter circuit |
| GB9516039.6 | 1995-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121232A true JPH09121232A (ja) | 1997-05-06 |
Family
ID=10778790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8219357A Pending JPH09121232A (ja) | 1995-08-04 | 1996-08-01 | ディジタルｉ―ｑ変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0757483A3 (ja) |
| JP (1) | JPH09121232A (ja) |
| GB (1) | GB2304245B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1149734C (zh) * | 1998-10-22 | 2004-05-12 | 因芬尼昂技术股份公司 | 稳频的发射/接收电路装置 |
| DE19948745A1 (de) * | 1999-10-09 | 2001-04-12 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Demodulation eines Zwischenfrequenz-Videosignals |
| JP2002111525A (ja) | 2000-09-29 | 2002-04-12 | Matsushita Electric Ind Co Ltd | ２出力チューナ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241098B2 (ja) * | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
| US5793799A (en) * | 1994-08-03 | 1998-08-11 | Deutsche Thomson-Brandt Gmbh | Switchable circuit for processing and demodulating digital and analog signals |
| JP3432921B2 (ja) * | 1994-10-31 | 2003-08-04 | 株式会社東芝 | Ｔｖ放送受信機 |
-
1995
- 1995-08-04 GB GB9516039A patent/GB2304245B/en not_active Expired - Fee Related
-
1996
- 1996-07-24 EP EP96305427A patent/EP0757483A3/en not_active Withdrawn
- 1996-08-01 JP JP8219357A patent/JPH09121232A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2304245B (en) | 1999-12-22 |
| GB2304245A (en) | 1997-03-12 |
| GB9516039D0 (en) | 1995-10-04 |
| EP0757483A3 (en) | 1999-03-31 |
| EP0757483A2 (en) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647894B2 (ja) | アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機 | |
| JPH1013279A (ja) | 衛星放送チューナ | |
| US5444863A (en) | Radio communication apparatus having common circuits usable by transmitter and receiver systems | |
| JPH11112462A (ja) | デジタル放送の受信機 | |
| US20020075950A1 (en) | Modem tuner | |
| JPH07250115A (ja) | デジタルデータ受信装置 | |
| US6788747B1 (en) | Receiver capable of receiving analog broadcast and digital broadcast and IC for the same | |
| US7076217B1 (en) | Integrated radio transceiver | |
| JPH09121232A (ja) | ディジタルｉ―ｑ変換回路 | |
| JPH10200886A (ja) | Ｃａｔｖシステム及び受信端末装置 | |
| JP3128371B2 (ja) | 受信装置 | |
| US6704554B1 (en) | Frequency modulation receiver in particular for an RDS application | |
| EP1395048A1 (en) | Analog television signal receiving method and device | |
| JPH1056359A (ja) | デジタル放送受信チューナ | |
| JP2001024721A (ja) | 共用化受信装置 | |
| JP2809441B2 (ja) | 衛星放送受信機 | |
| JPH0823290A (ja) | 受信装置 | |
| JPS6367031A (ja) | 受信装置 | |
| US7027794B2 (en) | Radio receiver and radio communication system | |
| JP2002135668A (ja) | ディジタル放送受信装置 | |
| US20050249316A1 (en) | Digital signal receiver | |
| JPH07177051A (ja) | Ｆｍ無線電話装置 | |
| JPH06133318A (ja) | チューナ装置 | |
| JP2002208975A (ja) | デジタル衛星放送受信装置 | |
| JP3134801B2 (ja) | 共用受信機 |