JPH09107277A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH09107277A JPH09107277A JP7265128A JP26512895A JPH09107277A JP H09107277 A JPH09107277 A JP H09107277A JP 7265128 A JP7265128 A JP 7265128A JP 26512895 A JP26512895 A JP 26512895A JP H09107277 A JPH09107277 A JP H09107277A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform shaping
- undershoot
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 装置出荷後に、回路パッケージの信号のアン
ダシュートを取除く。 【解決手段】 回路パッケージの回路に流れる信号の信
号レベルが所定範囲外のレベルになったことをコンパレ
ータ１で検出する。この場合、信号の信号レベルと基準
信号Ｖｒｅｆのレベルとを比較し、この比較結果をフラ
ッシュＲＯＭ３に記憶する。この記憶内容に応じてスイ
ッチ４及び５並びに７をオンオフ制御する。スイッチ４
及び５をオン状態にすることによって、フィルタ８を接
続して信号に含まれるノイズを除去し、アンダシュート
を取除く。 【効果】 装置出荷後においてもアンダシュートを取除
くことができ、回路パッケージの改版作業をする必要が
ない。
ダシュートを取除く。 【解決手段】 回路パッケージの回路に流れる信号の信
号レベルが所定範囲外のレベルになったことをコンパレ
ータ１で検出する。この場合、信号の信号レベルと基準
信号Ｖｒｅｆのレベルとを比較し、この比較結果をフラ
ッシュＲＯＭ３に記憶する。この記憶内容に応じてスイ
ッチ４及び５並びに７をオンオフ制御する。スイッチ４
及び５をオン状態にすることによって、フィルタ８を接
続して信号に含まれるノイズを除去し、アンダシュート
を取除く。 【効果】 装置出荷後においてもアンダシュートを取除
くことができ、回路パッケージの改版作業をする必要が
ない。
Description
【０００１】
【発明の属する技術分野】本発明は波形整形回路に関
し、特に集積回路が実装されることによって構成される
回路パッケージに設けられる波形整形回路に関する。
し、特に集積回路が実装されることによって構成される
回路パッケージに設けられる波形整形回路に関する。
【０００２】
【従来の技術】一般に、コンピュータ装置やＰＯＳ（Ｐ
ｏｉｎｔ Ｏｆ Ｓａｌｅｓ）端末装置等は、複数の回
路パッケージを含んで構成されている。かかる回路パッ
ケージには複数の集積回路が実装され、集積回路同士を
接続して信号の受け渡しを行うことによって一定の動作
が実現される。
ｏｉｎｔ Ｏｆ Ｓａｌｅｓ）端末装置等は、複数の回
路パッケージを含んで構成されている。かかる回路パッ
ケージには複数の集積回路が実装され、集積回路同士を
接続して信号の受け渡しを行うことによって一定の動作
が実現される。
【０００３】回路パッケージに含まれている信号線を流
れる信号の波形にアンダシュートやオーバシュートがあ
る場合、回路パッケージが誤動作し、装置の誤動作につ
ながることがある。その誤動作を防ぐには、アンダシュ
ートやオーバシュートを取除けば良い。これらを取除く
従来技術としては、特開昭５―１４９５２号公報に記載
されているものがある。
れる信号の波形にアンダシュートやオーバシュートがあ
る場合、回路パッケージが誤動作し、装置の誤動作につ
ながることがある。その誤動作を防ぐには、アンダシュ
ートやオーバシュートを取除けば良い。これらを取除く
従来技術としては、特開昭５―１４９５２号公報に記載
されているものがある。
【０００４】この公報には、ＩＣから入力波形を取出す
とき、入力信号のアンダシュートやオーバシュートを取
除くため、集積回路装置の端子から信号を取出すための
複数のピンを有するＩＣ接触部と取出した信号を測定装
置へ伝えるための複数のピンを有するプローブ接触部と
を備えたＩＣクリップにおいて、それら複数のピン同士
を１対１に接続する複数の接続線に夫々クランプダイオ
ードを接続する構成が記載されている。
とき、入力信号のアンダシュートやオーバシュートを取
除くため、集積回路装置の端子から信号を取出すための
複数のピンを有するＩＣ接触部と取出した信号を測定装
置へ伝えるための複数のピンを有するプローブ接触部と
を備えたＩＣクリップにおいて、それら複数のピン同士
を１対１に接続する複数の接続線に夫々クランプダイオ
ードを接続する構成が記載されている。
【０００５】要するに、ＩＣクリップを設けておき、こ
のＩＣクリップの信号線にクランプダイオードを接続す
ることによって、入力信号のアンダシュートやオーバシ
ュートを取除いているのである。
のＩＣクリップの信号線にクランプダイオードを接続す
ることによって、入力信号のアンダシュートやオーバシ
ュートを取除いているのである。
【０００６】
【発明が解決しようとする課題】上述した従来技術にお
いては、ＩＣクリップを用いるため、波形整形を行うた
めには必ず集積回路にＩＣクリップを装着しなければな
らない。しかしながら、一般にＩＣクリップを装着する
のは実験時（波形観測時）のみであり、装置出荷前には
取外すことになる。したがって、装置出荷後には、アン
ダシュートやオーバシュートを取除くことができない。
いては、ＩＣクリップを用いるため、波形整形を行うた
めには必ず集積回路にＩＣクリップを装着しなければな
らない。しかしながら、一般にＩＣクリップを装着する
のは実験時（波形観測時）のみであり、装置出荷前には
取外すことになる。したがって、装置出荷後には、アン
ダシュートやオーバシュートを取除くことができない。
【０００７】装置出荷後にアンダシュートやオーバシュ
ートを取除くためには、回路パッケージの改版作業等の
根本的な回路の修正が必要となり、多大な費用及び期間
が必要になるという欠点があった。
ートを取除くためには、回路パッケージの改版作業等の
根本的な回路の修正が必要となり、多大な費用及び期間
が必要になるという欠点があった。
【０００８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は装置出荷後に
おいても回路パッケージの改版作業をせずに、アンダシ
ュートやオーバシュートを取除くことができる波形整形
回路を提供することである。
るためになされたものであり、その目的は装置出荷後に
おいても回路パッケージの改版作業をせずに、アンダシ
ュートやオーバシュートを取除くことができる波形整形
回路を提供することである。
【０００９】
【課題を解決するための手段】本発明による波形整形回
路は、回路パッケージに設けられる波形整形回路であっ
て、前記回路パッケージの回路に流れる信号の信号レベ
ルが所定範囲外のレベルになったことを検出する検出手
段と、この検出手段の検出結果に応答して前記信号に含
まれるノイズを除去するノイズ除去動作を行うノイズ除
去手段とを含むことを特徴とする。
路は、回路パッケージに設けられる波形整形回路であっ
て、前記回路パッケージの回路に流れる信号の信号レベ
ルが所定範囲外のレベルになったことを検出する検出手
段と、この検出手段の検出結果に応答して前記信号に含
まれるノイズを除去するノイズ除去動作を行うノイズ除
去手段とを含むことを特徴とする。
【００１０】
【発明の実施の形態】本発明の作用は以下の通りであ
る。
る。
【００１１】回路パッケージに設けられる波形整形回路
において、回路パッケージの回路に流れる信号の信号レ
ベルが所定範囲外のレベルになったことを検出する。こ
の検出は、信号の信号レベルと所定レベルとを比較し、
この比較結果を記憶することによって行う。この記憶内
容に応答して信号に含まれるノイズを除去する。
において、回路パッケージの回路に流れる信号の信号レ
ベルが所定範囲外のレベルになったことを検出する。こ
の検出は、信号の信号レベルと所定レベルとを比較し、
この比較結果を記憶することによって行う。この記憶内
容に応答して信号に含まれるノイズを除去する。
【００１２】次に、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１３】図１は本発明による波形整形回路の第１の
実施例の構成を示すブロック図であり、アンダシュート
を取除く回路の構成が示されている。図において、本発
明の第１の実施例による波形整形回路は、信号線Ａを流
れる信号の信号レベルと所定の基準電圧Ｖｒｅｆの信号
レベルとを比較するコンパレータ１と、この比較結果で
ある出力Ｃを内部のフラッシュメモリ（以下、フラッシ
ュＲＯＭ）３に書込む制御回路２とを含んで構成されて
いる。なお、本実施例では、アンダシュートを検出する
ため、コンパレータ１の反転端子に基準電圧Ｖｒｅｆを
入力する。
実施例の構成を示すブロック図であり、アンダシュート
を取除く回路の構成が示されている。図において、本発
明の第１の実施例による波形整形回路は、信号線Ａを流
れる信号の信号レベルと所定の基準電圧Ｖｒｅｆの信号
レベルとを比較するコンパレータ１と、この比較結果で
ある出力Ｃを内部のフラッシュメモリ（以下、フラッシ
ュＲＯＭ）３に書込む制御回路２とを含んで構成されて
いる。なお、本実施例では、アンダシュートを検出する
ため、コンパレータ１の反転端子に基準電圧Ｖｒｅｆを
入力する。
【００１４】また、本実施例による波形整形回路は、フ
ラッシュＲＯＭ３の出力Ｄに応じて同時にオンオフ制御
されるスイッチ４及び５と、出力Ｄの反転値に応じてオ
ンオフ制御されるスイッチ７と、スイッチ４及び５がオ
ン状態になることによって信号線Ａに直列接続されるフ
ィルタ８とを含んで構成されている。なお、６はインバ
ータである。
ラッシュＲＯＭ３の出力Ｄに応じて同時にオンオフ制御
されるスイッチ４及び５と、出力Ｄの反転値に応じてオ
ンオフ制御されるスイッチ７と、スイッチ４及び５がオ
ン状態になることによって信号線Ａに直列接続されるフ
ィルタ８とを含んで構成されている。なお、６はインバ
ータである。
【００１５】信号線Ａを流れる信号は、アンダシュート
が通常−１［Ｖ］以内であるものとすると、コンパレー
タ１の反転端子への基準電圧Ｖｒｅｆを−１［Ｖ］に設
定しておく。このことにより、出力Ｃはオフ状態にな
り、制御回路２のフラッシュＲＯＭ３は出力Ｄをオフ状
態に保持する。よって、スイッチ４及びスイッチ５はオ
フ状態に保持され、インバータ６の出力によりスイッチ
７はオン状態に保持される。したがって、信号の流れは
矢印Ｅのようになり、信号は出力Ｂとして送出される。
が通常−１［Ｖ］以内であるものとすると、コンパレー
タ１の反転端子への基準電圧Ｖｒｅｆを−１［Ｖ］に設
定しておく。このことにより、出力Ｃはオフ状態にな
り、制御回路２のフラッシュＲＯＭ３は出力Ｄをオフ状
態に保持する。よって、スイッチ４及びスイッチ５はオ
フ状態に保持され、インバータ６の出力によりスイッチ
７はオン状態に保持される。したがって、信号の流れは
矢印Ｅのようになり、信号は出力Ｂとして送出される。
【００１６】一方、信号線Ａを流れる信号のアンダシュ
ートが一度でも−１［Ｖ］以上になった場合は、コンパ
レータ１の出力Ｃはオン状態になり、制御回路２のフラ
ッシュＲＯＭ３は出力Ｄをオン状態に保持する。よっ
て、スイッチ４及びスイッチ５はオン状態に保持され、
インバータ６の出力によりスイッチ７はオフ状態に保持
される。したがって、信号の流れは矢印Ｆのようにな
り、信号はフィルタ８を通ってノイズが除去された後で
出力Ｂとして送出される。
ートが一度でも−１［Ｖ］以上になった場合は、コンパ
レータ１の出力Ｃはオン状態になり、制御回路２のフラ
ッシュＲＯＭ３は出力Ｄをオン状態に保持する。よっ
て、スイッチ４及びスイッチ５はオン状態に保持され、
インバータ６の出力によりスイッチ７はオフ状態に保持
される。したがって、信号の流れは矢印Ｆのようにな
り、信号はフィルタ８を通ってノイズが除去された後で
出力Ｂとして送出される。
【００１７】なお、フィルタ８は、安価な抵抗及びコン
デンサを組合わせた構成とする。例えば、図２に示され
ているように、信号線に対し、直列に接続された抵抗８
１と並列に接続されたコンデンサ８２とを組合わせた構
成とする。また、同図において、抵抗８１は例えば３３
［Ω］、コンデンサ８２は例えば２０［ｐＦ］である。
デンサを組合わせた構成とする。例えば、図２に示され
ているように、信号線に対し、直列に接続された抵抗８
１と並列に接続されたコンデンサ８２とを組合わせた構
成とする。また、同図において、抵抗８１は例えば３３
［Ω］、コンデンサ８２は例えば２０［ｐＦ］である。
【００１８】次に、図１における信号Ｂの波形図につい
て図３を参照して説明する。同図に示されているよう
に、アンダシュートが−１［Ｖ］よりも小さい場合に
は、コンパレータの比較結果である出力Ｃはオフ状態で
ある。ところが、時刻ｔ１においてノイズによってアン
ダシュートが−１［Ｖ］よりも大きくなると、コンパレ
ータの比較結果である出力Ｃはオン状態になる。これに
より、上述したように信号はフィルタを通ってノイズが
除去された後で送出される。したがって、以後はアンダ
シュートが−１［Ｖ］よりも大きくなることはないので
ある。すなわち、同図において時刻ｔ１以前が波形整形
前、同時刻以後が波形整形後となる。
て図３を参照して説明する。同図に示されているよう
に、アンダシュートが−１［Ｖ］よりも小さい場合に
は、コンパレータの比較結果である出力Ｃはオフ状態で
ある。ところが、時刻ｔ１においてノイズによってアン
ダシュートが−１［Ｖ］よりも大きくなると、コンパレ
ータの比較結果である出力Ｃはオン状態になる。これに
より、上述したように信号はフィルタを通ってノイズが
除去された後で送出される。したがって、以後はアンダ
シュートが−１［Ｖ］よりも大きくなることはないので
ある。すなわち、同図において時刻ｔ１以前が波形整形
前、同時刻以後が波形整形後となる。
【００１９】つまり、本波形整形回路によれば、回路パ
ッケージの回路に流れる信号の信号レベルが所定範囲外
のレベルになったことを検出したとき、その信号に含ま
れるノイズを除去することにより、装置出荷後において
も回路パッケージの改版作業をせずに、アンダシュート
を取除くことができるのである。
ッケージの回路に流れる信号の信号レベルが所定範囲外
のレベルになったことを検出したとき、その信号に含ま
れるノイズを除去することにより、装置出荷後において
も回路パッケージの改版作業をせずに、アンダシュート
を取除くことができるのである。
【００２０】図４は本発明による波形整形回路の第２の
実施例の構成を示すブロック図であり、オーバシュート
を取除く回路の構成が示されている。
実施例の構成を示すブロック図であり、オーバシュート
を取除く回路の構成が示されている。
【００２１】なお、同図において、図１と同等部分は同
一符号により示されている。本実施例では、オーバシュ
ートを検出するため、コンパレータ１の非反転端子に基
準電圧Ｖｒｅｆを入力する。
一符号により示されている。本実施例では、オーバシュ
ートを検出するため、コンパレータ１の非反転端子に基
準電圧Ｖｒｅｆを入力する。
【００２２】信号線Ａを流れる信号は、オーバシュート
が通常＋６［Ｖ］以内であるものとすると、コンパレー
タ１の非反転端子への基準電圧Ｖｒｅｆを＋６［Ｖ］に
設定しておく。このことにより、出力Ｃはオフ状態にな
り、制御回路２のフラッシュＲＯＭ３は出力Ｄをオフ状
態に保持する。よって、スイッチ４及びスイッチ５はオ
フ状態に保持され、インバータ６の出力によりスイッチ
７はオン状態に保持される。したがって、信号の流れは
矢印Ｅのようになり、信号は出力Ｂとして送出される。
が通常＋６［Ｖ］以内であるものとすると、コンパレー
タ１の非反転端子への基準電圧Ｖｒｅｆを＋６［Ｖ］に
設定しておく。このことにより、出力Ｃはオフ状態にな
り、制御回路２のフラッシュＲＯＭ３は出力Ｄをオフ状
態に保持する。よって、スイッチ４及びスイッチ５はオ
フ状態に保持され、インバータ６の出力によりスイッチ
７はオン状態に保持される。したがって、信号の流れは
矢印Ｅのようになり、信号は出力Ｂとして送出される。
【００２３】一方、信号線Ａを流れる信号のオーバシュ
ートが一度でも＋６［Ｖ］以上になった場合は、コンパ
レータ１の出力Ｃはオン状態になり、制御回路２のフラ
ッシュＲＯＭ３は出力Ｄをオン状態に保持する。よっ
て、スイッチ４及びスイッチ５はオン状態に保持され、
インバータ６の出力によりスイッチ７はオフ状態に保持
される。したがって、信号の流れは矢印Ｆのようにな
り、信号はフィルタ８を通ってノイズが除去された後で
出力Ｂとして送出される。
ートが一度でも＋６［Ｖ］以上になった場合は、コンパ
レータ１の出力Ｃはオン状態になり、制御回路２のフラ
ッシュＲＯＭ３は出力Ｄをオン状態に保持する。よっ
て、スイッチ４及びスイッチ５はオン状態に保持され、
インバータ６の出力によりスイッチ７はオフ状態に保持
される。したがって、信号の流れは矢印Ｆのようにな
り、信号はフィルタ８を通ってノイズが除去された後で
出力Ｂとして送出される。
【００２４】次に、図４における信号Ｂの波形図につい
て図５を参照して説明する。同図に示されているよう
に、オーバシュートが＋６［Ｖ］よりも小さい場合に
は、コンパレータの比較結果である出力Ｃはオフ状態で
ある。ところが、時刻ｔ２においてノイズによってオー
バシュートが＋６［Ｖ］よりも大きくなると、コンパレ
ータの比較結果である出力Ｃはオン状態になる。これに
より、上述したように信号はフィルタを通ってノイズが
除去された後で送出される。したがって、以後はアンダ
シュートが＋６［Ｖ］よりも大きくなることはないので
ある。すなわち、同図において時刻ｔ２以前が波形整形
前、同時刻以後が波形整形後となる。
て図５を参照して説明する。同図に示されているよう
に、オーバシュートが＋６［Ｖ］よりも小さい場合に
は、コンパレータの比較結果である出力Ｃはオフ状態で
ある。ところが、時刻ｔ２においてノイズによってオー
バシュートが＋６［Ｖ］よりも大きくなると、コンパレ
ータの比較結果である出力Ｃはオン状態になる。これに
より、上述したように信号はフィルタを通ってノイズが
除去された後で送出される。したがって、以後はアンダ
シュートが＋６［Ｖ］よりも大きくなることはないので
ある。すなわち、同図において時刻ｔ２以前が波形整形
前、同時刻以後が波形整形後となる。
【００２５】つまり、本波形整形回路によれば、回路パ
ッケージの回路に流れる信号の信号レベルが所定範囲外
のレベルになったことを検出したとき、その信号に含ま
れるノイズを除去することにより、装置出荷後において
も回路パッケージの改版作業をせずに、オーバシュート
を取除くことができるのである。
ッケージの回路に流れる信号の信号レベルが所定範囲外
のレベルになったことを検出したとき、その信号に含ま
れるノイズを除去することにより、装置出荷後において
も回路パッケージの改版作業をせずに、オーバシュート
を取除くことができるのである。
【００２６】なお、上述した第１及び第２の実施例にお
いては、フラッシュＲＯＭを用いてコンパレータの出力
を保持しているが、不揮発性のメモリを用いれば良く、
フラッシュＲＯＭに限定されるものではない。不揮発性
メモリを用いるのは、１回でも許容値以上のアンダシュ
ートやオーバシュートが発生した場合には以後フィルタ
を通して信号を出力する必要があり、不揮発性でないメ
モリは適さないからである。
いては、フラッシュＲＯＭを用いてコンパレータの出力
を保持しているが、不揮発性のメモリを用いれば良く、
フラッシュＲＯＭに限定されるものではない。不揮発性
メモリを用いるのは、１回でも許容値以上のアンダシュ
ートやオーバシュートが発生した場合には以後フィルタ
を通して信号を出力する必要があり、不揮発性でないメ
モリは適さないからである。
【００２７】
【発明の効果】以上説明したように本発明は、回路パッ
ケージの回路に流れる信号の信号レベルが所定範囲外の
レベルになったことを検出したとき、その信号に含まれ
るノイズを除去することにより、装置出荷後においても
回路パッケージの改版作業をせずに、アンダシュートや
オーバシュートを取除くことができるという効果があ
る。
ケージの回路に流れる信号の信号レベルが所定範囲外の
レベルになったことを検出したとき、その信号に含まれ
るノイズを除去することにより、装置出荷後においても
回路パッケージの改版作業をせずに、アンダシュートや
オーバシュートを取除くことができるという効果があ
る。
【図１】本発明の第１の実施例による波形整形回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１中のフィルタの内部構成例を示す回路図で
ある。
ある。
【図３】図１の波形整形回路の動作を示す波形図であ
る。
る。
【図４】本発明の第２の実施例による波形整形回路の構
成を示すブロック図である。
成を示すブロック図である。
【図５】図４の波形整形回路の動作を示す波形図であ
る。
る。
１ コンパレータ ２ 制御回路 ３ フラッシュＲＯＭ ４、５、７ スイッチ ６ インバータ ８ フィルタ
Claims (3)
- 【請求項１】 回路パッケージに設けられる波形整形回
路であって、前記回路パッケージの回路に流れる信号の
信号レベルが所定範囲外のレベルになったことを検出す
る検出手段と、この検出手段の検出結果に応答して前記
信号に含まれるノイズを除去するノイズ除去動作を行う
ノイズ除去手段とを含むことを特徴とする波形整形回
路。 - 【請求項２】 前記検出手段は、前記信号の信号レベル
と所定レベルとを比較するレベル比較手段と、この比較
手段の比較結果を記憶する不揮発性記憶手段とを含み、
前記ノイズ除去手段は前記記憶手段の記憶内容に応じて
前記ノイズ除去動作を行うことを特徴とする請求項１記
載の波形整形回路。 - 【請求項３】 前記不揮発性記憶手段は、フラッシュメ
モリであることを特徴とする請求項１又は２記載の波形
整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265128A JPH09107277A (ja) | 1995-10-13 | 1995-10-13 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265128A JPH09107277A (ja) | 1995-10-13 | 1995-10-13 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107277A true JPH09107277A (ja) | 1997-04-22 |
Family
ID=17413013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7265128A Withdrawn JPH09107277A (ja) | 1995-10-13 | 1995-10-13 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09107277A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021527372A (ja) * | 2018-09-10 | 2021-10-11 | イノヴァ セミコンダクトルズ ゲーエムベーハー | データフロー制御のためのラインドライバデバイス |
-
1995
- 1995-10-13 JP JP7265128A patent/JPH09107277A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021527372A (ja) * | 2018-09-10 | 2021-10-11 | イノヴァ セミコンダクトルズ ゲーエムベーハー | データフロー制御のためのラインドライバデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960702641A (ko) | 주변 장치의 자동 인식 및 구성을 위한 장치 및 방법(apparatus and method for automatic recognition and configuration of a peripheral device) | |
| KR960018891A (ko) | 셀프테스트 기능을 내장한 싱글칩 마이크로프로세서 | |
| NL8801835A (nl) | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. | |
| US5550729A (en) | Power sequencing control | |
| US6271675B1 (en) | Terminal contact-type IC card having terminal contact fault detector, IC card system using the IC card, and IC for the IC card | |
| US5166503A (en) | IC memory card | |
| US5577195A (en) | Semiconductor data storage device with means for protecting data upon external power supply connection and disconnection | |
| CN111458654A (zh) | 一种输入信号诊断电路 | |
| JPH0656573B2 (ja) | 回路装置 | |
| US20070008671A1 (en) | Driver and receiver circuit for a remotely arranged circuit and corresponding method | |
| US7694163B1 (en) | System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board | |
| JPH09107277A (ja) | 波形整形回路 | |
| JPH05303456A (ja) | 情報処理装置 | |
| KR100449995B1 (ko) | 전기도전성물체,특히칩카드상에서의집적회로의존재검출시스템 | |
| KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
| JPS61273800A (ja) | 自動車用制御装置におけるデ−タメモリの予備補充方法および装置 | |
| US7321235B2 (en) | Input circuit for an integrated circuit | |
| JP2002366505A (ja) | 実装位置検出方法及び装置 | |
| JP3187324B2 (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| JPS63247890A (ja) | Ｉｃカ−ド | |
| KR100978713B1 (ko) | 시스템 리셋 원인 판별 장치 및 방법 | |
| JPH05206811A (ja) | リセット制御回路 | |
| JP3196756B2 (ja) | 半導体集積回路測定装置 | |
| JP3262386B2 (ja) | 電気部品接続認識装置 | |
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |