JPH09102963A - デジタルモニター受像機 - Google Patents

Abstract

(57)【要約】 【課題】 いかなる入力信号に対しても８ｆｓｃの輝度
信号に変換することで回路規模の増大を防ぐことが出来
るデジタルモニター受像機を提供する。 【解決手段】 アナログ入力時は８ｆｓｃでＡ／Ｄ変換
するＡ／Ｄ変換器１と、デジタル入力時は４ｆｓｃのデ
ジタル信号を入力するＩ／Ｆ回路２と、アナログ時は８
ｆｓｃから４ｆｓｃにコンポジット信号を変換する間引
きフィルタ３と、アナログ、デジタル入力時ともに４ｆ
ｓｃのコンポジット信号から色信号を分離する色信号分
離回路５と、アナログ入力時は色信号を、デジタル入力
時は輝度信号を４ｆｓｃから８ｆｓｃにクロックレート
を変換する内挿フィルタ８と、アナログ入力時は８ｆｓ
ｃのコンポジット信号から８ｆｓｃに変換された色信号
を減算し、デジタル入力時は４ｆｓｃのコンポジット信
号から４ｆｓｃの色信号を減算することで輝度信号を抽
出する減算器１０を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログビデオ入
力と、スタジオデジタル規格に基づきデジタル化された
デジタルビデオ入力とを備えたデジタル方式のモニター
受像機に関するものである。

【０００２】

【従来の技術】現在スタジオ用放送機器のデジタル化が
進んでいる。これらのデジタル機器はスタジオデジタル
規格（ＳＭＰＴＥ２４４Ｍなど）に基づき４倍の色副搬
送波周波数（以下４ｆｓｃ）のクロックレートでデジタ
ル化されたビデオ信号に対応している。また、従来のア
ナログビデオ信号についても広帯域化が進んでいる。こ
れら２種類のビデオ信号に対応する代表的なモニターと
しては「ＣＨＲＯＭＡ１９９３年１０月号の３２頁から
３４頁」に述べてあるデジタルマスターモニターＴＭ−
２００３ＨＧなどがある。

【０００３】以下、図面を参照しながら、従来のデジタ
ルモニター受像機について説明する。図２は従来のデジ
タルモニター受像器の信号処理ブロック構成図である。
図２において、符号２０１はアナログビデオ信号を８ｆ
ｓｃのクロックレートでデジタル化するＡ／Ｄ変換器、
２０２はデジタルインターフェース回路、２０３は前記
Ａ／Ｄ変換器２０１とデジタルインターフェース回路２
０２の出力を選択する選択器、２０４は前記選択器２０
３の出力のうち８ｆｓｃのクロックレートのデジタル信
号を４ｆｓｃのクロックレートのデジタル信号に変換す
る間引きフィルタ、２０５は前記選択器２０４の出力か
ら色信号を分離する色信号分離回路、２０６は前記色信
号分離回路２０５の出力である４ｆｓｃのクロックレー
トのデジタルビデオ信号を８ｆｓｃのクロックレートに
変換する第１の内挿フィルタ、２０７は前記選択器２０
３の出力から内挿フィルタ２０６の出力を減算すること
で輝度信号を抽出する減算器、２０８は前記減算器２０
７の出力のうち４ｆｓｃのクロックレートのデジタル信
号を８ｆｓｃのクロックレートに変換する第２の内挿フ
ィルタである。

【０００４】図３は間引きフィルタ２０４の内部回路の
構成を示す図で、同図において３０１は第１の遅延器、
３０２は第２の遅延器、３０３は第３の遅延器、３０４
は第４の遅延器、３０５は第５の遅延器、３０６は第６
の遅延器、３０７は第１の乗算器、３０８は第２の乗算
器、３０９は第３の乗算器、３１０は第４の乗算器、３
１１は第５の乗算器、３１２は第６の乗算器、３１３は
第７乗算器、３１４は加算器、３１５はラッチ回路であ
る。

【０００５】図４は内挿フィルタ２０６、２０８の内部
回路の構成を示す図で、同図において４０１は入力信号
をラッチするラッチ回路、４０２は選択器、４０３は第
１の遅延器、４０４は第２の遅延器、４０５は第３の遅
延器、４０６は第４の遅延器、４０７は第５の遅延器、
４０８は第６の遅延器、４０９は第１の乗算器、４１０
は第２の乗算器、４１１は第３の乗算器、４１２は第４
の乗算器、４１３は第５の乗算器、４１４は第６の乗算
器、４１５は第７の乗算器、４１６は加算器、４１７は
ラッチ回路である。

【０００６】以上のように構成されたデジタルモニター
受像機について、以下その動作を説明する。

【０００７】まず、アナログ入力時の動作について説明
する。入力されたアナログビデオ信号はＡ／Ｄ変換器２
０１でクロック８ｆｓｃに同期してデジタルビデオ化さ
れる。選択器２０３ではアナログ入力時は前記Ａ／Ｄ変
換器２０１の出力を選択する。

【０００８】前記選択器２０３の出力である８ｆｓｃレ
ートのデジタルビデオ信号は間引きフィルタ２０４で４
ｆｓｃレートのデジタルビデオ信号に変換される。間引
きフィルタ２０４では８ｆｓｃレートの信号を遅延器３
０１から３０６、乗算器３０７〜３１２、加算器３１３
で構成されるユニバーサルフィルタで４ｆｓｃのクロッ
クレートの信号のナイキスト周波数（２ｆｓｃ）以下に
帯域制限した後に、４ｆｓｃのクロックに同期してラッ
チ回路３１４でラッチすることで４ｆｓｃのクロックレ
ートの信号に変換することができる。間引きフィルタ２
０４の出力は色信号分離回路２０５に入力される。

【０００９】色信号分離回路２０５では色信号を分離し
て出力するが、最近では２次元適応型色信号分離や３次
元適応型色信号分離など高性能で大規模な色信号分離が
行われている。８ｆｓｃレートの信号を間引きフィルタ
２０４で４ｆｓｃレートの信号に変換してから色信号を
分離するのは色信号分離回路２０５の回路規模の縮小、
消費電力の削減、動作スピードマージンを確保するため
である。色信号はｆｓｃ±１．５ＭＨｚであり、色信号
の最も高周波な部分でも２ｆｓｃ以下であるため、４ｆ
ｓｃのクロックレートの信号に変換しても何ら問題はな
い。色信号分離回路２０５の出力はそのまま出力される
と共に内挿フィルタ２０６に入力される。

【００１０】内挿フィルタ２０６では４ｆｓｃレートの
色信号を８ｆｓｃのクロックに同期してラッチ回路４０
１でラッチした後に１サンプルおきに”０”を選択器４
０２で挿入した後、遅延器４０３〜４０８、乗算器４０
９〜４１４、加算器４１５で構成されるユニバーサルフ
ィルタで８ｆｓｃのクロックレートの信号のナイキスト
周波数（４ｆｓｃ）以下に帯域制限した後に、８ｆｓｃ
のクロックに同期してラッチ回路４１６でラッチするこ
とで８ｆｓｃのクロックレートの信号に変換することが
できる。内挿フィルタ２０６の出力を減算器２０７で選
択器２０３の出力から減算することで輝度信号を得るこ
とができる。内挿フィルタ２０６の出力、選択器２０３
の出力共に８ｆｓｃのクロックレートであるため、輝度
信号も８ｆｓｃのクロックレートであり、これにより高
解像度が実現できる。

【００１１】続いてデジタル入力時の動作について説明
する。デジタル入力時はデジタルインターフェース回路
２０２、選択器２０３を介して４ｆｓｃレートのデジタ
ルビデオ信号が入力される。デジタルインターフェース
回路２０２は例えばＳＭＰＴＥ２５９Ｍで規定されるよ
うなシリアルデジタル信号をパラレル信号に変換した後
ＥＣＬーＴＴＬ変換してデジタルビデオ信号を出力する
など、様々なフォーマットのビデオ信号をＡ／Ｄ変換し
た信号と同じように扱うことができる様に変換するイン
ターフェース回路である。デジタル入力時は４ｆｓｃレ
ートの信号であるので間引きフィルタ２０４はそのまま
スルーするような乗算器の係数を設定する。色信号分離
回路２０５での動作はアナログ入力時と同じである。

【００１２】色信号分離回路２０５の出力はそのまま出
力されるとともに、内挿フィルタ２０６に入力されるが
ここでも入力色信号をそのままスルーする様な乗算器の
係数を設定する。内挿フィルタ２０６の出力は減算器２
０７で選択器２０３の出力から減算することで輝度信号
を得ることができる。内挿フィルタ２０６の出力、選択
器２０３の出力共に４ｆｓｃのクロックレートであるた
め、輝度信号も４ｆｓｃのクロックレートである。減算
器２０７の出力は内挿フィルタ２０９に入力され、アナ
ログ入力時の内挿フィルタ２０６と同じく４ｆｓｃレー
トの輝度信号を８ｆｓｃレートの信号に変換する。内挿
フィルタ２０８はアナログ入力時はスルーする。

【００１３】これによりアナログ入力時、デジタル入力
時共に輝度信号出力は８ｆｓｃのクロックレートの信号
となる。こうすることでＤ／Ａ変換後のポストフィルタ
（ＬＰＦ）をアナログ入力時とデジタル入力時で共通と
することができる。

【００１４】

【発明が解決しようとする課題】しかしながら、上記の
ような構成では、間引きフィルタ２０４、内挿フィルタ
２０６、内挿フィルタ２０８と３種類のクロックレート
変換用フィルタが必要であり、回路規模、コストが大き
くなるという欠点があった。

【００１５】本発明は、上記課題に鑑み、アナログ入力
時、デジタル入力時ともに８ｆｓｃのクロックレートの
輝度信号を出力することでＤ／Ａ変換後のポストフィル
タを共有化しつつ、回路規模の増大を防ぐことが出来る
デジタルモニター受像機を提供するものである。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に本発明は、入力したアナログビデオ信号を８倍の色副
搬送波周波数のクロックレートでデジタルビデオ信号に
変換するＡ／Ｄ変換器と、デジタルビデオ信号を入力す
るためのデジタルインターフェース回路と、アナログ入
力時のデジタルビデオ信号を帯域制限し４倍の色副搬送
波周波数のクロックレートに変換する間引きフィルタ
と、前記デジタル入力時のデジタルビデオ信号とアナロ
グ入力時の間引きされたデジタルビデオ信号を選択する
第１の選択器と、前記第１の選択器の出力から色信号を
分離する色信号分離回路と、前記Ａ／Ｄ変換器の出力と
デジタルインターフェース回路の出力を選択する第２の
選択器と、色信号分離回路の出力である色信号とデジタ
ル入力時の輝度信号を選択する第３の選択器と、前記第
３の選択器の出力を８倍の色副搬送波周波数のクロック
レートに変換する内挿フィルタと、前記色信号分離回路
の出力と内挿フィルタの出力を選択する第４の選択器
と、前記第２の選択器の出力から第４の選択器の出力を
減算することで輝度信号を求める減算器と、前記内挿フ
ィルタの出力と減算器の出力を選択する第５の選択器と
を備えた構成としている。

【００１７】上記の構成により、アナログ入力時、デジ
タル入力時ともに８ｆｓｃのクロックレートの輝度信号
を出力することでＤ／Ａ変換後のポストフィルタを共有
化しつつ、回路規模の増大を防ぐことの出来るデジタル
モニター受像機を提供することができる。

【００１８】

【発明の実施の形態】本発明の請求項１に記載の発明
は、アナログ入力時は８ｆｓｃでＡ／Ｄ変換するＡ／Ｄ
変換器と、デジタル入力時は４ｆｓｃのデジタル信号を
入力するＩ／Ｆ回路と、アナログ時は８ｆｓｃから４ｆ
ｓｃにコンポジット信号を変換する間引きフィルタと、
アナログ、デジタル入力時ともに４ｆｓｃのコンポジッ
ト信号から色信号を分離する色信号分離回路と、アナロ
グ入力時は色信号を、デジタル入力時は輝度信号を４ｆ
ｓｃから８ｆｓｃにクロックレートを変換する内挿フィ
ルタと、アナログ入力時は８ｆｓｃのコンポジット信号
から８ｆｓｃに変換された色信号を減算し、デジタル入
力時は４ｆｓｃのコンポジット信号から４ｆｓｃの色信
号を減算することで輝度信号を抽出する減算器を備える
ことを特徴とする。

【００１９】かかる構成により、いかなる入力信号に対
しても８ｆｓｃの輝度信号に変換することで回路規模の
増大を防ぐことが出来る。以下、本発明の実施の形態に
ついて図１を用いて説明する。

【００２０】（実施の形態１）図１は本発明の一実施例
におけるデジタルモニター受像機のブロック構成図を示
す。図１において、１は入力したアナログビデオ信号を
８倍の色副搬送波周波数のクロックレートでデジタルビ
デオ信号に変換するＡ／Ｄ変換器、２はデジタルインタ
ーフェース回路、３はアナログ入力時のデジタルビデオ
信号を帯域制限し４倍の色副搬送波周波数のクロックレ
ートに変換する間引きフィルタ、４は前記デジタル入力
時のデジタルビデオ信号とアナログ入力時の間引きされ
たデジタルビデオ信号を選択する第１の選択器、５は前
記第１の選択器４の出力から色信号を分離する色信号分
離回路、６は前記Ａ／Ｄ変換器１の出力とデジタルイン
ターフェース回路２の出力を選択する第２の選択器、７
は色信号分離回路５の出力である色信号とデジタル入力
時の輝度信号を選択する第３の選択器、８は前記第３の
選択器７の出力を８倍の色副搬送波周波数のクロックレ
ートに変換する内挿フィルタ、９は前記色信号分離回路
５の出力と内挿フィルタ８の出力を選択する第４の選択
器、１０は前記第２の選択器６の出力から第４の選択器
９の出力を減算することで輝度信号を求める減算器、１
１は前記内挿フィルタ８の出力と減算器１０の出力を選
択する第５の選択器である。

【００２１】以上のように構成された本発明のＰＡＬ方
式色復調装置について、以下図１を用いてその動作を説
明する。まずアナログ入力時の動作について説明する。
入力されたアナログビデオ信号はＡ／Ｄ変換器１で８ｆ
ｓｃのクロックに同期してデジタルビデオ化される。８
ｆｓｃクロックレートの信号は間引きフィルタ３で４ｆ
ｓｃのクロックレートの信号に変換されて、選択器４で
選択されて色信号分離回路５に入力され色信号を分離し
て出力する。色信号分離回路５は４ｆｓｃのクロックで
動作している。求められた色信号は選択器７で選択され
て内挿フィルタ８で８ｆｓｃのクロックレートの信号に
変換される。選択器６ではＡ／Ｄ変換器１の出力を選択
し、選択器９では内挿フィルタ８の出力を選択する。減
算器１０で選択器６の出力であるビデオ信号から選択器
９の出力である色信号を減算することで輝度信号を求め
ることができる。選択器１１では減算器１０の出力を選
択する。輝度信号は８ｆｓｃのクロックで動作しかつ、
４ｆｓｃまでの信号成分をもっているため高解像度が実
現できる。

【００２２】次にデジタル入力時の動作を説明する。デ
ジタル入力時はデジタルインターフェース回路２を介し
てデジタルビデオ信号が入力される。選択器４でデジタ
ルインターフェース回路２からのデジタル信号を選択
し、色信号分離回路５に入力して色信号を分離する。デ
ジタルインターフェース回路２への入力は４ｆｓｃのク
ロックレートの信号であり、色信号分離回路５も４ｆｓ
ｃで動作し、色信号出力も４ｆｓｃである。選択器６で
はデジタルインターフェース回路２の出力を選択し、減
算器１０で選択器６の出力であるビデオ信号から色信号
分離回路５の出力である色信号を選択器９を介して減算
することで輝度信号を得る。この輝度信号は４ｆｓｃの
クロックレートであるので選択器７を介して内挿フィル
タ８で８ｆｓｃのクロックレートに変換する。変換され
た輝度信号は２ｆｓｃめでの信号成分しかないが、８ｆ
ｓｃのクロックレートであるため後段Ｄ／Ａ後のポスト
フィルタがアナログ入力時と共有できる。

【００２３】従来の実施例では色信号変換用の内挿フィ
ルタと輝度信号変換用の内挿フィルタの２種類を使用し
ていたが、本実施例によればひとつでよい。これによ
り、アナログ入力時、デジタル入力時ともに８ｆｓｃの
クロックレートの輝度信号を出力することでＤ／Ａ変換
後のポストフィルタを共有化しつつ、回路規模の増大を
防ぐことが出来る。

【００２４】

【発明の効果】以上のように本発明は、入力したアナロ
グビデオ信号を８倍の色副搬送波周波数のクロックレー
トでデジタルビデオ信号に変換するＡ／Ｄ変換器と、デ
ジタルビデオ信号を入力するためのデジタルインターフ
ェース回路と、アナログ入力時のデジタルビデオ信号を
帯域制限し４倍の色副搬送波周波数のクロックレートに
変換する間引きフィルタと、前記デジタル入力時のデジ
タルビデオ信号とアナログ入力時の間引きされたデジタ
ルビデオ信号を選択する第１の選択器と、前記第１の選
択器の出力から色信号を分離する色信号分離回路と、前
記Ａ／Ｄ変換器の出力とデジタルインターフェース回路
の出力を選択する第２の選択器と、色信号分離回路の出
力である色信号とデジタル入力時の輝度信号を選択する
第３の選択器と、前記第３の選択器の出力を８倍の色副
搬送波周波数のクロックレートに変換する内挿フィルタ
と、前記色信号分離回路の出力と内挿フィルタの出力を
選択する第４の選択器と、前記第２の選択器の出力から
第４の選択器の出力を減算することで輝度信号を求める
減算器と、前記内挿フィルタの出力と減算器の出力を選
択する第５の選択器とを備えることで、アナログ入力
時、デジタル入力時ともにＤ／Ａ変換後のポストフィル
タを共有化しつつ、回路規模の増大を防ぐことの出来る
デジタルモニター受像機を提供することがてきる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるデジタルモニター
受像機のブロック構成図

【図２】従来のデジタルモニター受像機のブロック構成
図

【図３】従来の間引きフィルタのブロック構成図

【図４】従来の内挿フィルタのブロック構成図

【符号の説明】

１ Ａ／Ｄ変換器 ２ デジタルインターフェース回路 ３ 間引きフィルタ ４ 第１の選択器 ５ 色信号分離回路 ６ 第２の選択器 ７ 第３の選択器 ８ 内挿フィルタ ９ 第４の選択器 １０ 減算器 １１ 第５の選択器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力したアナログビデオ信号を８倍の色
   副搬送波周波数のクロックレートでデジタルビデオ信号
   に変換するＡ／Ｄ変換器と、デジタルビデオ信号を入力
   するためのデジタルインターフェース回路と、アナログ
   入力時のデジタルビデオ信号を帯域制限し４倍の色副搬
   送波周波数のクロックレートに変換する間引きフィルタ
   と、前記デジタル入力時のデジタルビデオ信号とアナロ
   グ入力時の間引きされたデジタルビデオ信号を選択する
   第１の選択器と、前記第１の選択器の出力から色信号を
   分離する色信号分離回路と、前記Ａ／Ｄ変換器の出力と
   デジタルインターフェース回路の出力を選択する第２の
   選択器と、色信号分離回路の出力である色信号とデジタ
   ル入力時の輝度信号を選択する第３の選択器と、前記第
   ３の選択器の出力を８倍の色副搬送波周波数のクロック
   レートに変換する内挿フィルタと、前記色信号分離回路
   の出力と内挿フィルタの出力を選択する第４の選択器
   と、前記第２の選択器の出力から第４の選択器の出力を
   減算することで輝度信号を求める減算器と、前記内挿フ
   ィルタの出力と減算器の出力を選択する第５の選択器と
   を備えたことを特徴とするデジタルモニター受像機。