JPH089659A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH089659A JPH089659A JP6162826A JP16282694A JPH089659A JP H089659 A JPH089659 A JP H089659A JP 6162826 A JP6162826 A JP 6162826A JP 16282694 A JP16282694 A JP 16282694A JP H089659 A JPH089659 A JP H089659A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- gate
- drive circuit
- offset
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子の誤作動を生じず、確実な
電気負荷の駆動をなす。 【構成】 直列に接続した電界効果トランジスタよりな
るスイッチング素子対１Ａ，１Ｂおよび１Ｃ，１Ｄを、
電源ＶB ，−ＶB 間に互いに並列に接続して、スイッチ
ング素子１Ａ〜１Ｄの接続点間にＥＬ素子３を接続す
る。一方のスイッチング素子対１Ａ，１Ｂの高電圧側に
位置するものと他方のスイッチング素子対１Ｃ，１Ｄの
低電圧側に位置するものとを、カップリングコンデンサ
４１〜４４を介して各スイッチング素子１Ａ〜１Ｄのゲ
ートへ入力する駆動信号Ａ〜Ｄにより導通作動せしめ
て、ＥＬ素子３を駆動する。各スイッチング素子１Ａ〜
１Ｄのゲートとソース間を、互いに逆向きに直列接続し
た一対の定電圧ダイオード６１〜６４，６５〜６８で結
ぶ。
電気負荷の駆動をなす。 【構成】 直列に接続した電界効果トランジスタよりな
るスイッチング素子対１Ａ，１Ｂおよび１Ｃ，１Ｄを、
電源ＶB ，−ＶB 間に互いに並列に接続して、スイッチ
ング素子１Ａ〜１Ｄの接続点間にＥＬ素子３を接続す
る。一方のスイッチング素子対１Ａ，１Ｂの高電圧側に
位置するものと他方のスイッチング素子対１Ｃ，１Ｄの
低電圧側に位置するものとを、カップリングコンデンサ
４１〜４４を介して各スイッチング素子１Ａ〜１Ｄのゲ
ートへ入力する駆動信号Ａ〜Ｄにより導通作動せしめ
て、ＥＬ素子３を駆動する。各スイッチング素子１Ａ〜
１Ｄのゲートとソース間を、互いに逆向きに直列接続し
た一対の定電圧ダイオード６１〜６４，６５〜６８で結
ぶ。
Description
【０００１】
【産業上の利用分野】本発明は負荷駆動回路に関し、特
に容量性のエレクトロルミネッセンス（ＥＬ）素子等を
駆動するのに適した負荷駆動回路に関する。
に容量性のエレクトロルミネッセンス（ＥＬ）素子等を
駆動するのに適した負荷駆動回路に関する。
【０００２】
【従来の技術】ＥＬ素子は硫化亜鉛（ＺｎＳ）等の蛍光
物質中にＭｎ等の発光中心を添加し、高電界による電子
の励起により発光させるもので、発光層を絶縁薄膜で挟
んだ薄膜ＥＬ素子が高輝度の平面ディスプレイとして注
目されている。かかるＥＬ素子に交流電圧を印加し駆動
する回路として、例えば特公昭５２−４５４６６号公報
に記載のものが知られており、これは、バイポーラトラ
ンジスタよりなるスイッチング素子を直列に接続したス
イッチング素子対を、電源間に並列に接続するととも
に、各スイッチング素子の接続点間にＥＬ素子を接続し
た構成としてある。本駆動回路によれば、ＥＬ素子への
交流電圧印加を高速で行うことができ、発光の応答性と
安定性に優れている。
物質中にＭｎ等の発光中心を添加し、高電界による電子
の励起により発光させるもので、発光層を絶縁薄膜で挟
んだ薄膜ＥＬ素子が高輝度の平面ディスプレイとして注
目されている。かかるＥＬ素子に交流電圧を印加し駆動
する回路として、例えば特公昭５２−４５４６６号公報
に記載のものが知られており、これは、バイポーラトラ
ンジスタよりなるスイッチング素子を直列に接続したス
イッチング素子対を、電源間に並列に接続するととも
に、各スイッチング素子の接続点間にＥＬ素子を接続し
た構成としてある。本駆動回路によれば、ＥＬ素子への
交流電圧印加を高速で行うことができ、発光の応答性と
安定性に優れている。
【０００３】ところで、上記公報記載の駆動回路のバイ
ポーラトランジスタに代えて、低消費電力で小型化が可
能な電界効果トランジスタ（ＦＥＴ）を使用するととも
に、ゲート電圧の制御を安価かつ簡易なコンデンサカッ
プリング回路により行ったものが提案されており（例え
ば日刊工業新聞社刊「電子技術」第２７巻第５号１０１
頁）、これを図５に示す。
ポーラトランジスタに代えて、低消費電力で小型化が可
能な電界効果トランジスタ（ＦＥＴ）を使用するととも
に、ゲート電圧の制御を安価かつ簡易なコンデンサカッ
プリング回路により行ったものが提案されており（例え
ば日刊工業新聞社刊「電子技術」第２７巻第５号１０１
頁）、これを図５に示す。
【０００４】図において、電源ＶB （例えば１５０Ｖ、
以下代表的な値を示す），−ＶB （−１５０Ｖ）間に、
直列接続されたＦＥＴよりなるスイッチング素子対１
Ａ，１Ｂおよび１Ｃ，１Ｄが互いに並列に接続されてい
る。スイッチング素子１Ａ，１ＣはｐチャネルＦＥＴで
あり、スイッチング素子１Ｂ，１ＤはｎチャネルＦＥＴ
である。各スイッチング素子１Ａ〜１Ｄはソースが抵抗
２１，２２を介してそれぞれ電源ＶB ，−ＶB に接続さ
れている。この抵抗２１，２２は、配線抵抗、あるいは
電流検出用の抵抗（１０Ω）である。
以下代表的な値を示す），−ＶB （−１５０Ｖ）間に、
直列接続されたＦＥＴよりなるスイッチング素子対１
Ａ，１Ｂおよび１Ｃ，１Ｄが互いに並列に接続されてい
る。スイッチング素子１Ａ，１ＣはｐチャネルＦＥＴで
あり、スイッチング素子１Ｂ，１ＤはｎチャネルＦＥＴ
である。各スイッチング素子１Ａ〜１Ｄはソースが抵抗
２１，２２を介してそれぞれ電源ＶB ，−ＶB に接続さ
れている。この抵抗２１，２２は、配線抵抗、あるいは
電流検出用の抵抗（１０Ω）である。
【０００５】スイッチング素子１Ａ〜１Ｄは電流制限用
抵抗（５１Ω）２３〜２６を介してドレイン間が接続さ
れており、各スイッチング素子対１Ａ，１Ｂおよび１
Ｃ，１Ｄの上記抵抗２３，２４および２５，２６の接続
点間にＥＬ素子３が接続されている。ＥＬ素子３は抵抗
とコンデンサを直列接続した容量性負荷として等価的に
表される。各スイッチング素子１Ａ〜１Ｄのゲートに
は、カップリングコンデンサ（１０ｎＦ）４１〜４４と
バッファ５１〜５４を介して駆動信号Ａ〜Ｄが入力して
おり、また、各ゲートとソース間は定電圧ダイオード
（６．２Ｖ）６１〜６４で結んである。スイッチング素
子１Ａ，１Ｃでは、定電圧ダイオード６１，６３はカソ
ードをソースに向けて、スイッチング素子１Ｂ，１Ｄで
は、アノードをソースに向けて接続されている。
抵抗（５１Ω）２３〜２６を介してドレイン間が接続さ
れており、各スイッチング素子対１Ａ，１Ｂおよび１
Ｃ，１Ｄの上記抵抗２３，２４および２５，２６の接続
点間にＥＬ素子３が接続されている。ＥＬ素子３は抵抗
とコンデンサを直列接続した容量性負荷として等価的に
表される。各スイッチング素子１Ａ〜１Ｄのゲートに
は、カップリングコンデンサ（１０ｎＦ）４１〜４４と
バッファ５１〜５４を介して駆動信号Ａ〜Ｄが入力して
おり、また、各ゲートとソース間は定電圧ダイオード
（６．２Ｖ）６１〜６４で結んである。スイッチング素
子１Ａ，１Ｃでは、定電圧ダイオード６１，６３はカソ
ードをソースに向けて、スイッチング素子１Ｂ，１Ｄで
は、アノードをソースに向けて接続されている。
【０００６】ＥＬ素子の構造を図６に概念的に示し、ガ
ラス基板３１上に薄膜状の対向電極３２、第１絶縁層３
３、発光層３４、第２絶縁層３５、および背面電極３６
を積層したものである。対向電極３２は例えば透明なＩ
ＴＯ膜、第１絶縁層３３および第２絶縁層３５はＳｉＯ
Ｎ膜とＴａ2 Ｏ5 ・Ａｌ2 Ｏ3 膜の積層膜、発光層３４
はＺｎＳ母材中にＭｎをドープした膜、背面電極３６は
ＺｎＯ膜で構成する。そして、対向電極３２と背面電極
３６との間に交流の高電圧（３００Ｖ）を印加し、発光
せしめる。
ラス基板３１上に薄膜状の対向電極３２、第１絶縁層３
３、発光層３４、第２絶縁層３５、および背面電極３６
を積層したものである。対向電極３２は例えば透明なＩ
ＴＯ膜、第１絶縁層３３および第２絶縁層３５はＳｉＯ
Ｎ膜とＴａ2 Ｏ5 ・Ａｌ2 Ｏ3 膜の積層膜、発光層３４
はＺｎＳ母材中にＭｎをドープした膜、背面電極３６は
ＺｎＯ膜で構成する。そして、対向電極３２と背面電極
３６との間に交流の高電圧（３００Ｖ）を印加し、発光
せしめる。
【０００７】かかる駆動回路でＥＬ素子を駆動する場合
の駆動信号Ａ〜Ｄの波形を図７の（１）〜（４）に示
す。図の（５）〜（８）に示す電位Ｅ〜Ｆは、それぞれ
スイッチング素子１Ａ〜１Ｄのゲート電位であり、図の
（９）に示す電位ＩはＥＬ素子３の端子電圧である。時
刻ｔ1 で駆動信号Ａ，Ｂが１２Ｖに立ち上がると、スイ
ッチング素子１Ａではバッファ５１よりカップリングコ
ンデンサ４１、定電圧ダイオード６１、抵抗２１を経て
電源ＶB に向けて瞬間的に電流が流れ、ゲート電位Ｅは
０Ｖになる。これにより、スイッチング素子１Ａは非導
通となる。一方、スイッチング素子１Ｂにおいてもバッ
ファ５２よりカップリングコンデンサ４２、定電圧ダイ
オード６２、抵抗２２を経て電源−ＶB に向けて瞬間的
に電流が流れる結果、ゲート電位Ｆは６．２Ｖになり、
スイッチング素子１Ｂが導通する。この状態でスイッチ
ング素子１Ｃは導通し、スイッチング素子１Ｄは非導通
となっているから、ＥＬ素子３は抵抗２５から抵抗２４
へ向けて充電され、電位Ｉは漸次上昇して３００Ｖとな
る。その後、駆動信号Ｃ，Ｄが立ち上がると、ゲート電
位Ｇが０Ｖ、ゲート電位Ｈが６．２Ｖとなり、スイッチ
ング素子１Ｃが非導通、スイッチング素子１Ｄが導通状
態となるため、ＥＬ素子３は両端が電源−ＶB に接続さ
れて電位Ｉは０Ｖとなる。
の駆動信号Ａ〜Ｄの波形を図７の（１）〜（４）に示
す。図の（５）〜（８）に示す電位Ｅ〜Ｆは、それぞれ
スイッチング素子１Ａ〜１Ｄのゲート電位であり、図の
（９）に示す電位ＩはＥＬ素子３の端子電圧である。時
刻ｔ1 で駆動信号Ａ，Ｂが１２Ｖに立ち上がると、スイ
ッチング素子１Ａではバッファ５１よりカップリングコ
ンデンサ４１、定電圧ダイオード６１、抵抗２１を経て
電源ＶB に向けて瞬間的に電流が流れ、ゲート電位Ｅは
０Ｖになる。これにより、スイッチング素子１Ａは非導
通となる。一方、スイッチング素子１Ｂにおいてもバッ
ファ５２よりカップリングコンデンサ４２、定電圧ダイ
オード６２、抵抗２２を経て電源−ＶB に向けて瞬間的
に電流が流れる結果、ゲート電位Ｆは６．２Ｖになり、
スイッチング素子１Ｂが導通する。この状態でスイッチ
ング素子１Ｃは導通し、スイッチング素子１Ｄは非導通
となっているから、ＥＬ素子３は抵抗２５から抵抗２４
へ向けて充電され、電位Ｉは漸次上昇して３００Ｖとな
る。その後、駆動信号Ｃ，Ｄが立ち上がると、ゲート電
位Ｇが０Ｖ、ゲート電位Ｈが６．２Ｖとなり、スイッチ
ング素子１Ｃが非導通、スイッチング素子１Ｄが導通状
態となるため、ＥＬ素子３は両端が電源−ＶB に接続さ
れて電位Ｉは０Ｖとなる。
【０００８】次に時刻ｔ3 で駆動信号Ａ，Ｂが０Ｖに立
ち下がると、各スイッチング素子１Ａ，１Ｂにおいて、
それぞれ電源ＶB ，−ＶB から抵抗２１，２２、定電圧
ダイオード６１，６２、およびカップリングコンデンサ
４１，４２を経てバッファ５１，５２に向けて電流が流
れ、ゲート電位Ｅ，Ｆがそれぞれ−６．２Ｖ、０Ｖとな
る。この結果、スイッチング素子１Ａが導通し、スイッ
チング素子１Ｂが非導通となって、ＥＬ素子３は抵抗２
３から抵抗２６へ向けて充電され、電位Ｉは漸次下降し
て−３００Ｖとなる。その後、駆動信号Ｃ，Ｄが０Ｖに
立ち下がると、ゲート電位Ｇが−６．２Ｖ、ゲート電位
Ｈが０Ｖとなって、スイッチング素子１Ｃが導通、スイ
ッチング素子１Ｄが非導通となり、ＥＬ素子３は両端が
電源ＶB に接続されて電位Ｉは再び０Ｖとなる。
ち下がると、各スイッチング素子１Ａ，１Ｂにおいて、
それぞれ電源ＶB ，−ＶB から抵抗２１，２２、定電圧
ダイオード６１，６２、およびカップリングコンデンサ
４１，４２を経てバッファ５１，５２に向けて電流が流
れ、ゲート電位Ｅ，Ｆがそれぞれ−６．２Ｖ、０Ｖとな
る。この結果、スイッチング素子１Ａが導通し、スイッ
チング素子１Ｂが非導通となって、ＥＬ素子３は抵抗２
３から抵抗２６へ向けて充電され、電位Ｉは漸次下降し
て−３００Ｖとなる。その後、駆動信号Ｃ，Ｄが０Ｖに
立ち下がると、ゲート電位Ｇが−６．２Ｖ、ゲート電位
Ｈが０Ｖとなって、スイッチング素子１Ｃが導通、スイ
ッチング素子１Ｄが非導通となり、ＥＬ素子３は両端が
電源ＶB に接続されて電位Ｉは再び０Ｖとなる。
【０００９】
【発明が解決しようとする課題】ところで、上記従来の
駆動回路において、ゲート電位Ｅの基準となるスイッチ
ング素子１Ａのソース電位は、時刻ｔ2 まではＥＬ素子
への充電電流が流れることから、抵抗２１の存在により
電源電圧ＶB よりもΔｅだけ低下している。したがっ
て、ＥＬ素子３への電流が停止するとソース電位がこの
分持ち上がり、この結果、電位Ｅは図７の（５）に示す
如くΔｅだけ負側にふれる。このΔｅの値が大きいと、
本来非導通となるべきスイッチング素子１Ａが導通する
不具合を生じる。これと同様のことはゲート電位Ｆ（図
７の（６））についても生じる。すなわち、ＥＬ素子３
への電圧印加が反転する時刻ｔ3 以降に、ＥＬ素子３へ
の充電電流が停止する時刻ｔ4 において、抵抗２２の存
在による電圧の持ち上がりが解消すると、スイッチング
素子１Ｂのゲート電位ＦがΔｆだけ上昇する。このΔｆ
の値が大きいと、本来非導通となるべきスイッチング素
子１Ｂが導通してしまう。ソース電位が変動することに
よる影響は電位Ｇ（図７の（７））および電位Ｈ（図７
の（８））においても現れ、ＥＬ素子３への電流が停止
する時刻ｔ4 ，ｔ2 において、それぞれΔｇ，Δｈだけ
下降ないし上昇し、スイッチング素子１Ｃ，１Ｄの誤作
動を生じるおそれがある。
駆動回路において、ゲート電位Ｅの基準となるスイッチ
ング素子１Ａのソース電位は、時刻ｔ2 まではＥＬ素子
への充電電流が流れることから、抵抗２１の存在により
電源電圧ＶB よりもΔｅだけ低下している。したがっ
て、ＥＬ素子３への電流が停止するとソース電位がこの
分持ち上がり、この結果、電位Ｅは図７の（５）に示す
如くΔｅだけ負側にふれる。このΔｅの値が大きいと、
本来非導通となるべきスイッチング素子１Ａが導通する
不具合を生じる。これと同様のことはゲート電位Ｆ（図
７の（６））についても生じる。すなわち、ＥＬ素子３
への電圧印加が反転する時刻ｔ3 以降に、ＥＬ素子３へ
の充電電流が停止する時刻ｔ4 において、抵抗２２の存
在による電圧の持ち上がりが解消すると、スイッチング
素子１Ｂのゲート電位ＦがΔｆだけ上昇する。このΔｆ
の値が大きいと、本来非導通となるべきスイッチング素
子１Ｂが導通してしまう。ソース電位が変動することに
よる影響は電位Ｇ（図７の（７））および電位Ｈ（図７
の（８））においても現れ、ＥＬ素子３への電流が停止
する時刻ｔ4 ，ｔ2 において、それぞれΔｇ，Δｈだけ
下降ないし上昇し、スイッチング素子１Ｃ，１Ｄの誤作
動を生じるおそれがある。
【００１０】本発明は上記問題点を解決するもので、ス
イッチング素子の誤作動を生じず、確実な電気負荷の駆
動をなし得る負荷駆動回路を提供することを目的とす
る。
イッチング素子の誤作動を生じず、確実な電気負荷の駆
動をなし得る負荷駆動回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】請求項１の構成では、直
列に接続した電界効果トランジスタよりなるスイッチン
グ素子対１Ａ，１Ｂおよび１Ｃ，１Ｄを、電源ＶB ，−
ＶB 間に互いに並列に接続して、スイッチング素子１Ａ
〜１Ｄの接続点間に容量性電気負荷３を接続し、一方の
スイッチング素子対１Ａ，１Ｂの高電圧側に位置するも
のと他方のスイッチング素子対１Ｃ，１Ｄの低電圧側に
位置するものとを、カップリングコンデンサ４１〜４４
を介して各スイッチング素子１Ａ〜１Ｄのゲートへ入力
する駆動信号Ａ〜Ｄにより導通作動せしめて、上記電気
負荷３を駆動する負荷駆動回路において、各スイッチン
グ素子１Ａ〜１Ｄのゲートとソース間に、正負いずれの
側においても所定のオフセット電圧を付与するオフセッ
ト付与回路６１〜６４，６５〜６８を設けたものであ
る。請求項２の構成では、上記オフセット付与回路を、
互いに逆向きに直列接続した一対の定電圧ダイオード６
１〜６４，６５〜６８で構成する。請求項３の構成で
は、上記各スイッチング素子１Ａ〜１Ｄのゲートとソー
ス間を、上記オフセット付与回路６１〜６４，６５〜６
８と並列に、所定抵抗値の抵抗素子７１〜７４で結んで
ある。
列に接続した電界効果トランジスタよりなるスイッチン
グ素子対１Ａ，１Ｂおよび１Ｃ，１Ｄを、電源ＶB ，−
ＶB 間に互いに並列に接続して、スイッチング素子１Ａ
〜１Ｄの接続点間に容量性電気負荷３を接続し、一方の
スイッチング素子対１Ａ，１Ｂの高電圧側に位置するも
のと他方のスイッチング素子対１Ｃ，１Ｄの低電圧側に
位置するものとを、カップリングコンデンサ４１〜４４
を介して各スイッチング素子１Ａ〜１Ｄのゲートへ入力
する駆動信号Ａ〜Ｄにより導通作動せしめて、上記電気
負荷３を駆動する負荷駆動回路において、各スイッチン
グ素子１Ａ〜１Ｄのゲートとソース間に、正負いずれの
側においても所定のオフセット電圧を付与するオフセッ
ト付与回路６１〜６４，６５〜６８を設けたものであ
る。請求項２の構成では、上記オフセット付与回路を、
互いに逆向きに直列接続した一対の定電圧ダイオード６
１〜６４，６５〜６８で構成する。請求項３の構成で
は、上記各スイッチング素子１Ａ〜１Ｄのゲートとソー
ス間を、上記オフセット付与回路６１〜６４，６５〜６
８と並列に、所定抵抗値の抵抗素子７１〜７４で結んで
ある。
【００１２】
【作用】請求項１の構成において、各スイッチング素子
のゲートとソース間をオフセット付与回路で結んだか
ら、ゲート電位はスイッチング素子の導通、非導通いず
れの場合にもスイッチング作動初期にソース電位に対し
て所定値だけ正側ないし負側へオフセットせしめられ
る。したがって、容量性電気負荷への充電電流の解消に
よりソース電位が変動しても、ゲート電位の正負が反転
することはなく、スイッチング素子の作動状態が安定に
維持される。
のゲートとソース間をオフセット付与回路で結んだか
ら、ゲート電位はスイッチング素子の導通、非導通いず
れの場合にもスイッチング作動初期にソース電位に対し
て所定値だけ正側ないし負側へオフセットせしめられ
る。したがって、容量性電気負荷への充電電流の解消に
よりソース電位が変動しても、ゲート電位の正負が反転
することはなく、スイッチング素子の作動状態が安定に
維持される。
【００１３】請求項２の構成においては、上記オフセッ
ト付与回路を簡易に実現することができる。
ト付与回路を簡易に実現することができる。
【００１４】請求項３の構成においては、各スイッチン
グ素子のゲートとソースが抵抗素子で結ばれているか
ら、駆動回路の作動を停止した場合には、各ゲート電位
は漸次０Ｖに収束せしめられ、スイッチング素子の作動
が不安定になることが避けられる。
グ素子のゲートとソースが抵抗素子で結ばれているか
ら、駆動回路の作動を停止した場合には、各ゲート電位
は漸次０Ｖに収束せしめられ、スイッチング素子の作動
が不安定になることが避けられる。
【００１５】
【実施例】図１には本発明の負荷駆動回路の一例を示
す。基本構成は既に説明した従来回路と同一であり、同
一回路素子には同一符号を付してある。以下、従来との
相違点を中心に説明する。
す。基本構成は既に説明した従来回路と同一であり、同
一回路素子には同一符号を付してある。以下、従来との
相違点を中心に説明する。
【００１６】図において、各スイッチング素子１Ａ〜１
Ｄのゲートとソースの間には、従来の定電圧ダイオード
６１〜６４に加えて、アノードをこれら定電圧ダイオー
ド６１〜６４のアノードと結んで直列に同一電圧値の定
電圧ダイオード６５〜６８が設けてある。また、これら
直列接続した定電圧ダイオード６１〜６４，６５〜６８
に並列に、ゲートとソースを結んで抵抗７１〜７４が設
けてある。
Ｄのゲートとソースの間には、従来の定電圧ダイオード
６１〜６４に加えて、アノードをこれら定電圧ダイオー
ド６１〜６４のアノードと結んで直列に同一電圧値の定
電圧ダイオード６５〜６８が設けてある。また、これら
直列接続した定電圧ダイオード６１〜６４，６５〜６８
に並列に、ゲートとソースを結んで抵抗７１〜７４が設
けてある。
【００１７】かかる駆動回路の作動タイムチャートを図
２に示す。従来回路の作動を示す既述の図７と比較する
と判るように、定電圧ダイオード６５〜６８を新たに設
けたことにより、スイッチング素子１Ａ，１Ｃの非導通
時のゲート電位Ｅ，Ｇ（図２の（５），（７））は０Ｖ
から６．２Ｖへオフセットされ、また、スイッチング素
子１Ｂ，１Ｄの非導通時のゲート電位Ｆ，Ｈ（図２の
（６），（８））は０Ｖから−６．２Ｖへオフセットし
ている。したがって、既に説明したＥＬ素子３への充電
の終了に伴うソース電位の変動により、ゲート電位Ｅ，
ＧがそれぞれΔｅ、Δｇだけ低下しても、スイッチング
素子１Ａ，１Ｃの作動状態が非導通から導通へと反転す
ることはない。同様に、ゲート電位Ｆ，ＨがそれぞれΔ
ｆ，Δｈだけ上昇しても、スイッチング素子１Ｂ，１Ｄ
の作動状態が非導通から導通へと反転することはない。
かくして、確実なスイッチング素子の作動が保証され
る。
２に示す。従来回路の作動を示す既述の図７と比較する
と判るように、定電圧ダイオード６５〜６８を新たに設
けたことにより、スイッチング素子１Ａ，１Ｃの非導通
時のゲート電位Ｅ，Ｇ（図２の（５），（７））は０Ｖ
から６．２Ｖへオフセットされ、また、スイッチング素
子１Ｂ，１Ｄの非導通時のゲート電位Ｆ，Ｈ（図２の
（６），（８））は０Ｖから−６．２Ｖへオフセットし
ている。したがって、既に説明したＥＬ素子３への充電
の終了に伴うソース電位の変動により、ゲート電位Ｅ，
ＧがそれぞれΔｅ、Δｇだけ低下しても、スイッチング
素子１Ａ，１Ｃの作動状態が非導通から導通へと反転す
ることはない。同様に、ゲート電位Ｆ，ＨがそれぞれΔ
ｆ，Δｈだけ上昇しても、スイッチング素子１Ｂ，１Ｄ
の作動状態が非導通から導通へと反転することはない。
かくして、確実なスイッチング素子の作動が保証され
る。
【００１８】ところで、電流検出抵抗２１，２２により
検出された電流が異常値を示した場合には、異常電流判
定回路（図３）は駆動信号Ａ〜Ｄを図４の（１）〜
（４）に示すように設定して、スイッチング素子１Ａ〜
１Ｄを全て非導通状態とする。この状態では全てのスイ
ッチング素子１Ａ〜１Ｄでそのゲートがハイインピーダ
ンスとなり、定電圧ダイオード６１〜６４，６５〜６
８、カップリングコンデンサ４１〜４３、ゲート・ソー
ス、ゲート・ドレイン等のリーク電流によりゲート電位
Ｅ〜Ｈが不安定になり、スイッチング素子１Ａ〜１Ｄの
誤動作を生じることがある。ここにおいて本発明では、
スイッチング素子１Ａ〜１Ｄのゲート・ソース間を短絡
する抵抗７１〜７４を設けたことにより、例えばゲート
電位Ｆは６．２Ｖから漸次０Ｖに収束して（図４の
（５））、リーク電流による電位不安定が解消される。
これは他の全てのスイッチング素子１Ａ，１Ｃ，１Ｄの
ゲート電位Ｅ，Ｇ，Ｈについても同様である。なお、上
記各抵抗７１〜７４の抵抗値Ｒは、駆動回路の動作周波
数をｆ（Ｈｚ）、カップリングコンデンサ４１〜４３の
容量をＣ（Ｆ）として、Ｒ≧１／（２・ｆ・Ｃ）とす
る。これは、動作周期内でカップリングコンデンサ４１
〜４３の電荷を放電しないための条件である。また、抵
抗値Ｒの上限は、リーク電流の影響を受けない程度の大
きさとする。
検出された電流が異常値を示した場合には、異常電流判
定回路（図３）は駆動信号Ａ〜Ｄを図４の（１）〜
（４）に示すように設定して、スイッチング素子１Ａ〜
１Ｄを全て非導通状態とする。この状態では全てのスイ
ッチング素子１Ａ〜１Ｄでそのゲートがハイインピーダ
ンスとなり、定電圧ダイオード６１〜６４，６５〜６
８、カップリングコンデンサ４１〜４３、ゲート・ソー
ス、ゲート・ドレイン等のリーク電流によりゲート電位
Ｅ〜Ｈが不安定になり、スイッチング素子１Ａ〜１Ｄの
誤動作を生じることがある。ここにおいて本発明では、
スイッチング素子１Ａ〜１Ｄのゲート・ソース間を短絡
する抵抗７１〜７４を設けたことにより、例えばゲート
電位Ｆは６．２Ｖから漸次０Ｖに収束して（図４の
（５））、リーク電流による電位不安定が解消される。
これは他の全てのスイッチング素子１Ａ，１Ｃ，１Ｄの
ゲート電位Ｅ，Ｇ，Ｈについても同様である。なお、上
記各抵抗７１〜７４の抵抗値Ｒは、駆動回路の動作周波
数をｆ（Ｈｚ）、カップリングコンデンサ４１〜４３の
容量をＣ（Ｆ）として、Ｒ≧１／（２・ｆ・Ｃ）とす
る。これは、動作周期内でカップリングコンデンサ４１
〜４３の電荷を放電しないための条件である。また、抵
抗値Ｒの上限は、リーク電流の影響を受けない程度の大
きさとする。
【００１９】上記実施例では駆動信号Ａ，ＢおよびＣ，
Ｄを同時に立ち上げ、ないし立ち下げたが、時間をずら
して変化させるようにしても良い。電源ＶB ，−ＶB と
して１５０Ｖ，−１５０Ｖとしたが、３００Ｖ，０Ｖ、
あるいは０Ｖ，−３００Ｖ等としても良い。また、ピー
ク電流制限抵抗２３〜２６は特には必要としない。
Ｄを同時に立ち上げ、ないし立ち下げたが、時間をずら
して変化させるようにしても良い。電源ＶB ，−ＶB と
して１５０Ｖ，−１５０Ｖとしたが、３００Ｖ，０Ｖ、
あるいは０Ｖ，−３００Ｖ等としても良い。また、ピー
ク電流制限抵抗２３〜２６は特には必要としない。
【００２０】
【発明の効果】以上の如く、本発明の負荷駆動回路によ
れば、ＦＥＴを使用したスイッチング素子のゲート電位
の変動を防止して、確実な負荷駆動を保証することがで
きる。
れば、ＦＥＴを使用したスイッチング素子のゲート電位
の変動を防止して、確実な負荷駆動を保証することがで
きる。
【図１】本発明の一実施例を示す負荷駆動回路の回路図
である。
である。
【図２】負荷駆動回路の各種信号、ゲート電位のタイム
チャートである。
チャートである。
【図３】異常電流検出のブロック構成図である。
【図４】異常電流検出時の各種信号、ゲート電位のタイ
ムチャートである。
ムチャートである。
【図５】従来の負荷駆動回路の回路図である。
【図６】ＥＬ素子の概略断面図である。
【図７】従来の負荷駆動回路の各種信号、ゲート電位の
タイムチャートである。
タイムチャートである。
１Ａ，１Ｂ，１Ｃ，１Ｄ スイッチング素子 ３ 電気負荷 ４１，４２，４３，４４ カップリングコンデンサ ６１，６２，６３，６４，６５，６６，６７，６８ 定
電圧ダイオード（オフセット付与回路） ７１，７２，７３，７４ 抵抗（抵抗素子）
電圧ダイオード（オフセット付与回路） ７１，７２，７３，７４ 抵抗（抵抗素子）
Claims (3)
- 【請求項１】 直列に接続した電界効果トランジスタよ
りなるスイッチング素子対を、電源間に互いに並列に接
続して、スイッチング素子の接続点間に容量性電気負荷
を接続し、一方のスイッチング素子対の高電圧側に位置
するものと他方のスイッチング素子対の低電圧側に位置
するものとを、カップリングコンデンサを介して各スイ
ッチング素子のゲートへ入力する駆動信号により導通作
動せしめて、上記電気負荷を駆動する負荷駆動回路にお
いて、各スイッチング素子のゲートとソース間に、正負
いずれの側においても所定のオフセット電圧を付与する
オフセット付与回路を設けたことを特徴とする負荷駆動
回路。 - 【請求項２】 上記オフセット付与回路を、互いに逆向
きに直列接続した一対の定電圧ダイオードで構成した請
求項１記載の負荷駆動回路。 - 【請求項３】 上記各スイッチング素子のゲートとソー
ス間を、上記オフセット付与回路と並列に、所定抵抗値
の抵抗素子で結んだ請求項１または２記載の負荷駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16282694A JP3379224B2 (ja) | 1994-06-20 | 1994-06-20 | 負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16282694A JP3379224B2 (ja) | 1994-06-20 | 1994-06-20 | 負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089659A true JPH089659A (ja) | 1996-01-12 |
| JP3379224B2 JP3379224B2 (ja) | 2003-02-24 |
Family
ID=15761974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16282694A Expired - Lifetime JP3379224B2 (ja) | 1994-06-20 | 1994-06-20 | 負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3379224B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028701A (ja) * | 2005-07-12 | 2007-02-01 | Shimada Phys & Chem Ind Co Ltd | Ｆｅｔモジュールおよび誘導加熱用インバータ |
| JP2011244615A (ja) * | 2010-05-19 | 2011-12-01 | Sanken Electric Co Ltd | 駆動回路 |
| US9762119B2 (en) | 2015-03-27 | 2017-09-12 | Samsung Electronics Co., Ltd. | Switch driving circuit, and power factor correction circuit having the same |
-
1994
- 1994-06-20 JP JP16282694A patent/JP3379224B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028701A (ja) * | 2005-07-12 | 2007-02-01 | Shimada Phys & Chem Ind Co Ltd | Ｆｅｔモジュールおよび誘導加熱用インバータ |
| JP2011244615A (ja) * | 2010-05-19 | 2011-12-01 | Sanken Electric Co Ltd | 駆動回路 |
| US9762119B2 (en) | 2015-03-27 | 2017-09-12 | Samsung Electronics Co., Ltd. | Switch driving circuit, and power factor correction circuit having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3379224B2 (ja) | 2003-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452576B1 (en) | Organic electroluminescent display device | |
| JPH0758635B2 (ja) | Ｅｌ駆動回路 | |
| KR100458037B1 (ko) | 일렉트로루미네슨스표시장치및표시장치의구동회로 | |
| JP3137095B2 (ja) | 定電流駆動回路 | |
| JP2009527894A (ja) | Ｌｅｄを変調するための回路配置及びｌｅｄの動作方法 | |
| JP2009527894A5 (ja) | ||
| US6005350A (en) | Electroluminescent driving apparatus with photodetector | |
| JP3379224B2 (ja) | 負荷駆動回路 | |
| US6867755B2 (en) | Device and method for driving EL device | |
| JPS599067B2 (ja) | 薄膜エレクトロルミネツセンスパネルの消去回路 | |
| KR100876490B1 (ko) | Ｄｃ 바이어스 없이 ｅｌ 패널을 구동시키는 장치 | |
| JP3236236B2 (ja) | Ｅｌ表示装置及び表示装置の駆動回路 | |
| US6297597B1 (en) | EL driver with low side current mirrors | |
| JP3815710B2 (ja) | Ｅｌ素子の駆動装置 | |
| JP2003059650A (ja) | 有機エレクトロルミネッセンス素子の駆動回路 | |
| JP3181387B2 (ja) | 容量性負荷用高耐圧駆動回路 | |
| JPH0422368Y2 (ja) | ||
| JP2729077B2 (ja) | Ｅｌ点灯回路 | |
| JPH02213089A (ja) | 薄膜ｅｌ素子の構造 | |
| JPS61153995A (ja) | Ｅｌ素子の駆動回路 | |
| JP2003302925A (ja) | 表示素子駆動回路 | |
| WO2022084587A1 (en) | Nfet half bridge circuit, and arrangement and use related to nfet half bridge circuit | |
| JPH0444444B2 (ja) | ||
| JPS6091594A (ja) | Ｅｌの点灯回路 | |
| JP2005011547A (ja) | 容量性負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131213 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |