JP3236236B2 - Ｅｌ表示装置及び表示装置の駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス（以下、ＥＬと略記する。）素子の駆動回路及
び該駆動回路を用いたＥＬ表示装置に関し、特に、昇圧
コイル等と半導体集積回路装置とを組み合わせた表示装
置に関する。

【０００２】

【従来の技術】近年、腕時計の文字盤や携帯情報機器の
表示板には、バックライト用又は文字等の表示用として
ＥＬ素子を用いたＥＬ表示装置が用いられるようになっ
てきている。

【０００３】以下、従来のＥＬ表示装置を図面に基づい
て説明する。

【０００４】図１０は従来のＥＬ素子の駆動回路を用い
たＥＬ表示装置を示す回路図である。図１０において、
５１は表示板を発光させるＥＬ素子、５２は直流電圧
源、５３は直流電圧源５２を昇圧してＥＬ素子５１に印
加する印加電圧を生成するコイル、５４はコイル５３に
対して逆方向の電圧が印加されるのを阻止するためのダ
イオードである。半導体基板上に集積化される領域１０
０において、５５はソース電極が接地されたＮチャンネ
ル型ＭＯＳよりなる昇圧トランジスタ、５６はその出力
端が昇圧トランジスタ５５のゲート電極に接続され、該
昇圧トランジスタ５５のスイッチング周波数を決める発
振回路、５７はＥＬ素子５１に対する印加電圧の極性を
反転させて交流信号を生成する際の該交流信号の周波数
を決める分周回路、６０はＥＬ素子５１に対する印加電
圧の極性を反転させて該交流信号を生成するスイッチン
グ回路である。

【０００５】スイッチング回路６０は、ドレイン電極が
ダイオード５４のカソードに互いに接続され、各ソース
電極が第１の出力端子Ｘ又は第２の出力端子Ｙにそれぞ
れ接続され、ＥＬ素子５１の印加電圧の極性を反転させ
るスイッチである第１のＮチャンネル型ＭＯＳトランジ
スタ６１及び第２のＮチャンネル型ＭＯＳトランジスタ
６２と、ソース電極が接地され、ドレイン電極が第１の
Ｎチャンネル型ＭＯＳトランジスタ６１のソース電極に
接続され、ゲート電極が第２のＮチャンネル型ＭＯＳト
ランジスタ６２のゲート電極と共通に接続されている第
３のＮチャンネル型ＭＯＳトランジスタ６３と、ソース
電極が接地され、ドレイン電極が第２のＮチャンネル型
ＭＯＳトランジスタ６２のソース電極に接続され、ゲー
ト電極が第１のＮチャンネル型ＭＯＳトランジスタ６１
のゲート電極と共通に接続されている第４のＮチャンネ
ル型ＭＯＳトランジスタ６４と、第１及び第３のＮチャ
ンネル型ＭＯＳトランジスタ６１，６３のゲート電極に
それぞれ印加される信号と、第２及び第４のＮチャンネ
ル型ＭＯＳトランジスタ６２，６４のゲート電極にそれ
ぞれ印加される信号との極性を互いに反転させる反転器
６５とから構成されている。

【０００６】なお、図１０において、Ｎチャンネル型Ｍ
ＯＳトランジスタ６１等を表わす記号に付加されている
矢印はソース電極を表わしており、他の図面においても
同様の矢印を付加している。

【０００７】以下、前記のように構成されたＥＬ表示装
置の動作を説明する。図１０に示すように、昇圧トラン
ジスタ５５のゲート電極に印加されるゲート電圧Ｖ５６
の周波数は発振回路５６により決定され、該ゲート電圧
Ｖ５６の時間変化を図１１に示す。図１１において、Ｔ
はゲート電圧Ｖ５６の周期を示し、Ｖ６５は発振回路５
６の発振周波数と分周回路５７の分周比とにより決定さ
れる反転器６５の出力電圧を示す。ここで、出力電圧Ｖ
６５の周波数は４００Ｈｚ程度である。このとき、分周
回路５７の分周比を例えば１／１６に設定したすると、
出力電圧Ｖ６５の周期は１６Ｔとなる。図１１に示すｔ
＝０〜８Ｔの期間（図中の期間ａ）において、出力電圧
Ｖ６５はローレベルであるため、第２及び第３のＮチャ
ンネルＭＯＳ型トランジスタ６２，６３はオフとなり、
第１及び第４のＮチャンネルＭＯＳ型トランジスタ６
１，６４はオンとなる。このとき、ＥＬ素子５１への第
２の出力端子ＹがＧＮＤとなり、第１の出力端子Ｘがコ
イル５３と昇圧トランジスタ５５とにより、例えば、５
０〜８０Ｖ程度にまで昇圧される。

【０００８】図１１に示すＶ５１は、第２の出力端子Ｙ
を基準とした場合のＥＬ素子５１に対する印加電圧を示
す。ｔ＝８Ｔ〜１６Ｔの期間（図中の期間ｂ）におい
て、反転器６５の出力電圧Ｖ６５はハイレベルであるた
め、第２及び第３のＮチャンネルＭＯＳ型トランジスタ
６２，６３はオンとなり、第１及び第４のＮチャンネル
ＭＯＳ型トランジスタ６１，６４はオフとなる。このと
き、ＥＬ素子５１の印加電圧Ｖ５１は第３のＮチャンネ
ルＭＯＳ型トランジスタ６３のドレイン・ソース導電路
を介して放電され、期間ａとは逆に、ＥＬ素子５１への
第１の出力端子ＸがＧＮＤとなり、第２の出力端子Ｙが
昇圧されることになる。

【０００９】このように、従来のＥＬ表示装置は、発振
回路５６と分周回路５７とを用いて決定される周期によ
り、ＥＬ素子５１に対する印加電圧を昇圧し、且つ、極
性を反転させるＥＬ駆動回路により構成されている。

【００１０】

【発明が解決しようとする課題】しかしながら、前記従
来のＥＬ表示装置の駆動回路は、ＥＬ素子に対する印加
電圧の極性を所定周期（＝８Ｔ）で反転しているため、
以下に示す３点の問題を有している。

【００１１】まず、第１に、表示装置に複数のＥＬ素子
を用いる場合には、各ＥＬ素子の容量のばらつきに伴っ
て各ＥＬ素子の印加電圧が変動するため、表示装置全体
の輝度にむらが生じるという問題を有している。この従
来の輝度むらを図面に基づいて説明する。図１２は従来
のＥＬ素子自体の容量のばらつきに伴うＥＬ素子の印加
電圧の変動を表わしている。図１２において、実線はＥ
Ｌ素子の容量値が相対的に小さい場合のＥＬ素子に対す
る印加電圧を示し、破線はＥＬ素子の容量値が相対的に
大きい場合のＥＬ素子に対する印加電圧を示している。
図１２に示すように、従来の駆動回路によると、複数の
ＥＬ素子を用いて構成される表示装置において、各ＥＬ
素子の容量のばらつきに伴って、ＥＬ素子に対する印加
電圧が±２０％程度ばらつくため、各ＥＬ素子の輝度が
同一でなくなるので、装置の表示面全体に輝度むらが生
じることになる。

【００１２】第２に、ＥＬ素子を交換する場合やＥＬ素
子の接続が何らかの理由で外れた場合には、トランジス
タの容量よりも圧倒的に大きな容量が失われ、容量と電
圧とは反比例するため、トランジスタのドレイン電圧が
該トランジスタの耐圧を越える程に上昇するので、該ト
ランジスタが破壊してしまうという問題を有している。
すなわち、ＥＬ素子の交換時又はＥＬ素子の接続が何ら
かの原因で外れた場合には、図１０に示す駆動回路の負
荷として、スイッチング回路６０における第１〜第４の
Ｎチャンネル型ＭＯＳトランジスタ６１〜６４のドレイ
ン電極の容量のみとなり、該容量値が数ｐＦ〜数１０ｐ
Ｆであって、ＥＬ素子５１の１０００ｐＦ以上の容量値
と比べると極端に小さいので、コイル５３によって昇圧
される印加電圧により各Ｎチャンネル型ＭＯＳトランジ
スタ６１〜６４のドレイン電圧がそのドレイン耐圧以上
にまで昇圧されることになる。

【００１３】第３に、図１２に示すように、ＥＬ素子に
対する印加電圧の波形は、極性の切り替え時に昇圧電圧
から０Ｖまでの立ち下がり部分が急峻となっている。従
って、極性が切り替わる周波数が４００Ｈｚ付近である
ため、この印加電圧の波形の急峻な立ち下がり部分がＥ
Ｌ素子に振動を与え、ノイズを発生させるという問題を
有している。殊に、使用時にノイズが発生すると不具合
な携帯電話等の移動体通信機器やその他の電子装置にお
いて、ＥＬ素子の振動音の低減が望まれており、ＥＬ素
子に対する印加電圧の波形の改善が不可欠となってい
る。

【００１４】本発明は、ＥＬ素子の輝度むらを低減する
ことを第１の目的とし、ＥＬ素子の接続が解放状態にお
かれた場合における内部のトランジスタ等の素子の破壊
を防止することを第２の目的とし、ＥＬ素子が発する振
動によるノイズを低減することを第３の目的とする。

【００１５】

【課題を解決するための手段】前記第１又は第２の目的
を達成するため、請求項１の発明は、ＥＬ表示装置を、
パルス信号に応じて電源電圧を昇圧して昇圧信号を生成
する昇圧信号生成手段と、前記昇圧信号が入力される
と、第１の出力信号を出力すると共に、前記昇圧信号の
極性を反転させて第２の出力信号を出力するスイッチン
グ手段と、前記スイッチング手段の出力側に接続された
ＥＬ素子と、前記スイッチング手段から第１の出力信号
の入力を受け、入力された第１の出力信号の所定電圧に
基づいて前記スイッチング手段に制御信号を出力するこ
とにより、前記スイッチング手段の第２の出力信号の極
性を反転させる電圧検出回路とを備えている構成とする
ものである。

【００１６】請求項１の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング手段には、電圧検出手
段が接続されており、該電圧検出手段はスイッチング手
段からの第１の出力信号を受け、該第１の出力信号の所
定電圧に基づいてスイッチング手段を制御するため、ス
イッチング手段の第２の出力信号の極性が時間に依らず
所定電圧に達した時点で反転されるので、ＥＬ素子駆動
用の印加電圧の大きさのばらつきが抑制される。

【００１７】請求項２の発明は、請求項１の構成に、前
記昇圧信号生成手段は、コイルとダイオードとが接続部
において直列に接続されてなる直列回路と、主電極が前
記直列回路の接続部に接続され、制御電極が前記パルス
信号の入力を受ける昇圧トランジスタとからなる構成を
付加するものである。

【００１８】請求項３の発明は、請求項１の構成に、前
記昇圧信号生成手段に前記パルス信号を出力する発振回
路をさらに備えており、前記スイッチング手段はトラン
ジスタを有しており、前記昇圧信号生成手段は、カソー
ドが前記スイッチング手段のトランジスタの主電極に接
続されたダイオードと、一端が電圧源に接続されている
と共に他端が前記ダイオードのアノードと接続部におい
て接続されたコイルとからなる直列回路と、主電極が前
記直列回路の接続部に接続され、制御電極が前記パルス
信号を受ける昇圧トランジスタとを有し、前記電圧検出
回路が出力する制御信号は前記スイッチング手段のトラ
ンジスタの制御電極に入力される構成を付加するもので
ある。

【００１９】第３の目的を達成するため、請求項４の発
明は、請求項１〜３の構成に、前記スイッチング手段の
第２の出力信号は、その出力波形が鈍化されている構成
を付加するものである。

【００２０】請求項４の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング手段の第２の出力信号
は、その出力波形が鈍化されているため、印加電圧の急
峻な立ち下がりがなだらかになる。

【００２１】第３の目的を達成するため、請求項５の発
明は、請求項１〜３の構成に、前記スイッチング手段と
前記ＥＬ素子との間に直列に接続され、前記スイッチン
グ手段から放電される電荷の放電時間を遅延させる抵抗
器をさらに備えている構成を付加するものである。

【００２２】請求項５の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング手段は、スイッチング
手段とＥＬ素子との間に直列に接続された抵抗器を介し
てＥＬ素子に充電された電荷を放電するため、その放電
時の出力波形が抵抗器の抵抗成分により遅延が生じて鈍
化するので、印加電圧の急峻な立ち下がりがなだらかに
なる。

【００２３】前記第１又は第２の目的を達成するため、
請求項６の発明は、表示装置の駆動回路を、ドレイン電
極同士が互いに接続された第１のＮチャンネル型ＭＯＳ
トランジスタ及び第２のＮチャンネル型ＭＯＳトランジ
スタと、ソース電極が接地され、ドレイン電極が前記第
１のＮチャンネルＭＯＳ型トランジスタのソース電極と
接続され、ゲート電極が前記第２のＮチャンネル型ＭＯ
Ｓトランジスタのゲート電極と接続された第３のＮチャ
ンネル型ＭＯＳトランジスタと、ソース電極が接地さ
れ、ドレイン電極が前記第２のＮチャンネル型ＭＯＳト
ランジスタのソース電極と接続され、ゲート電極が前記
第１のＮチャンネル型ＭＯＳトランジスタのゲート電極
と接続された第４のＮチャンネル型ＭＯＳトランジスタ
と、前記第３のＮチャンネル型ＭＯＳトランジスタのド
レイン電極に接続された第１の出力端子と、前記第４の
Ｎチャンネル型ＭＯＳトランジスタのドレイン電極に接
続された第２の出力端子とを有するスイッチング回路
と、前記スイッチング回路の第１の出力端子及び第２の
出力端子からの出力信号の入力を受け、前記スイッチン
グ回路における前記第１及び第４のＮチャンネル型ＭＯ
Ｓトランジスタの共通のゲート電極と前記第２及び第３
のＮチャンネル型ＭＯＳトランジスタの共通のゲート電
極とに互いに逆相の制御信号を送出する電圧検出回路と
を備えている構成とするものである。

【００２４】請求項６の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング回路には、該スイッチ
ング回路の出力信号を受け、該スイッチング回路に制御
信号を出力する電圧検出回路が接続されているため、ス
イッチング回路の出力信号の極性が時間に依らず該スイ
ッチング回路の出力信号に基づいて反転されるので、Ｅ
Ｌ素子駆動用の交流電圧の大きさのばらつきが抑制され
る。

【００２５】請求項７の発明は、請求項６の構成に、前
記電圧検出回路において、前記スイッチング回路の出力
信号が所定電圧を超えたときに、前記制御信号の電圧極
性が反転される構成を付加するものである。

【００２６】第３の目的を達成するため、請求項８の発
明は、請求項６又は７の構成に、前記スイッチング回路
の出力信号は、その出力波形が鈍化されている構成を付
加するものである。

【００２７】請求項８の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング回路の出力信号は、そ
の出力波形が鈍化されているため、印加電圧の急峻な立
ち下がりがなだらかになる。

【００２８】第３の目的を達成するため、請求項９の発
明は、請求項６又は７の構成に、前記スイッチング回路
と前記第１及び第２の出力端子のうちの少なくとも一方
との間に直列に接続され、前記スイッチング回路から放
電される電荷の放電時間を遅延させる抵抗器をさらに備
えている構成を付加するものである。

【００２９】請求項９の構成により、ＥＬ素子駆動用の
交流信号を生成するスイッチング回路は、スイッチング
回路とＥＬ素子との間に直列に接続された抵抗器を介し
て放電されるため、その放電時の出力波形が抵抗器の抵
抗成分により遅延が生じて鈍化するので、印加電圧の急
峻な立ち下がりがなだらかになる。

【００３０】

【発明の実施の形態】本発明の第１の実施形態を図面を
参照しながら説明する。

【００３１】図１は本発明の第１の実施形態に係るＥＬ
駆動回路を用いたＥＬ表示装置を示す回路図である。図
１において、１は表示板を発光させるＥＬ素子、２は直
流電圧源、１０は直流電圧源２を昇圧してＥＬ素子１に
印加する印加電圧を生成する昇圧信号生成手段としての
昇圧回路、２０はＥＬ素子１に対する印加電圧の極性を
反転させて交流信号を生成するスイッチング手段として
のスイッチング回路、３０は半導体基板上に集積化され
る領域を示している。

【００３２】昇圧回路１０は、一端が直流電圧源２に接
続されたコイルと、アノードがコイル１１の他端に接続
され、カソードがスイッチング回路２０に接続され、コ
イル１１に対して逆方向の電圧が印加されるのを阻止す
るためのダイオード１２と、ソース電極が接地され、主
電極としてのドレイン電極がコイル１１とダイオード１
２の共通接続部に接続されたＮチャンネル型ＭＯＳより
なる昇圧トランジスタ１３とから構成されている。

【００３３】６は出力側が昇圧トランジスタ１３の制御
電極としてのゲート電極に接続され、入力側が直流電圧
源２に接続され、昇圧トランジスタ１３のスイッチング
周波数を決める発振回路であり、７は一方の入力端が直
流電圧源２に接続され、他方の入力端がＥＬ素子１接続
用の第１の出力端子Ｘ及び第２の出力端子Ｙに接続さ
れ、出力端がスイッチング回路２０に接続され、ＥＬ素
子１に対する印加電圧の極性を反転させる第１の出力信
号としての所定電圧を検出する電圧検出回路である。

【００３４】スイッチング回路２０は、ドレイン電極が
昇圧回路１０におけるダイオード１２のカソードに互い
に接続され、各ソース電極が第１の出力端子Ｘ又は第２
の出力端子Ｙにそれぞれ接続され、ＥＬ素子１の印加電
圧の極性を反転させるスイッチである第１のＮチャンネ
ル型ＭＯＳトランジスタ２１及び第２のＮチャンネル型
ＭＯＳトランジスタ２２と、ソース電極が接地され、ド
レイン電極が第１のＮチャンネル型ＭＯＳトランジスタ
２１のソース電極に接続され、ゲート電極が第２のＮチ
ャンネル型ＭＯＳトランジスタ２２のゲート電極と共通
に接続されている第３のＮチャンネル型ＭＯＳトランジ
スタ２３と、ソース電極が接地され、ドレイン電極が第
２のＮチャンネル型ＭＯＳトランジスタ２２のソース電
極に接続され、ゲート電極が第１のＮチャンネル型ＭＯ
Ｓトランジスタ２１のゲート電極と共通に接続されてい
る第４のＮチャンネル型ＭＯＳトランジスタ２４と、電
圧検出回路７が出力する制御信号が入力され、第１及び
第３のＮチャンネル型ＭＯＳトランジスタ２１，２３の
ゲート電極にそれぞれ印加される制御信号と、第２及び
第４のＮチャンネル型ＭＯＳトランジスタ２２，２４の
ゲート電極にそれぞれ印加される制御信号との極性を互
いに反転させる反転器２５とから構成されている。な
お、第１の出力端子Ｘ及び第２の出力端子Ｙの端子間に
生じる電位差が第２の出力信号に相当する。

【００３５】また、本実施形態においては、ＥＬ表示装
置の駆動回路はすくなくともスイッチング回路２０と電
圧検出回路７とを含むものとする。

【００３６】以下、前記のように構成された駆動回路を
有するＥＬ表示装置の動作を説明する。

【００３７】図２は本発明の第１の実施形態に係る駆動
回路のタイミングチャートであって、Ｖ６は発振回路６
の出力信号を示し、Ｖ７は電圧検出回路７の出力信号を
示し、Ｖ１はＥＬ素子１への第２の出力端子Ｙを基準と
した場合のＥＬ素子１に対する印加電圧を示す。図２に
示すように、電圧検出回路７の出力信号Ｖ７がハイレベ
ルの期間（図中の期間ａ）において、第１及び第４のＮ
チャンネル型ＭＯＳトランジスタ２１，２４はオンとな
り、第２及び第３のＮチャンネル型ＭＯＳトランジスタ
２２，２３はオフとなる。このとき、図１に示すＥＬ素
子１への２つの出力端子のうち第２の出力端子ＹがＧＮ
Ｄとなり、第１の出力端子Ｘがコイル１１と昇圧トラン
ジスタ１３とにより昇圧され、例えば、５０〜８０Ｖの
印加電圧となる。印加電圧Ｖ１は、所定電圧＋ＶＰに達
すると、電圧検出回路７がその電圧を検出し、今度は電
圧検出回路７が所定電圧（−ＶＰ）を検出するまでの期
間（図中の期間ｂ）ローレベルの信号Ｖ７を出力する。
このときは、期間ａとは逆に、第１及び第４のＮチャネ
ルＭＯＳ型トランジスタ２１，２４がオフとなり、ＥＬ
素子１に蓄積された電荷は第３のＮチャネル型ＭＯＳト
ランジスタ２３を通って放電され、ＥＬ素子１への第１
の出力端子ＸがＧＮＤとなり、第２の出力端子Ｙがコイ
ル１１と昇圧トランジスタ１３により昇圧された電圧が
現われる。

【００３８】なお、所定電圧ＶＰを、ＮチャンネルＭＯ
Ｓ型トランジスタ２１〜２４の各ドレイン耐圧以下で且
つＥＬ素子１の耐圧以下に設定する。

【００３９】また、電圧検出回路としては、ツェナーダ
イオードを用いた回路、抵抗分割を用いた回路又はコン
パレータ等が考えられるが、高精度で且つ安価なツェナ
ーダイオードを用いた回路が好ましい。この場合には、
ＥＬ素子１に対する印加電圧Ｖ１のばらつきはツェナー
ダイオード自体の特性のばらつきにまで抑えることがで
きる。

【００４０】このように、本実施形態によると、電圧検
出回路７においてＥＬ素子１に対する印加電圧が、時間
に依存することなく、所定電圧ＶＰまで昇圧されるのを
モニターし、該所定電圧ＶＰを検出したときにＥＬ素子
１の印加電圧Ｖ１の極性を反転するため、図３における
実線に示す容量が相対的に大きなＥＬ素子と、破線に示
す容量が相対的に小さなＥＬ素子とが混在したとして
も、各ＥＬ素子の印加電圧Ｖ１の絶対値の最大値がほぼ
同一となるので、複数個のＥＬ素子で構成される表示装
置に輝度むらが生じなくなる。ここで、各素子の容量の
ばらつきが時間軸方向に現われるが、４００Ｈｚ程度の
交流であるため、この時間軸方向のばらつきが表示に影
響を与えることはない。

【００４１】また、電圧検出回路７が検出する所定電圧
ＶＰは、ＮチャンネルＭＯＳ型トランジスタ２１〜２４
の各ドレイン耐圧以下で且つＥＬ素子１の耐圧以下に設
定されているため、ＥＬ素子１を交換する場合やＥＬ素
子１の接続が何らかの理由で外れた場合においても、駆
動回路を構成する各トランジスタには、所定電圧ＶＰ以
上の電圧が印加されないので、該各トランジスタが破壊
されることがない。

【００４２】なお、昇圧トランジスタ１３にＭＯＳ型ト
ランジスタを用いたが、これに限らず、バイポーラトラ
ンジスタであってもよい。

【００４３】以下、本発明の第２の実施形態を図面を参
照しながら説明する。

【００４４】図４は本発明の第２の実施形態に係るＥＬ
駆動回路を用いたＥＬ表示装置を示す回路図である。図
４において、図１に示すＥＬ表示装置と同一の構成要素
には同一の符号を付すことにより説明を省略する。新た
な構成要素として図４に示すように、スイッチング回路
２０における第１のＮチャンネル型ＭＯＳトランジスタ
２１のソース電極及び第３のＮチャンネル型ＭＯＳトラ
ンジスタ２３のドレイン電極の共通接続点と第１の出力
端子Ｘとの間には、抵抗器８が直列に接続されている。
図４において、Ｖ４Ａは第１のＮチャンネル型ＭＯＳト
ランジスタ２１のソース電極及び第３のＮチャンネル型
ＭＯＳトランジスタ２３のドレイン電極の共通接続点の
電圧を表わし、Ｖ４Ｂは第１の出力端子Ｘの電圧を表わ
し、Ｖ４Ｃは第２のＮチャンネル型ＭＯＳトランジスタ
２２のソース電極及び第４のＮチャンネル型ＭＯＳトラ
ンジスタ２４のドレイン電極の共通接続点の電圧、すな
わち、第２の出力端子Ｙの電圧を表わし、Ｖ４ＤはＥＬ
素子１の印加電圧である第１の出力端子Ｘと第２の出力
端子Ｙとの電位差、すなわち、Ｖ４ＢとＶ４Ｃとの差を
表わしている。

【００４５】以下、前記のように構成されたＥＬ表示装
置の動作を説明する。前述の第１の実施形態において説
明したように、図４において、昇圧回路１０の昇圧トラ
ンジスタ１３のゲート電圧の周波数は発信回路６の出力
信号に依存している。従って、第１及び第４のＮチャン
ネル型ＭＯＳトランジスタ２１，２４がオンで、第２及
び第３のＮチャンネル型ＭＯＳトランジスタ２２，２３
がオフの状態の場合は、昇圧回路１０のコイル１１と昇
圧トランジスタ１３とによって第１のＮチャンネル型Ｍ
ＯＳトランジスタ２１のソース電極の電圧Ｖ４Ａが昇圧
され、第２の出力端子Ｙの電圧Ｖ４Ｃは０Ｖとなる。

【００４６】この様子を具体的に図面を用いて説明す
る。図５（ａ）に示す電圧Ｖ４Ａが昇圧されている間
は、図５（ｃ）に示す電圧Ｖ４Ｃは０Ｖのままである。
また、図５（ｂ）に示すように、抵抗器８を通過した後
の電圧Ｖ４Ｂは該抵抗器８によって電圧降下を生じてお
り、さらに、電圧Ｖ４Ｂが所定電圧ＶＰにまで昇圧され
ると、図３に示す電圧検出回路７は該所定電圧ＶＰを検
出し、制御信号を反転させる。該制御信号を受け、第１
及び第４のＮチャンネル型ＭＯＳトランジスタ２１，２
４がオフとなり、第２及び第３のＮチャンネル型ＭＯＳ
トランジスタ２２，２３がオンとなるため、図５（ｃ）
に示す電圧Ｖ４Ｃが昇圧され、図５（ａ）に示すＶ４Ａ
は０Ｖとなる。このとき、図５（ｂ）に示すように、電
圧Ｖ４Ｂは抵抗器８を介して放電されるため、ＥＬ素子
１の容量成分と抵抗器８の抵抗成分との積で積分される
ので、立ち下がり波形は鈍化する。

【００４７】次に、図５（ｃ）に示す電圧Ｖ４Ｃが所定
電圧ＶＰにまで昇圧されると、再び各トランジスタのオ
ン、オフが反転し、図５（ａ）に示す電圧Ｖ４Ａが昇圧
される。このとき、電圧Ｖ４Ｃが０Ｖに立ち下がり、電
圧Ｖ４Ｂは瞬間的に電圧Ｖ４Ｃの電圧降下分だけマイナ
ス電位に降下した後、昇圧し始める。

【００４８】図５（ｄ）に示すように、ＥＬ素子１に印
加される印加電圧Ｖ４Ｄは電圧Ｖ４Ｂと電圧Ｖ４Ｃとの
差であり、従って、印加電圧Ｖ４Ｄの電圧波形は昇圧電
圧ＶＰから０Ｖまでの立ち下がり部分が鈍化される。さ
らに、ＥＬ素子１の印加電圧Ｖ４Ｄの絶対値の最大値Ｖ
Ｐは、抵抗器８が設けられない場合と同一であり、ＥＬ
素子１の輝度を低下させることがない。

【００４９】このように、本実施形態によると、電圧検
出回路７を備え、該電圧検出回路７はＥＬ素子１に対す
る印加電圧が所定電圧ＶＰまで昇圧されるのをモニター
し、該所定電圧ＶＰを検出したときにＥＬ素子１の印加
電圧Ｖ４Ｄの極性を反転させるため、容量が相対的に大
きなＥＬ素子と、容量が相対的に小さなＥＬ素子とが混
在したとしても、各ＥＬ素子の印加電圧Ｖ４Ｄの絶対値
の最大値がほぼ同一となるので、複数個のＥＬ素子で構
成される表示装置に輝度むらが生じなくなる。

【００５０】また、所定電圧ＶＰがＮチャンネルＭＯＳ
型トランジスタ２１〜２４の各ドレイン耐圧以下で且つ
ＥＬ素子１の耐圧以下に設定されており、電圧検出回路
７はこの印加電圧Ｖ４Ｄの最大値である所定電圧ＶＰを
モニターしているため、ＥＬ素子１を交換する場合やＥ
Ｌ素子１の接続が何らかの理由で外れた場合において
も、駆動回路を構成する各トランジスタには、所定電圧
ＶＰ以上の電圧が印加されないので、該各トランジスタ
は破壊されることがない。

【００５１】また、スイッチング回路２０と第１の出力
端子Ｘとの間に直列に抵抗器８を設けているため、交流
信号を生成することから生じる印加電圧Ｖ４Ｄの急峻な
立ち下がり波形を遅延させることにより鈍化させること
ができるので、ＥＬ素子が生ずる振動を緩和することが
できる。これにより、振動によるノイズが抑制されるこ
とになる。

【００５２】また、所定電圧ＶＰのままで遅延させるこ
とができるので、ＥＬ素子の輝度を低下させることな
く、ノイズの低減化を図ることができる。

【００５３】なお、ＥＬ素子の振動音、すなわち駆動音
を低減するには、抵抗器８の抵抗値を数ｋΩとして、Ｅ
Ｌ素子１に印加する電圧波形における昇圧電圧から０Ｖ
までの立ち下がり時間を数十μｓｅｃとなるようにすれ
ばよい。

【００５４】図６は第２の実施形態の第１の変形例に係
るＥＬ表示装置を示す回路図であって、スイッチング回
路２０と第１の出力端子Ｘとの間の代わりに抵抗器８を
スイッチング回路２０と第２の出力端子Ｙとの間に直列
に接続した場合の回路図である。図６に示す電圧Ｖ４Ａ
は第２のＮチャンネル型ＭＯＳトランジスタ２２のソー
ス電極の電圧を示す。この場合は、図７（ｂ）の出力信
号波形図に示すように、抵抗器８を通過した後の電圧Ｖ
４Ｃは該抵抗器８によって電圧降下を生じると共に抵抗
器８を介して放電されるため、立ち下がり波形が鈍化す
るので、図７（ｄ）に示すように、電圧Ｖ４Ｂと電圧Ｖ
４Ｃとの差であり、ＥＬ素子１の印加電圧Ｖ４Ｄの電圧
波形は昇圧電圧ＶＰから０Ｖまでの立ち下がり部分が鈍
化する。これにより、前記第２の実施形態と同様の効果
が得られる。

【００５５】図８は第２の実施形態の第２の変形例に係
るＥＬ表示装置を示す回路図であって、スイッチング回
路２０と第１の出力端子Ｘとの間に第１の抵抗器８Ａを
直列に接続すると共に、スイッチング回路２０と第２の
出力端子Ｙとの間に第２の抵抗器８Ｂを直列に接続した
場合の回路図である。図８に示す電圧Ｖ４Ａは第１のＮ
チャンネル型ＭＯＳトランジスタ２１のソース電極の電
圧を示し、電圧Ｖ４Ｅは第２のＮチャンネル型ＭＯＳト
ランジスタ２２のソース電極の電圧を示す。この場合
は、図９（ｂ）の出力信号波形図に示すように、第１の
抵抗器８Ａを通過した後の電圧Ｖ４Ｂは該第１の抵抗器
８Ａを介して放電され、且つ、図９（ｃ）の出力信号波
形図に示すように第２の抵抗器８Ｂを通過した後の電圧
Ｖ４Ｃは該第２の抵抗器８Ｂを介して放電されるため、
立ち下がり波形はそれぞれ鈍化するので、図９（ｅ）に
示すように、ＥＬ素子１の印加電圧Ｖ４Ｄの電圧波形は
昇圧電圧ＶＰから０Ｖまでの立ち下がり部分が鈍化す
る。これにより、前記第２の実施形態と同様の効果が得
られる。なお、図９（ｂ），（ｃ）の各出力信号波形図
に示すように、昇圧時には瞬間的に電圧が降下した後に
それぞれ昇圧し始める。

【００５６】ところで、従来のＥＬ表示装置における駆
動回路と出力端子との間に抵抗器を挿入した場合には、
以下に説明するような不具合が生じる。

【００５７】図１３は従来の駆動回路にノイズ低減用の
抵抗器を設けたＥＬ表示装置を示す回路である。図１３
において、図１０に示すＥＬ表示装置と同一の構成要素
には同一の符号を付すことにより説明を省略する。新た
な構成要素として図１３に示すように、スイッチング回
路６０における第１のＮチャンネル型ＭＯＳトランジス
タ６１のソース電極及び第３のＮチャンネル型ＭＯＳト
ランジスタ６３のドレイン電極の共通接続点と第１の出
力端子Ｘとの間には、抵抗器５８が直列に接続されてい
る。図１３において、Ｖ５Ａは第１のＮチャンネル型Ｍ
ＯＳトランジスタ６１のソース電極及び第３のＮチャン
ネル型ＭＯＳトランジスタ６３のドレイン電極の共通接
続点の電圧を表わし、Ｖ５Ｂは第１の出力端子Ｘの電圧
を表わし、Ｖ５Ｃは第２のＮチャンネル型ＭＯＳトラン
ジスタ６２のソース電極及び第４のＮチャンネル型ＭＯ
Ｓトランジスタ６４のドレイン電極の共通接続点の電
圧、すなわち、第２の出力端子Ｙの電圧を表わし、Ｖ５
ＤはＥＬ素子１の印加電圧である第１の出力端子Ｘと第
２の出力端子Ｙとの電位差、すなわち、Ｖ５ＢとＶ５Ｃ
との差を表わしている。

【００５８】このような構成の従来のＥＬ表示装置の動
作を説明する。まず、図１３において、第１及び第４の
Ｎチャンネル型ＭＯＳトランジスタ６１，６４がオン
で、第２及び第３のＮチャンネル型ＭＯＳトランジスタ
６２，６３がオフの状態の場合は、昇圧回路１０のコイ
ル５３と昇圧トランジスタ５５とによって第１のＮチャ
ンネル型ＭＯＳトランジスタ６１のソース電極の電圧Ｖ
５Ａが昇圧され、第２の出力端子Ｙの電圧Ｖ５Ｃは０Ｖ
となる。

【００５９】この様子を図面を用いて説明する。図１４
（ａ）に示す電圧Ｖ５Ａが昇圧されている間は、図１４
（ｃ）に示す電圧Ｖ５Ｃは０Ｖのままである。また、図
１４（ｂ）に示すように、抵抗器５８を通過した後の電
圧Ｖ５Ｂは該抵抗器５８によって電圧降下を生じるた
め、電圧Ｖ５Ａと比較すると電圧Ｖ５Ｂは（Ｖａ−Ｖ
ｂ）だけ電圧が低下する。

【００６０】次に、分周回路５７で決定される所定時間
ｔ１後に、第１及び第４のＮチャンネル型ＭＯＳトラン
ジスタ６１，６４がオフとなり、第２及び第３のＮチャ
ンネル型ＭＯＳトランジスタ６２，６３がオンとなるた
め、図１４（ｃ）に示す電圧Ｖ５Ｃが昇圧され、図１４
（ａ）に示すＶ５Ａは０Ｖとなる。このとき、図１４
（ｂ）に示すように、電圧Ｖ５Ｂは抵抗器５８を介して
放電されるため、ＥＬ素子５１の容量成分と抵抗器５８
の抵抗成分との積で積分されるので、立ち下がり波形は
鈍化する。

【００６１】次に、図１４（ａ）及び（ｃ）に示すよう
に、次の所定時間ｔ１の経過後に、再度各トランジスタ
のオン，オフが反転し、電圧Ｖ５Ａが昇圧され、且つ、
電圧Ｖ５Ｃが０Ｖに立ち下がり、図１４（ｂ）に示すＶ
５Ｂは瞬間的にＶ５Ｃの電圧降下分だけマイナス電位に
降下した後昇圧し始める。

【００６２】図１４（ｄ）に示すように、ＥＬ素子５１
に印加される印加電圧Ｖ５Ｄは電圧Ｖ５Ｂ、電圧Ｖ５Ｃ
の差であり、印加電圧Ｖ５Ｄの電圧波形は昇圧電圧から
０Ｖまでの立ち下がり部分が鈍化される。

【００６３】このように、従来からのＥＬ素子５１の駆
動音の原因となっている立ち下がり部分の急峻な電圧波
形を遅延させることができるため、ノイズが低減される
ことになる。

【００６４】しかしながら、図１４（ｄ）に示すよう
に、ＥＬ素子５１の印加電圧Ｖ５Ｄは、抵抗器５８を設
けたことにより生じる電圧降下分（Ｖａ−Ｖｂ）だけ、
抵抗器５８を設けない従来のＥＬ表示装置と比べて低下
するため、表示の輝度が下がるという欠点がある。

【００６５】なお、図１５のＥＬ表示装置を示す回路図
に示すように、抵抗器５８を第１の出力端子Ｘ側でなく
第２の出力端子Ｙ側に直列に接続した場合であっても、
図１６（ｄ）に示すように、ＥＬ素子５１の印加電圧Ｖ
５Ｄは、抵抗器５８を設けない従来のＥＬ表示装置と比
べて、抵抗器５８による電圧降下分（Ｖａ−Ｖｂ）だけ
低下することが分かる。

【００６６】また、図１７のＥＬ表示装置を示す回路図
に示すように、第１の抵抗器５８Ａを第１の出力端子Ｘ
側に直列に接続すると共に、第２の抵抗器５８Ｂを第２
の出力端子Ｙ側に直列に接続した場合には、図１８
（ｅ）に示すように、ＥＬ素子５１の印加電圧Ｖ５Ｄ
は、第１の抵抗器５８Ａ及び第２の抵抗器５８Ｂを設け
ない従来のＥＬ表示装置と比べて、両抵抗器５８Ａ，５
８Ｂによる電圧降下分２×（Ｖａ−Ｖｂ）だけ低下する
ことが分かる。

【００６７】これに対して、前記第１の実施形態のＥＬ
表示装置に抵抗器を付加した構成の前記第２の実施形態
のＥＬ表示装置によると、所定の昇圧電圧が低下しない
ため、ＥＬ素子の輝度が低下することなくノイズの低減
化を図ることができる。

【００６８】

【発明の効果】請求項１の発明に係るＥＬ表示装置によ
ると、電圧検出手段は、スイッチング手段の第１の出力
信号が時間に依らず所定電圧に達した時点で第２の出力
信号の極性を反転させるため、ＥＬ素子駆動用の印加電
圧の大きさのばらつきが抑制されるので、表示面の輝度
むらが抑制される。

【００６９】また、印加電圧が所定電圧に達した時点で
反転されるため、ＥＬ素子への出力端子が解放状態にな
った場合でも、スイッチング手段を構成するトランジス
タの耐圧以下に該所定電圧を設定すれば、該トランジス
タが破壊されることがない。

【００７０】請求項２の発明に係るＥＬ表示装置による
と、昇圧信号生成手段は、コイルとダイオードとが接続
部において直列に接続されてなる直列回路と、主電極が
直列回路の接続部に接続され、制御電極がパルス信号の
入力を受ける昇圧トランジスタとから構成されているた
め、直流電圧源の電圧を確実に昇圧することができる。

【００７１】請求項３の発明に係るＥＬ表示装置による
と、昇圧信号生成手段にパルス信号を出力する発振回路
と、コイルとダイオードのアノードとが接続部において
直列に接続されてなる直列回路及びドレイン電極が接続
部に接続された昇圧トランジスタからなる昇圧信号生成
手段とを備えているため、直流電圧源の電圧を確実に昇
圧することができる。

【００７２】また、電圧検出回路の入力側には、スイッ
チング手段が出力する第１の出力信号が入力され、電圧
検出回路が出力する制御信号はスイッチング手段のトラ
ンジスタの制御電極に入力されるため、該電圧検出回路
は第１の出力信号の電圧を確実に検出することができる
と共に、スイッチング手段からの第２の出力信号の極性
を確実に反転させることができる。

【００７３】請求項４の発明に係るＥＬ表示装置による
と、ＥＬ素子駆動用の交流信号を生成するスイッチング
手段の第２の出力信号は、その出力波形が鈍化されてい
るため、印加電圧の急峻な立ち下がりがなだらかになる
ので、印加電圧の交流成分に起因するＥＬ素子の振動を
緩和することができる。その結果、振動によるノイズが
抑制されることになる。

【００７４】請求項５の発明に係るＥＬ表示装置による
と、スイッチング手段とＥＬ素子との間に接続され、ス
イッチング手段から放電される電荷の放電時間を遅延さ
せる抵抗器を備えているため、スイッチング手段におけ
る第２の出力信号の放電時の出力波形を抵抗器の抵抗成
分から生じる信号遅延により容易に且つ確実に鈍化させ
ることができる。

【００７５】請求項６の発明に係る表示装置の駆動回路
によると、スイッチング回路の出力信号の極性が時間に
依らず該スイッチング回路の出力信号に基づいて反転さ
れるため、ＥＬ素子駆動用の交流電圧の大きさのばらつ
きが抑制されるので、表示面の輝度むらが抑制される。

【００７６】請求項７の発明に係る表示装置の駆動回路
によると、電圧検出回路において、スイッチング回路の
出力信号が所定電圧を超えたときに、制御信号の電圧極
性が反転されるため、スイッチング回路はＥＬ素子に対
して所定電圧の交流信号を確実に出力することができ
る。

【００７７】また、印加電圧は所定電圧を超えたときに
反転されるため、ＥＬ素子への出力端子が解放状態にな
ったときでも、該所定電圧をスイッチング手段を構成す
るトランジスタの耐圧以下に設定すれば、該トランジス
タが破壊されることがない。

【００７８】請求項８の発明に係る表示装置の駆動回路
によると、ＥＬ素子駆動用の交流信号を生成するスイッ
チング回路の出力信号は、その出力波形が鈍化されてい
るため、印加電圧の急峻な立ち下がりがなだらかになる
ので、印加電圧の交流成分に起因するＥＬ素子の振動が
緩和することになり、その結果、振動によるノイズが抑
制される。

【００７９】請求項９の発明に係る表示装置の駆動回路
によると、スイッチング回路とＥＬ素子との間に接続さ
れ、スイッチング回路から放電される電荷の放電時間を
遅延させる抵抗器をさらに備えているため、スイッチン
グ回路における放電時の出力信号の出力波形を抵抗器の
抵抗成分から生じる信号遅延により容易に且つ確実に鈍
化させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るＥＬ駆動回路を
用いたＥＬ表示装置を示す回路図である。

【図２】本発明の第１の実施形態に係るＥＬ表示装置の
発振回路、出力端子及び電圧検出回路の各出力信号のタ
イミングチャートである。

【図３】本発明の第１の実施形態に係る駆動回路のＥＬ
素子に印加する出力信号を示すグラフである。

【図４】本発明の第２の実施形態に係るＥＬ駆動回路を
用いたＥＬ表示装置を示す回路図である。

【図５】本発明の第２の実施形態に係るＥＬ駆動回路の
出力信号の信号波形を示し、（ａ）はスイッチング回路
と抵抗器との間の電圧波形を表わすグラフであり、
（ｂ）は抵抗器が接続された第１の出力端子の電圧波形
を表わすグラフであり、（ｃ）は抵抗器が接続されない
第２の出力端子の電圧波形を表わすグラフであり、
（ｄ）は第１の出力端子と第２の出力端子との差よりな
る信号波形を表わすグラフである。

【図６】本発明の第２の実施形態の第１の変形例に係る
ＥＬ駆動回路を用いたＥＬ表示装置を示す回路図であ
る。

【図７】本発明の第２の実施形態の第１の変形例に係る
ＥＬ駆動回路の出力信号の信号波形を示し、（ａ）はス
イッチング回路と抵抗器との間の電圧波形を表わすグラ
フであり、（ｂ）は抵抗器が接続された第２の出力端子
の電圧波形を表わすグラフであり、（ｃ）は抵抗器が接
続されない第１の出力端子の電圧波形を表わすグラフで
あり、（ｄ）は第１の出力端子と第２の出力端子との差
よりなる信号波形を表わすグラフである。

【図８】本発明の第２の実施形態の第２の変形例に係る
ＥＬ駆動回路を用いたＥＬ表示装置を示す回路図であ
る。

【図９】本発明の第２の実施形態の第２の変形例に係る
ＥＬ駆動回路の出力信号の信号波形を示し、（ａ）はス
イッチング回路と第１の抵抗器との間の電圧波形を表わ
すグラフであり、（ｂ）は第１の抵抗器が接続された第
１の出力端子の電圧波形を表わすグラフであり、（ｃ）
は第２の抵抗器が接続された第２の出力端子の電圧波形
を表わすグラフであり、（ｄ）はスイッチング回路と第
２の抵抗器との間の電圧波形を表わすグラフであり、
（ｅ）は第１の出力端子と第２の出力端子との差よりな
る信号波形を表わすグラフである。

【図１０】従来のＥＬ駆動回路を用いたＥＬ表示装置を
示す回路図である。

【図１１】従来のＥＬ表示装置の発振回路、分周回路及
び出力端子の各出力信号のタイミングチャートである。

【図１２】従来の駆動回路のＥＬ素子に印加する出力信
号を示すグラフである。

【図１３】従来のＥＬ駆動回路に抵抗器を設けたＥＬ表
示装置を示す回路図である。

【図１４】従来のＥＬ駆動回路に抵抗器を設けた場合の
出力信号の信号波形を示し、（ａ）はスイッチング回路
と抵抗器との間の電圧波形を表わすグラフであり、
（ｂ）は抵抗器が接続された第１の出力端子の電圧波形
を表わすグラフであり、（ｃ）は抵抗器が接続されない
第２の出力端子の電圧波形を表わすグラフであり、
（ｄ）は第１の出力端子と第２の出力端子との差よりな
る信号波形を表わすグラフである。

【図１５】従来のＥＬ駆動回路に抵抗器を設けたＥＬ表
示装置を示す回路図である。

【図１６】従来のＥＬ駆動回路に抵抗器を設けた場合の
出力信号の信号波形を示し、（ａ）はスイッチング回路
と抵抗器との間の電圧波形を表わすグラフであり、
（ｂ）は抵抗器が接続された第２の出力端子の電圧波形
を表わすグラフであり、（ｃ）は抵抗器が接続されない
第１の出力端子の電圧波形を表わすグラフであり、
（ｄ）は第１の出力端子と第２の出力端子との差よりな
る信号波形を表わすグラフである。

【図１７】従来のＥＬ駆動回路に第１の抵抗器及び第２
の抵抗器を設けたＥＬ表示装置を示す回路図である。

【図１８】従来のＥＬ駆動回路に第１の抵抗器及び第２
の抵抗器を設けた場合の出力信号の信号波形を示し、
（ａ）はスイッチング回路と第１の抵抗器との間の電圧
波形を表わすグラフであり、（ｂ）は第１の抵抗器が接
続された第１の出力端子の電圧波形を表わすグラフであ
り、（ｃ）は第２の抵抗器が接続された第２の出力端子
の電圧波形を表わすグラフであり、（ｄ）はスイッチン
グ回路と第２の抵抗器との間の電圧波形を表わすグラフ
であり、（ｅ）は第１の出力端子と第２の出力端子との
差よりなる信号波形を表わすグラフである。

【符号の説明】

１ ＥＬ素子 ２ 直流電圧源 ６ 発振回路 ７ 電圧検出回路 ８ 抵抗器 ８Ａ 第１の抵抗器 ８Ｂ 第２の抵抗器 １０ 昇圧回路（昇圧信号生成手段） １１ コイル １２ ダイオード １３ 昇圧トランジスタ ２０ スイッチング回路（スイッチング手段） ２１ 第１のＮチャンネル型ＭＯＳトランジスタ ２２ 第２のＮチャンネル型ＭＯＳトランジスタ ２３ 第３のＮチャンネル型ＭＯＳトランジスタ ２４ 第４のＮチャンネル型ＭＯＳトランジスタ ２５ 反転器 ３０ 半導体基板上に集積化される領域 Ｘ 第１の出力端子 Ｙ 第２の出力端子

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 パルス信号に応じて電源電圧を昇圧して
   昇圧信号を生成する昇圧信号生成手段と、 前記昇圧信号が入力されると、第１の出力信号を出力す
   ると共に、前記昇圧信号の極性を反転させて第２の出力
   信号を出力するスイッチング手段と、 前記スイッチング手段の出力側に接続されたＥＬ素子
   と、 前記スイッチング手段から第１の出力信号の入力を受
   け、入力された第１の出力信号の所定電圧に基づいて前
   記スイッチング手段に制御信号を出力することにより、
   前記スイッチング手段の第２の出力信号の極性を反転さ
   せる電圧検出回路とを備えていることを特徴とするＥＬ
   表示装置。
2. 【請求項２】 前記昇圧信号生成手段は、 コイルとダイオードとが接続部において直列に接続され
   てなる直列回路と、 主電極が前記直列回路の接続部に接続され、制御電極が
   前記パルス信号の入力を受ける昇圧トランジスタとから
   なることを特徴とする請求項１に記載のＥＬ表示装置。
3. 【請求項３】 前記昇圧信号生成手段に前記パルス信号
   を出力する発振回路をさらに備えており、 前記スイッチング手段はトランジスタを有しており、 前記昇圧信号生成手段は、 カソードが前記スイッチング手段のトランジスタの主電
   極に接続されたダイオードと、一端が電圧源に接続され
   ていると共に他端が前記ダイオードのアノードと接続部
   において接続されたコイルとからなる直列回路と、 主電極が前記直列回路の接続部に接続され、制御電極が
   前記パルス信号を受ける昇圧トランジスタとを有し、 前記電圧検出回路が出力する制御信号は前記スイッチン
   グ手段のトランジスタの制御電極に入力されることを特
   徴とする請求項１に記載のＥＬ表示装置。
4. 【請求項４】 前記スイッチング手段の第２の出力信号
   は、その出力波形が鈍化されていることを特徴とする請
   求項１〜３のいずれか１項に記載のＥＬ表示装置。
5. 【請求項５】 前記スイッチング手段と前記ＥＬ素子と
   の間に直列に接続され、前記スイッチング手段から放電
   される電荷の放電時間を遅延させる抵抗器をさらに備え
   ていることを特徴とする請求項１〜３のいずれか１項に
   記載のＥＬ表示装置。
6. 【請求項６】 ドレイン電極同士が互いに接続された第
   １のＮチャンネル型ＭＯＳトランジスタ及び第２のＮチ
   ャンネル型ＭＯＳトランジスタと、ソース電極が接地さ
   れ、ドレイン電極が前記第１のＮチャンネルＭＯＳ型ト
   ランジスタのソース電極と接続され、ゲート電極が前記
   第２のＮチャンネル型ＭＯＳトランジスタのゲート電極
   と接続された第３のＮチャンネル型ＭＯＳトランジスタ
   と、ソース電極が接地され、ドレイン電極が前記第２の
   Ｎチャンネル型ＭＯＳトランジスタのソース電極と接続
   され、ゲート電極が前記第１のＮチャンネル型ＭＯＳト
   ランジスタのゲート電極と接続された第４のＮチャンネ
   ル型ＭＯＳトランジスタと、前記第３のＮチャンネル型
   ＭＯＳトランジスタのドレイン電極に接続された第１の
   出力端子と、前記第４のＮチャンネル型ＭＯＳトランジ
   スタのドレイン電極に接続された第２の出力端子とを有
   するスイッチング回路と、 前記スイッチング回路の第１の出力端子及び第２の出力
   端子からの出力信号の入力を受け、前記スイッチング回
   路における前記第１及び第４のＮチャンネル型ＭＯＳト
   ランジスタの共通のゲート電極と前記第２及び第３のＮ
   チャンネル型ＭＯＳトランジスタの共通のゲート電極と
   に互いに逆相の制御信号を送出する電圧検出回路とを備
   えていることを特徴とする表示装置の駆動回路。
7. 【請求項７】 前記電圧検出回路において、前記スイッ
   チング回路の出力信号が所定電圧を超えたときに、前記
   制御信号の電圧極性が反転されることを特徴とする請求
   項６に記載の表示装置の駆動回路。
8. 【請求項８】 前記スイッチング回路の出力信号は、そ
   の出力波形が鈍化されていることを特徴とする請求項６
   又は７に記載の表示装置の駆動回路。
9. 【請求項９】 前記スイッチング回路と前記第１及び第
   ２の出力端子のうちの少なくとも一方との間に直列に接
   続され、前記スイッチング回路から放電される電荷の放
   電時間を遅延させる抵抗器をさらに備えていることを特
   徴とする請求項６又は７に記載の表示装置の駆動回路。