JPH0888356A - Mosゲート型半導体装置 - Google Patents
Mosゲート型半導体装置Info
- Publication number
- JPH0888356A JPH0888356A JP6221234A JP22123494A JPH0888356A JP H0888356 A JPH0888356 A JP H0888356A JP 6221234 A JP6221234 A JP 6221234A JP 22123494 A JP22123494 A JP 22123494A JP H0888356 A JPH0888356 A JP H0888356A
- Authority
- JP
- Japan
- Prior art keywords
- upper layer
- source
- electrode
- drain
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 168
- 238000000034 method Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-OUBTZVSYSA-N Phosphorus-32 Chemical compound [32P] OAICVXFJPJFONN-OUBTZVSYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229940097886 phosphorus 32 Drugs 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
を低減できる高耐圧MOSFETを提供すること。 【構成】表面にソース領域、ドレイン領域が形成された
半導体基板上に設けられ、ソース電極S2 が櫛歯状に配
列形成されてなる上層ソース配線SP2 と、ドレイン電
極D2 が櫛歯状に配列形成され、ソース電極S2 と噛み
合わさるように配置された上層ドレイン配線DP2 と、
各隣り合うソース電極S2 およびドレイン電極D2 の下
部毎に、これらに重なるように設けれたソース電極S1
およびドレイン電極D1 を備え、ソース電極S1 は、ソ
ース電極S2 、ソース領域に接続し、かつソース電極S
2 の配列方向に波状に配列され、ドレイン電極D1 は、
ドレイン電極D2 、ドレイン領域に接続し、かつドレイ
ン電極D2 の配列方向に、ソース電極S1 と平行に、波
状に配列形成されていることを特徴とする。
Description
するMOSゲート型半導体装置に関する。
分には、多数のトランジスタや抵抗等を電気回路を達成
するようにむすびつけ、1チップ上に集積化して形成し
た集積回路(IC)が多用されている。このようなIC
中で、高耐圧素子を含むものはパワーICと呼ばれてい
る。
は、ディスプレー駆動装置、車載用IC等の多くの用途
が考えられているが、出力段として用いられる高耐圧M
OSFET(例えば、横型MOSFET)には、高いド
レイン耐圧および低いオン抵抗が要求されている。
造を示す断面図である。図中、91はp型半導体基板を
示しており、このp型半導体基板91の表面には高濃度
(低抵抗)のn型ソース領域92が選択的に形成されて
いる。
を確保するための低濃度(高抵抗)のn型ドリフト領域
93が選択的に形成されており、このn型ドリフト領域
93の表面には高濃度のn型ドレイン領域94が選択的
に形成されている。
3との間のp型半導体基板91上には、ゲート絶縁膜9
5を介して、ゲート電極96が設けられている。また、
n型ソース領域92にはソース電極97が設けられてお
り、このソース電極97はn型ソース領域92およびn
型ドリフト領域93の両方にコンタクトしている。そし
て、n型ドレイン領域94にはドレイン電極98が設け
られている。
接コンタクトする1層目のソース・ドレイン配線パター
ン(SD配線パターン)には、大きく分けて、ストライ
プ配線パターン、メッシュ配線パターンの2種類のパタ
ーンがある。
図10にメッシュ配線パターンの平面図を示す。ストラ
イプ配線パターンは、図9に示すように、直線状のソー
ス電極97、ゲート電極96、ドレイン電極98が交互
に並ぶパターンである。ストライプ配線パターンの場
合、ソース電極97とドレイン電極98との間の距離は
どこでも一定となる。
示すように、ソース電極96とドレイン電極98を格子
状に並べ、その回りをゲート電極96で取り囲んだパタ
ーンである。メッシュ配線パターンの場合、ゲート電極
96とドレイン電極98との間の距離は一定ではなく、
ストライプ配線パターンの場合よりも該距離が長くなる
部分が生じる。しかし、ドレイン電極98はゲート電極
96により取り囲まれているため、ゲート電極の幅は大
きくなる。
ては、ストライプ配線パターン、メッシュ配線パターン
があるが、ソース・ドレイン間の距離と比較して、各電
極の大きさが大きい場合には、メッシュ配線パターンが
有利であり、反対に、各電極の大きさが小さい場合に
は、ストライプ配線パターンが有利となる。
は、n型ドリフト領域93が存在している。該素子の耐
圧は、n型ドリフト領域93の不純物濃度およびドレイ
ン・ゲート間の距離によって決定され、耐圧を高めるに
は、ある程度の長さのドレイン領域が必要となる。した
がって、横型MOSFET素子の場合、その微細化が進
むに従って、メッシュ配線パターンよりも、ストライプ
配線パターンの方が有利となる。
トライプ配線パターンとした場合には、2層目のSD配
線パターンとしては、図11、図12に示すような配線
パターンがある。図中、斜線で示された領域は1層目の
SD配線と2層目のSD配線とのコンタクト領域を示し
ている。
のソース電極S2 およびドレイン電極D2 の長手方向
と、1層目のSD配線パターンのソース電極S1 および
ドレイン電極D1 の長手方向とが直交するパターン(直
交配線パターン)である。
には、その配線幅W2 を大きくすれば良い。また、配線
幅W2 が大きくなれば、1層目のSD配線と2層目のS
D配線とのコンタクト面積が大きくなるので、コンタク
ト領域におけるコンタクト抵抗も小さくなる。
合う二つのコンタクト領域間の実効的な距離が長くなる
ため、換言すれば、電流経路が長くなるため、単位配線
幅当たりのコンタクト領域間のコンタクト抵抗(第1種
のコンタクト抵抗)は高くなる。
層目のSD配線の抵抗は小さくできるが、単位配線幅当
たりの隣り合う二つのコンタクト領域間のコンタクト抵
抗、換言すれば、ソース領域(ドレイン領域)と2層目
のSD配線との間のコンタクト抵抗が高くなるという問
題がある。
のソース電極S2 およびドレイン電極D2 の長手方向
と、1層目のSD配線パターンのソース電極S1 および
ドレイン電極D1 の長手方向とが平行なパターン(平行
配線パターン)である。
SD配線と2層目のSD配線とのコンタクト面積が大き
くなるので、1層目のSD配線と2層目のSD配線との
間のコンタクト抵抗(第2種のコンタクト抵抗)もより
小さくなる。
目のSD配線により制限される。すなわち、2層目のド
レイン電極D2 (ソース電極S2 )の配線幅W2 は、1
層目のドレイン電極D1 とソース電極S1 との間の距離
の2倍よりも大きくできず、図11の直交配線パターン
の場合のように、2層目のSD配線の抵抗を大幅に下げ
ることはできない。
層目のSD配線と2層目のSD配線との間のコンタクト
抵抗は小さくできるが、2層目のSD配線の抵抗は小さ
くできないという問題がある。
耐圧MOSFETでは、第1種、第2種のコンタクト抵
抗ならびに2層目のSD配線の抵抗を同時に小さくする
ことはできないという問題があった。
ので、その目的とするところは、第1種、第2種のコン
タクト抵抗ならびに2層目のSD配線の抵抗を同時に小
さくすることができるMOSゲート型半導体装置を提供
することにある。
めに、本発明のMOSゲート型半導体装置(請求項1)
は、表面にソース領域、ドレイン領域が形成された半導
体基板上に設けられ、複数の上層ソース電極が櫛歯状に
配列形成されてなる上層ソース配線と、前記半導体基板
上に設けられ、複数の上層ドレイン電極が、櫛歯状に配
列形成され、かつ前記複数の上層ソース電極と噛み合わ
されるように配置された上層ドレイン配線と、各隣り合
う前記上層ソース電極および前記上層ドレイン電極の下
部毎に、これら上層ソース電極および上層ドレイン電極
に重なるように設けれた下層ソース電極と、各隣り合う
前記上層ソース電極および前記上層ドレイン電極の下部
毎に、これら上層ソース電極および上層ドレイン電極に
重なるように設けれた下層ドレイン電極とを備え、前記
下層ソース電極は、前記上層ソース電極および前記ソー
ス領域に接続し、かつ前記上層ソース電極の配列方向に
波状に配列され、前記下層ドレイン電極は、前記上層ド
レイン電極および前記ドレイン領域に接続し、かつ前記
上層ドレイン電極の配列方向に、前記下層ソース電極と
平行に、波状に配列形成されていることを特徴とする。
装置(請求項2)は、表面にソース領域、ドレイン領域
が形成された半導体基板上に設けられ、複数の上層ソー
ス電極が櫛歯状に配列形成されてなる上層ソース配線
と、前記半導体基板上に設けられ、複数の上層ドレイン
電極が、櫛歯状に配列形成され、かつ前記複数の上層ソ
ース電極と噛み合わされるように配置された上層ドレイ
ン配線と、各隣り合う前記上層ソース電極および前記上
層ドレイン電極の下部毎に、これら上層ソース電極およ
び上層ドレイン電極に重なるように設けれた下層ソース
電極と、各隣り合う前記上層ソース電極および前記上層
ドレイン電極の下部毎に、これら上層ソース電極および
上層ドレイン電極に重なるように設けれた下層ドレイン
電極とを備え、前記下層ソース電極は、前記上層ソース
電極および前記ソース領域に接続し、かつ前記上層ソー
ス電極の長手方向に波状に配列され、前記下層ドレイン
電極は、前記上層ドレイン電極および前記ドレイン領域
に接続し、かつ前記上層ドレイン電極の長手方向に、前
記下層ソース電極と平行に、波状に配列形成されている
ことを特徴とする。
装置(請求項3)は、上記二つの発明に係るMOSゲー
ト型半導体装置において、前記波状に配列形成された下
層ソース電極のうち、同じソース領域に接続する隣り合
う下層ソース電極が一体形成されていることを特徴とす
る。
ソース電極および上層ドレイン電極の配線幅を、下層ソ
ース電極と下層ドレイン電極との間の距離よりも大きく
できるので、上層ソース配線および上層ドレイン配線の
抵抗を小さくできる。
ン電極は波状に配列形成されているので、下層ソース電
極および下層ドレイン電極の長手方向は、上層ソース電
極および上層ドレイン電極のそれとは直交しない。
電極とを通り上層ソース電極から上昇ドレイン電極まで
の実効的な電流経路の長さは、図11の直交配線パター
ンの場合に比べて短くなる。
単位配線幅当たりのコンタクト領域間のコンタクト抵抗
(第1種のコンタクト抵抗)は上昇しない。ここで、コ
ンタクト領域とは、下層ソース電極と上層ソース電極と
がコンタクトする領域、下層ドレイン電極と上層ドレイ
ン電極とがコンタクトする領域である。
ので、下層ソース電極と上層ソース電極とのコンタクト
抵抗(第2種のコンタクト抵抗)、下層ドレイン電極と
上層ドレイン電極とのコンタクト抵抗(第2種のコンタ
クト抵抗)も小さくなる。
る。図1は、本発明の第1の実施例に係る高耐圧MOS
FETの2層構造SD配線パターンを示す平面図であ
る。図1において、斜線で示された領域は1層目のSD
配線と2層目のSD配線とのコンタクト領域を示してい
る。
のA−A´断面図、図3は、図1の高耐圧MOSFET
のB−B´断面図、図4は、図1の高耐圧MOSFET
の断面斜視図である。
面にはp型ベース領域2および低濃度のn型ドリフト領
域3が選択的に形成されている。p型ベース領域2の表
面には二つの高濃度(低抵抗)のn型ソース領域5,5
´が選択的に形成され、また、n型ドリフト領域3の表
面には二つの高濃度のn型ドレイン領域4,4´が選択
的に形成されている。
領域4(4´)との間のp型ベース領域2およびn型ド
リフト領域3上には、ゲート絶縁膜6を介して、ゲート
電極G1 が設けられている。
間のp型ベース領域2上、および二つのn型ドレイン領
域4,4´のn型ドリフト領域3上にも、ゲート絶縁膜
6を介して、ゲート電極G1 が設けられている。
れ、1層目のソース電極S1 ,S1 ´(下層ソース電
極)が設けられ、これらソース電極S1 ,S1 ´には2
層目のソース電極S2 (上層ソース電極)が設けられて
いる。
は、それぞれ、1層目のドレイン電極D1 ,D1 ´(下
層ドレイン電極)が設けられ、これらソース電極D1 ,
D1 ´には2層目のソース電極D2 (上層ドレイン電
極)が設けられている。
る2層目のSD配線パターン、ソース電極S2 、ドレイ
ン電極D2 からなる1層目のSD配線パターンは以下の
通りに形成されている。
直交座標を用いて説明すると以下のようになる。図1に
示すように、ドレイン電極D1 の長手方向はx軸に対し
て45°傾いた方向である。このドレイン電極D1 から
x軸左方向に所定距離だけ離れた位置には、y軸方向に
対してドレイン電極D1 と線対称なドレイン電極D1 ´
が形成されている。すなわち、“ハ”の字を180°回
転したパターン(逆ハの字パターン)を構成するドレイ
ン電極D1 ,D1 ´が形成されている。
1 ,D1 ´のy軸下方向には、1層目のゲート電極G1
(具体的な形状は示さず)を介して、上記ドレイン電極
D1 ,D1 ´と同様な線対称性を有する逆ハの字パター
ンのソース電極S1 ,S1 ´が形成されている。
イン電極D1 ,D1 ´、ソース電極S1 ,S1 ´がy軸
下方向に繰り返されている。そして、このようなy軸方
向に形成された逆ハの字パターンのドレイン電極、ソー
ス電極からなる配線パターンが、x軸方向に繰り返され
ることにより、1層目のSD配線パターンが形成されて
いる。
ドレイン電極D1 ,D1 ´はx軸方向に波状に配列形成
され、同様に、ソース電極S1 ,S1 ´もx軸方向に波
状に配列形成されたパターンとなっている。
のソース電極S2 がx軸方向に櫛歯状に配列形成されて
なるソース配線SP2 と、複数のドレイン電極D2 がx
軸方向に櫛歯状に配列形成されたドレイン配線DP2 と
からなり、これら複数のドレイン電極D2 を上記複数の
ソース電極S2 とを噛み合わさるように配置したパター
ンとなっている。
目のSD配線パターンとの位置関係は以下の通りであ
る。ソース電極S1 ,S1 ´は、その長手方向が、ソー
ス電極S2 の長手方向に対して、45°傾くように配置
されている。
の長手方向が、ドレイン電極D2 の長手方向に対して、
45°傾くように配置されている。さらに、ソース電極
S1 とソース電極S2 との重なる部分の面積は、ソース
電極S1 ´とソース電極S2 との重なる部分の面積に等
しく、また、ソース電極S1 とドレイン電極D2 との重
なる部分の面積は、ソース電極S1 ´とドレイン電極D
2 との重なる部分の面積に等しい。
2 との重なる部分の面積は、ドレイン電極D1 ´とソー
ス電極S2 との重なる部分の面積に等しく、また、ドレ
イン電極D1 とドレイン電極D2 との重なる部分の面積
は、ドレイン電極D1 ´とドレイン電極D2 との重なる
部分の面積に等しい。
ーンからなる2層構造SD配線パターンによれば、2層
目のソース電極S2 (ドレイン電極D2 )の配線幅W2
をソース電極S1 とドレイン電極D1 との間の距離より
も大きくできるので、2層目のSD配線の抵抗を小さく
できる。
D1 、ソース電極S1 、ソース電極S2 を通る電流路の
実効的な長さは、1層目のソース電極S1 、ドレイン電
極D1 の長手方向が、2層目のソース電極S2 、ドレイ
ン電極D2 のそれに対して、45°傾いた方向(つま
り、垂直でない)なので、図11の配線パターンのそれ
よりも、(2−21/2 )・(W2 −x)だけ小さくな
る。なお、xは1層目のソース・ドレイン電極間の距離
である。
単位配線幅当たりの1層目の配線と2層目の配線との間
のコンタクト抵抗(第2種のコンタクト抵抗)が高くな
るという問題が生じない。
電極D1 の長手方向が、2層目のソース電極S2 、ドレ
イン電極D2 のそれと垂直でないことから、図11の配
線パターンに比べて、コンタクト面積が21/2 倍大きく
なり、コンタクト抵抗(第2種のコンタクト抵抗)が小
さくなる。
ターンがメッシュ状になるため、ポリシリコンゲートの
ように、比較的高抵抗の材料からなるゲート電極の場合
であっても、ゲート端部におけるゲート電圧の降下を防
止できる。また、ストライプ配線パターンの場合に比べ
て、ゲート電極の幅が広がるため、ゲート抵抗も小さく
なる。
圧MOSFETの2層構造SD配線パターンを示す平面
図である。なお、以下の実施例において、図1の2層構
造SD配線パターンと対応する部分には図1と同一符号
を付してあり、詳細な説明は省略する。
1の実施例のそれと異なる点は、1層目のソース電極S
1 ,S1 ´(ドレイン電極D1 ,D1 ´)が90°回転
していることにある。
イン電極D1 ,D1 ´)は、ソース電極S2 、ドレイン
電極D2 の長手方向に対して、波状に配列形成されてい
る。このような2層構造SD配線パターンでも、第1の
実施例と同様の効果が得られる。
圧MOSFETの2層構造SD配線パターンを示す平面
図である。本実施例の2層構造SD配線パターンが第1
の実施例のそれと異なる点は、1層目のソース電極S
1 ,S1 ´(ドレイン電極D1 ,D1 ´)のパターン
が、“V”の字のパターンと“逆ハ”の字のパターンと
が、ソース電極S2 、ドレイン電極D2 の長手方向に、
配列交互に繰り返されたパターンになっていることにあ
る。
極S1 ,S1 ´のうち、同じソース領域に接続する隣り
合う下層ソース電極が一体形成されている。本実施例に
よれば、コンタクト面積がより大きくなるので、コンタ
クト抵抗をさらに下げることができる。
圧MOSFETの2層構造SD配線パターンを示す平面
図である。本実施例の2層構造SD配線パターンが第1
の実施例のそれと異なる点は、1層目のソース電極S
1 ,S1 ´(ドレイン電極D1 ,D1 ´)のパターンが
複数の直線が平行に並べられたパターンになっているこ
とにある。このような2層構造SD配線パターンでも第
1の実施例と同様の効果が得られる。
OSFETの具体的な形成方法を示す工程断面図であ
る。まず、図13(a)に示すように、基板21と酸化
膜22と活性層23とからSOI基板を用意し、酸化膜
22の表面に酸化膜24を形成した後、この酸化膜24
上にレジストパターン25を形成し、このレジストパタ
ーン25をマスクとして、ボロン26のイオン注入を行
なう。
型ベース層27が形成される。この後、レジストパター
ン25を剥離する。次いで同図(b)に示すように、全
面に酸化膜28となる酸化膜、窒化膜29となる窒化膜
を順次堆積した後、レジストパターン30を形成し、こ
れをマスクとして、上記酸化膜、窒化膜をエッチングし
て、酸化膜28、窒化膜29を形成する。この後、レジ
ストパターン30を剥離する。
パターン31を形成した後、このレジストパターン3
1、酸化膜28および窒化膜29をマスクとして、ドー
ズ量2〜5×1012cm-2の条件でリン32をイオン注
入する。
0nm程度のフィールド酸化膜34をLOCOS法によ
り形成する。このとき、フィールド酸化膜34形成時の
熱処理により、上記リン32が拡散して、厚さ1〜1.
5程度の低濃度のn型ドリフト層33が形成される。こ
の後、レジストパターン31、酸化膜28および窒化膜
29を除去する。
パターン35を形成した後、MOSFETのしきい値電
圧を調整するために、ドーズ量2〜5×12cm-2の条件
でボロン37をイオン注入する。この後、レジストパタ
ーン35を剥離する。
コンからなるゲート電極38を形成する。このゲート電
極35はフィールド酸化膜34上にまで延びており、こ
の部分のゲート電極35はフィールドプレートとして働
き、これにより、ゲート電極35のドレイン端の電界集
中は緩和される。この後、熱酸化により酸化膜39を形
成する。このときの熱処理により、上記ボロン37が拡
散して、チャネル層40,41が形成される。
パターン43、LDD44を形成した後、リン42のイ
オン注入を行なう。このとき、ゲート電極35のソース
端をエッジとして高濃度のn型ソース層50が、また、
フィールド酸化膜34の開口部により高濃度のn型ドレ
イン層51が自己整合的に形成される。この後、レジス
トパターン43、LDD44を除去する。
絶縁膜45、Ti/TiN膜46を形成し、これらをエ
ッチングしてコンタクトホールした後、第1のAl電極
(ソース電極、ドレイン電極)47、第2のAl電極4
8を形成して完成する。
層ソース電極(下層ドレイン電極)の長手方向は、ソー
ス電極(ドレイン電極)のそれとは直交しないので、上
層ソース配線(上層ドレイン配線)の抵抗を下げるため
に、上層ソース配線(上層ドレイン配線)の配線幅を大
きくしても、単位配線幅当たりのコンタクト領域間のコ
ンタクト抵抗(第1のコンタクト抵抗)は上昇しない。
ので、下層ソース電極(下層ドレイン電極)とソース電
極(ドレイン電極)とのコンタクト抵抗(第2種のコン
タクト抵抗)も小さくなる。
Tの2層構造SD配線パターンを示す平面図
Tの2層構造SD配線パターンを示す平面図
Tの2層構造SD配線パターンを示す平面図
Tの2層構造SD配線パターンを示す平面図
図
図
平面図
工程断面図
す工程断面図
Claims (3)
- 【請求項1】表面にソース領域、ドレイン領域が形成さ
れた半導体基板上に設けられ、複数の上層ソース電極が
櫛歯状に配列形成されてなる上層ソース配線と、 前記半導体基板上に設けられ、複数の上層ドレイン電極
が、櫛歯状に配列形成され、かつ前記複数の上層ソース
電極と噛み合わされるように配置された上層ドレイン配
線と、 各隣り合う前記上層ソース電極および前記上層ドレイン
電極の下部毎に、これら上層ソース電極および上層ドレ
イン電極に重なるように設けれた下層ソース電極と、 各隣り合う前記上層ソース電極および前記上層ドレイン
電極の下部毎に、これら上層ソース電極および上層ドレ
イン電極に重なるように設けれた下層ドレイン電極とを
具備してなり、 前記下層ソース電極は、前記上層ソース電極および前記
ソース領域に接続し、かつ前記上層ソース電極の配列方
向に波状に配列され、 前記下層ドレイン電極は、前記上層ドレイン電極および
前記ドレイン領域に接続し、かつ前記上層ドレイン電極
の配列方向に、前記下層ソース電極と平行に、波状に配
列形成されていることを特徴とするMOSゲート型半導
体装置。 - 【請求項2】表面にソース領域、ドレイン領域が形成さ
れた半導体基板上に設けられ、複数の上層ソース電極が
櫛歯状に配列形成されてなる上層ソース配線と、 前記半導体基板上に設けられ、複数の上層ドレイン電極
が、櫛歯状に配列形成され、かつ前記複数の上層ソース
電極と噛み合わされるように配置された上層ドレイン配
線と、 各隣り合う前記上層ソース電極および前記上層ドレイン
電極の下部毎に、これら上層ソース電極および上層ドレ
イン電極に重なるように設けれた下層ソース電極と、 各隣り合う前記上層ソース電極および前記上層ドレイン
電極の下部毎に、これら上層ソース電極および上層ドレ
イン電極に重なるように設けれた下層ドレイン電極とを
具備してなり、 前記下層ソース電極は、前記上層ソース電極および前記
ソース領域に接続し、かつ前記上層ソース電極の長手方
向に波状に配列され、 前記下層ドレイン電極は、前記上層ドレイン電極および
前記ドレイン領域に接続し、かつ前記上層ドレイン電極
の長手方向に、前記下層ソース電極と平行に、波状に配
列形成されていることを特徴とするMOSゲート型半導
体装置。 - 【請求項3】前記波状に配列形成された下層ソース電極
のうち、同じソース領域に接続する隣り合う下層ソース
電極が一体形成されていることを特徴とする請求項1ま
たは請求項2に記載のMOSゲート型半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22123494A JP3410829B2 (ja) | 1994-09-16 | 1994-09-16 | Mosゲート型半導体装置 |
US08/527,729 US5635736A (en) | 1994-09-16 | 1995-09-13 | MOS gate type semiconductor device |
KR1019950030193A KR0184085B1 (ko) | 1994-09-16 | 1995-09-15 | 모스게이트형 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22123494A JP3410829B2 (ja) | 1994-09-16 | 1994-09-16 | Mosゲート型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0888356A true JPH0888356A (ja) | 1996-04-02 |
JP3410829B2 JP3410829B2 (ja) | 2003-05-26 |
Family
ID=16763576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22123494A Expired - Lifetime JP3410829B2 (ja) | 1994-09-16 | 1994-09-16 | Mosゲート型半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5635736A (ja) |
JP (1) | JP3410829B2 (ja) |
KR (1) | KR0184085B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911027B2 (en) | 2001-11-21 | 2011-03-22 | Panasonic Corporation | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device, and apparatus for generating pattern for semiconductor device |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3147048B2 (ja) * | 1997-09-12 | 2001-03-19 | 日本電気株式会社 | 半導体装置 |
JP3410949B2 (ja) * | 1998-02-12 | 2003-05-26 | 株式会社東芝 | 半導体装置 |
US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6373094B2 (en) * | 1998-09-11 | 2002-04-16 | Texas Instruments Incorporated | EEPROM cell using conventional process steps |
US6201267B1 (en) * | 1999-03-01 | 2001-03-13 | Rensselaer Polytechnic Institute | Compact low power complement FETs |
US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
US7003754B2 (en) * | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
US6957410B2 (en) * | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
US7441220B2 (en) * | 2000-12-07 | 2008-10-21 | Cadence Design Systems, Inc. | Local preferred direction architecture, tools, and apparatus |
US7594196B2 (en) * | 2000-12-07 | 2009-09-22 | Cadence Design Systems, Inc. | Block interstitching using local preferred direction architectures, tools, and apparatus |
US6858935B1 (en) | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Simulating euclidean wiring directions using manhattan and diagonal directional wires |
US6858928B1 (en) * | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Multi-directional wiring on a single metal layer |
US7073150B2 (en) * | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
US6738960B2 (en) * | 2001-01-19 | 2004-05-18 | Cadence Design Systems, Inc. | Method and apparatus for producing sub-optimal routes for a net by generating fake configurations |
US6915501B2 (en) * | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
US6895567B1 (en) | 2001-06-03 | 2005-05-17 | Cadence Design Systems, Inc. | Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs |
US6951005B1 (en) | 2001-06-03 | 2005-09-27 | Cadence Design Systems, Inc. | Method and apparatus for selecting a route for a net based on the impact on other nets |
US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
US6624484B2 (en) * | 2001-07-31 | 2003-09-23 | Nokia Corporation | IGFET and tuning circuit |
US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
US6745379B2 (en) | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
US6931616B2 (en) * | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
US6795958B2 (en) | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
US7047513B2 (en) * | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
US6924517B2 (en) * | 2003-08-26 | 2005-08-02 | International Business Machines Corporation | Thin channel FET with recessed source/drains and extensions |
US7476945B2 (en) * | 2004-03-17 | 2009-01-13 | Sanyo Electric Co., Ltd. | Memory having reduced memory cell size |
US7373628B1 (en) | 2004-06-01 | 2008-05-13 | Pulsic Limited | Method of automatically routing nets using a Steiner tree |
US8095903B2 (en) * | 2004-06-01 | 2012-01-10 | Pulsic Limited | Automatically routing nets with variable spacing |
US7131096B1 (en) | 2004-06-01 | 2006-10-31 | Pulsic Limited | Method of automatically routing nets according to current density rules |
US7784010B1 (en) | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
US7340711B2 (en) * | 2004-06-04 | 2008-03-04 | Cadence Design Systems, Inc. | Method and apparatus for local preferred direction routing |
US7707537B2 (en) * | 2004-06-04 | 2010-04-27 | Cadence Design Systems, Inc. | Method and apparatus for generating layout regions with local preferred directions |
US7412682B2 (en) * | 2004-06-04 | 2008-08-12 | Cadence Design Systems, Inc | Local preferred direction routing |
US7257797B1 (en) | 2004-06-07 | 2007-08-14 | Pulsic Limited | Method of automatic shape-based routing of interconnects in spines for integrated circuit design |
US9245082B2 (en) * | 2005-06-21 | 2016-01-26 | Pulsic Limited | High-speed shape-based router |
US7603644B2 (en) * | 2005-06-24 | 2009-10-13 | Pulsic Limited | Integrated circuit routing and compaction |
US7363607B2 (en) | 2005-11-08 | 2008-04-22 | Pulsic Limited | Method of automatically routing nets according to parasitic constraint rules |
US8201128B2 (en) | 2006-06-16 | 2012-06-12 | Cadence Design Systems, Inc. | Method and apparatus for approximating diagonal lines in placement |
US8250514B1 (en) | 2006-07-13 | 2012-08-21 | Cadence Design Systems, Inc. | Localized routing direction |
US9059282B2 (en) * | 2007-12-03 | 2015-06-16 | Infineon Technologies Ag | Semiconductor devices having transistors along different orientations |
US8458636B1 (en) | 2009-03-18 | 2013-06-04 | Pulsic Limited | Filling vacant areas of an integrated circuit design |
JP2011159755A (ja) * | 2010-01-29 | 2011-08-18 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5831577A (ja) * | 1981-08-19 | 1983-02-24 | Yamagata Nippon Denki Kk | Mos型半導体装置 |
JPH01112749A (ja) * | 1987-10-27 | 1989-05-01 | Fujitsu Ltd | 半導体集積回路 |
EP0357410B1 (en) * | 1988-09-01 | 1993-11-03 | Fujitsu Limited | Semiconductor integrated circuit device |
JPH04165678A (ja) * | 1990-10-30 | 1992-06-11 | Nippon Motoroola Kk | メッシュゲート型mosトランジスタ |
JPH0513759A (ja) * | 1991-07-05 | 1993-01-22 | Seiko Instr Inc | Misトランジスタ |
US5440154A (en) * | 1993-07-01 | 1995-08-08 | Lsi Logic Corporation | Non-rectangular MOS device configurations for gate array type integrated circuits |
-
1994
- 1994-09-16 JP JP22123494A patent/JP3410829B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-13 US US08/527,729 patent/US5635736A/en not_active Expired - Lifetime
- 1995-09-15 KR KR1019950030193A patent/KR0184085B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911027B2 (en) | 2001-11-21 | 2011-03-22 | Panasonic Corporation | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device, and apparatus for generating pattern for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US5635736A (en) | 1997-06-03 |
JP3410829B2 (ja) | 2003-05-26 |
KR0184085B1 (ko) | 1999-03-20 |
KR960012552A (ko) | 1996-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3410829B2 (ja) | Mosゲート型半導体装置 | |
US20030137016A1 (en) | Lateral power MOSFET for high switching speeds | |
US6264167B1 (en) | Semiconductor device | |
US6767779B2 (en) | Asymmetrical MOSFET layout for high currents and high speed operation | |
JP4764975B2 (ja) | 半導体装置 | |
JP2002141507A (ja) | 半導体装置とその製造方法 | |
JPH08139318A (ja) | 横型電界効果トランジスタ | |
KR20080110547A (ko) | 전력용 반도체 소자의 제조 방법 | |
JP2877408B2 (ja) | 導電変調型mosfet | |
US4547959A (en) | Uses for buried contacts in integrated circuits | |
JP2926962B2 (ja) | Mis型電界効果トランジスタを有する半導体装置 | |
JPH065867A (ja) | 半導体装置及びその製造方法 | |
JP3150443B2 (ja) | 半導体装置 | |
JPH09129867A (ja) | 半導体装置 | |
JP3448138B2 (ja) | 半導体装置の製造方法 | |
JP2926969B2 (ja) | Mis型電界効果トランジスタを有する半導体装置 | |
JP2723868B2 (ja) | 半導体装置 | |
JPH11340454A (ja) | 半導体装置およびその製造方法 | |
JP3092553B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JP3394872B2 (ja) | 高耐圧半導体装置 | |
KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
JPH01111378A (ja) | 縦型mos fet | |
JPH11330452A (ja) | 半導体装置およびその製造方法 | |
US8008725B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
JPS6036110B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |