JPH0888320A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置のキャパシタにおいて、バイアホ
ールを起点としたマイクロクラックが発生したとして
も、キャパシタにマイクロクラックが入るのを防止し
て、故障を防ぐ。 【構成】 半導体基板１に設けたバイアホール２の上面
を覆うように補強用金属層８が形成され、その上面に面
積的に小さな下地電気配線３が形成されている。更に、
下地電気配線３の上面に絶縁膜４が形成され、この上面
に更に面積的に小さな上地金属５が形成されている。６
は、下部電気配線である。この様に、キャパシタは、バ
イアホール２の上面に配置され、且つ補強用金属層８に
より補強される。そして、補強用金属層８は、熱ストレ
スを吸収する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関しており、特に半導体装置のＭＩＭ（メタ
ル・インシュレータ・メタル）キャパシタの構造及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】図２２，図２３は、各々、従来の半導体
装置のＭＩＭキャパシタ（以後、単にキャパシタと称す
る）の構成を示す上面図及び断面図である。両図におい
て、１Ｐは半絶縁性の半導体基板、２Ｐはこの半導体基
板１Ｐに形成された貫通孔（以下、バイアホールと称
す）、３Ｐはバイアホール２Ｐの上面を覆うように形成
された下地電気配線、４Ｐは絶縁膜、５Ｐは絶縁膜４Ｐ
上にバイアホール２Ｐから離れたところに配置，形成さ
れた上地金属、６Ｐは、半導体基板１Ｐの下部に形成さ
れ、バイアホール２Ｐにおいて下地電気配線３Ｐと電気
的に接続されるように形成された下部電気配線である。

【０００３】次に、電気的動作について説明する。上地
金属５Ｐと下地電気配線３Ｐとの間に絶縁膜４Ｐがある
ことでキャパシタが形成され、さらに下部電気配線６Ｐ
と下地電気配線３Ｐとが、バイアホール２Ｐで接続され
ることにより、半導体基板上部配線と下部電気配線６Ｐ
との間にカップリングキャパシタとして動作する。

【０００４】また、図２４は、特開昭６０−２３３９１
１号公報に開示された従来の半導体装置のキャパシタの
縦面図である。ここでは、キャパシタがバイアホール２
Ｐの上面上に形成されている。

【０００５】

【発明が解決しようとする課題】前記従来の半導体装置
は以上のようにバイアホール付近に形成されていたの
で、熱サイクル及びアセンブリ時の冷却時に、バイアホ
ールを起点としたマイクロクラックが発生する。この状
態を、前述の図２２〜図２４に示す。これらの図におい
て、７がマイクロクラックである。

【０００６】この様なマイクロクラックが発生すると、
キャパシタ部の絶縁膜にクラックが入り、しかも、当該
絶縁膜の膜厚が薄いために、上記マイクロクラック（こ
れにより段差が生ずる）によってキャパシタの上面金属
層（図２３の５Ｐ）と下面金属層（図２３の３Ｐ）とが
接する事態が生じ、その結果、短絡故障となる問題点が
あった。

【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、バイアホールを起点としてマ
イクロクラックが発生しても、キャパシタにクラックが
入るのを防止して故障を防ぐことを、第一の目的として
いる。又、この発明は、その様なマイクロクラックの発
生による短絡故障を防止できる構造の半導体装置の製造
方法を提供することをも、その第二の目的としている。

【０００８】

【課題を解決するための手段】請求項１に係る発明は、
半導体基板と、前記半導体基板に形成された貫通孔と、
前記貫通孔の上面を覆う様に前記半導体基板の上面に形
成された補強用金属層と、前記補強用金属層の上面に形
成された下地金属と、前記下地金属の上面に形成された
絶縁膜と、前記絶縁膜の上面に形成され、前記補強用金
属層よりも小さい面積を有する上地金属とを備えてい
る。

【０００９】請求項２に係る発明は、請求項１に係る発
明に加えて、前記半導体基板の下面と前記貫通孔の内面
と前記補強用金属層の下面とに形成された下部電気配線
を更に備えている。

【００１０】請求項３に係る発明は、半導体基板と、前
記半導体基板に形成された貫通孔と、前記貫通孔の上面
を覆う様に前記半導体基板の上面に形成された下地金属
と、前記下地金属の上面に形成された絶縁膜と、前記絶
縁膜の上面に於いて複数のブロックに分割されて形成さ
れた上地金属と、前記上地金属の各々を電気的に結線す
る電気配線層とを備えている。

【００１１】請求項４に係る発明は、請求項３の発明に
於ける前記電気配線層を前記絶縁膜の上面に形成された
前記上地金属と同一物からなる結線部としている。

【００１２】請求項５に係る発明は、請求項３の発明に
於ける前記電気配線層を空中配線としている。

【００１３】請求項６に係る発明は、半導体基板と、前
記半導体基板に形成された貫通孔と、前記半導体基板の
上面に形成された下地金属受け部と、前記貫通孔の上面
に於いて空中配線で前記下地金属受け部と接続された下
地金属と、前記下地金属の上面に形成された絶縁膜と、
前記絶縁膜の上面に形成された上地金属とを備えてい
る。

【００１４】請求項７に係る発明では、請求項６に於け
る前記下地金属が、前記貫通孔の上面の中央部分に配設
された下地金属アイランド状部と、前記下地金属アイラ
ンド状部と前記下地金属受け部とに連結され、前記下地
金属アイランド状部を支持する下地金属ブリッジ部とを
備えている。

【００１５】請求項８に係る発明は、半導体基板と、前
記半導体基板の下面から当該半導体基板の中間部まで形
成された下面貫通孔と、前記下面貫通孔の上面上に形成
された下地金属と、前記下地金属の下面と前記下面貫通
孔の内面と前記半導体基板の下面とに形成された下部電
気配線と、前記下地金属の上面に形成された絶縁膜と、
前記絶縁膜の上面をその底部とし、前記半導体基板の上
面をその上面とする上面貫通孔と、前記上面貫通孔の内
面及び前記半導体基板の上面に形成された上地金属とを
備えている。

【００１６】請求項９に係る発明は、半導体基板の上面
に補強用金属層を形成する工程と、前記補強用金属層の
上面に当該補強用金属層よりも面積的に小さな下地金属
層を形成する工程と、前記半導体基板、前記補強用金属
層及び前記下地金属層の各上面に絶縁膜を形成する工程
と、前記絶縁膜の上面中、前記下地金属層の上面上に該
当する部分上に、前記下地金属層よりも面積的に小さな
上地金属層を形成する工程と、前記半導体基板の下面の
内で前記補強用金属層の下部に当たる部分より前記補強
用金属層の下面が露出するまで前記半導体基板をエッチ
ングして貫通孔を形成する工程と、前記貫通孔の内面、
前記補強用金属層の露出した下面及び前記半導体基板の
下面に下部電気配線層を形成する工程とを備えている。

【００１７】請求項１０に係る発明は、半導体基板の上
面に下地金属層を形成する第１工程と、前記半導体基板
及び前記下地金属層の各上面に絶縁膜を形成する第２工
程と、前記絶縁膜の上面に上地金属層を形成する第３工
程と、前記上地金属層をフォトリソグラフィー及びリフ
トオフによってそれぞれ電気的に接続された複数のブロ
ックに分割する第４工程と、前記半導体基板の下面の内
で前記分割された上地金属層の下部に当たる部分より前
記下地金属層の下面が露出するまで前記半導体基板をエ
ッチングして貫通孔を形成する第５工程と、前記貫通孔
の内面、前記下地金属層の露出した下面及び前記半導体
基板の下面に下部電気配線層を形成する第６工程とを備
えている。

【００１８】請求項１１に係る発明は、請求項１０記載
の半導体装置の製造方法であって、前記第４工程は、フ
ォトリソグラフィー及びリフトオフによって前記上地金
属層をそれぞれ分離した複数のブロックに分割する工程
と、前記上地金属層の各ブロック上に開口を有するレジ
ストパターンを当該ブロックの上面上、前記各ブロック
間上及び前記絶縁膜の上面上に形成する工程と、前記レ
ジストパターンの開口及び前記ブロック間に形成された
前記レジストパターンの上面の各々に電解メッキ層を形
成して、前記各開口を前記電解メッキ層で繋げる工程
と、前記レジストパターンを除去する工程とを備えてい
る。

【００１９】請求項１２に係る発明は、半導体基板の上
面に下地金属層を形成する工程と、前記下地金属層をパ
ターニングして、前記下地金属層のアイランド状部と接
続部と受け部とを形成する工程と、前記アイランド状部
の上面に絶縁膜を形成する工程と、前記絶縁膜の上面に
上地金属層を形成する工程と、前記半導体基板の上面全
体にレジストを形成する工程と、前記半導体基板の下面
の内で前記アイランド状部の下部に当たる部分より、前
記下地金属層及び前記レジストの下面が露出するまで前
記半導体基板をエッチングして貫通孔を形成する工程
と、前記貫通孔の内面、前記露出した下地金属層の下面
及び前記半導体基板の下面に下部電気配線層を形成する
工程とを備えている。

【００２０】請求項１３に係る発明は、半導体基板の上
面より当該半導体基板の中間部まで異方性エッチングし
て上面バイアホールを形成する工程と、前記上面バイア
ホールの底部に下地金属層を形成する工程と、前記上面
バイアホール内であって前記下地金属層の上面に絶縁膜
を形成する工程と、前記絶縁膜の上面、前記上面バイア
ホールの内面及び前記半導体基板の上面に上地金属層を
形成する工程と、前記半導体基板の下面の内で前記下地
金属層の下部に当たる部分より、前記下地金属層の下面
が露出するまで前記半導体基板をエッチングして下面バ
イアホールを形成する工程と、前記下地金属層の下面、
前記下面バイアホールの内面及び前記半導体基板の下面
に下部電気配線層を形成する工程とを備えている。

【００２１】請求項１４に係る発明は、請求項１３記載
の半導体装置の製造方法であって、前記絶縁膜の形成工
程は、前記下地金属層の上面、前記上面バイアホールの
内面及び前記半導体基板の上面に前記絶縁膜を形成し、
前記上面バイアホール内の前記絶縁膜の上面にレジスト
を形成し、前記レジストをマスクとして前記絶縁膜をエ
ッチングし、前記レジストを除去する工程から成る。

【００２２】

【作用】請求項１に係る発明では、下地金属と絶縁膜と
上地金属とがキャパシタを構成し、しかも、当該キャパ
シタは貫通孔の上面上に位置する。ここで、半導体基板
にマイクロクラックが発生したものとすると、下地金属
の下部に形成された面積大の補強用金属層が上記マイク
ロクラックの歪みを吸収して、当該歪みが絶縁膜に及ぶ
のを阻止する。

【００２３】請求項２に係る発明では、下部電気配線が
補強用金属層を介して下地金属と電気的に接続されてい
るため、下部電気配線と下地金属と絶縁膜と上地金属と
がカップリングキャパシタを構成し、このキャパシタ部
は貫通孔の上面上に位置する。補強用金属層はキャパシ
タ部の絶縁膜を補強し、半導体基板にマイクロクラック
が発生しても当該マイクロクラックの歪みを吸収して、
当該歪みが絶縁膜に及ぶのを阻止する。

【００２４】請求項３に係る発明では、下地金属と絶縁
膜と個々の上地金属とから成る各部分が複数のキャパシ
タを構成し、これらのキャパシタが電気配線層によって
並列に結線されている。しかも、当該キャパシタは貫通
孔の上面上に位置する。ここで、半導体基板に熱伸縮に
よるストレスが加わると、当該ストレスによって貫通孔
の上面に形成された下地金属が変形し、この変形による
歪みが絶縁膜にも加わる。しかし、上地金属は複数のブ
ロックに分割されているため、個々の上地金属の面積
は、下地金属のそれよりも小さい。このため、絶縁膜に
加わるストレスが緩和され、絶縁膜にマイクロクラック
を発生できないレベルまでに小さくなる。

【００２５】請求項４に係る発明では、下地金属と絶縁
膜と個々の上地金属とから成る各キャパシタが結線部に
よって並列に結線されており、各キャパシタの上地金属
の面積が小さいため、各キャパシタの絶縁膜に印加され
るストレスが緩和される。

【００２６】請求項５に係る発明では、下地金属と絶縁
膜と個々の上地金属とから成る各キャパシタが空中配線
により並列に結線されており、各キャパシタの上地金属
の面積が小さいため、各キャパシタの絶縁膜に印加され
るストレスが緩和される。

【００２７】請求項６に係る発明では、下地金属と絶縁
膜と上地金属とがキャパシタを構成し、しかも当該キャ
パシタは貫通孔の上面上に位置する。そして、下地金属
は、下地金属受け部と空中配線で接続されている。ここ
で、半導体基板に熱伸縮によるストレスが発生したもの
とすると、下地金属は当該ストレスを吸収して、絶縁膜
にストレスによる歪みが加わるのを阻止する。

【００２８】請求項７に係る発明では、下地金属ブリッ
ジ部によって支持された下地金属アイランド状部とその
上に形成された絶縁膜と上地金属とがキャパシタを構成
し、しかも、当該キャパシタは貫通孔の上面上に位置す
る。そして、下地金属アイランド状部は下地金属ブリッ
ジ部の支持により空間的に貫通孔の上面上に浮いた状態
にある。そのため、半導体基板にストレスが発生して
も、下地金属ブリッジ部が当該ストレスを吸収し、スト
レスによる歪みが絶縁膜に及ぶのを阻止する。

【００２９】請求項８に係る発明では、半導体基板内部
の中間位置に於いて、下地金属と絶縁膜と上地金属とが
キャパシタを構成する。このため、半導体基板に加わる
伸縮ストレスが緩和される。

【００３０】請求項９に係る発明では、上地金属、絶縁
膜及び下地金属から成るキャパシタ部が、上地金属及び
下地金属よりも面積的に大きな補強用金属層を介して半
導体基板の上面に形成される。その後、補強用金属層の
下部に貫通孔が形成されるため、上記キャパシタ部は、
補強用金属層を介して貫通孔の上面上に位置することと
なる。

【００３１】請求項１０に係る発明では、ブロック単位
の上地金属と共通の絶縁膜及び下地金属を有する、並列
接続された複数のキャパシタが、半導体基板の上面に形
成される。その後、半導体基板の下面からのエッチング
によって、下地金属の下部に貫通孔が形成される。その
結果、上記複数のキャパシタは、貫通孔の上面上に位置
することとなる。

【００３２】請求項１１に係る発明では、絶縁膜の上面
に分割形成された各上地金属が、当該上地金属の上面に
開口を有し且つ上地金属間を埋めるレジストパターンに
よって形成された電解メッキ層によって繋げられる。そ
の後、レジストパターンが除去される結果、各上地金属
を繋げる電解メッキ層は空中配線となる。

【００３３】請求項１２に係る発明では、半導体基板の
上面に、下地金属層のアイランド状部とその上に形成さ
れた絶縁膜とその上に更に形成された上地金属とから成
るキャパシタ部が形成される。その後、半導体基板の下
面側から下地金属層のアイランド状部の下部に対してエ
ッチングが行われ、貫通孔が形成される。その結果、下
地金属層のアイランド状部が貫通孔の上面位置に位置す
ることとなり、上記キャパシタ部が貫通孔の上面上に形
成されたこととなる。

【００３４】請求項１３に係る発明では、半導体基板内
部の中間部にその底部を有する上面バイアホールが半導
体基板の上面側に形成され、その底部上に下地金属層と
絶縁膜と上地金属層とで構成されるキャパシタ部が形成
される。その後、半導体基板の下面からのエッチングに
よって下地金属層の下部に下面バイアホールが形成され
る。その結果、上記キャパシタ部が上面バイアホールと
下面バイアホール間に位置することとなる。

【００３５】請求項１４に係る発明では、エッチングに
よって下地金属層の上面上の絶縁膜のみが残存する。

【００３６】

【実施例】

（実施例１） 以下、この発明の第一実施例を、図に基
づき説明する。

【００３７】図１は、第１実施例に係る半導体装置の断
面図を示している。同図において、１は半絶縁性の半導
体基板、例えばＧａＡｓ基板からなり（以後、ＧａＡｓ
基板１と称す）、２はＧａＡｓ基板１に形成された貫通
孔（以後、バイアホールと称す）であり、８はバイアホ
ール２の上面において貫通部を覆うように形成された補
強用金属層であり、後述する下地電気配線３よりもその
面積が大きくなる様に形成されている。補強用金属層８
は、例えば厚さ２μｍ〜１０μｍのＴｉ膜から成る。３
は、補強用金属層８の上に形成された下地電気配線（下
地金属）であり、４は下地電気配線３の上面と補強用金
属層８とを覆うように形成された絶縁膜であり、例えば
窒化シリコン膜から成る。５は、絶縁膜４の上面におい
て、下地電気配線３よりも面積的に小さくなる様に形成
された上地金属であり、６は、ＧａＡｓ基板１の下面及
びバイアホール２の内面に形成された下部電気配線であ
る。

【００３８】上記半導体装置の製造方法について、以下
に説明する。以下の説明では、半導体基板１として、Ｇ
ａＡｓ基板を用いている。尚、上記下地電気配線３を下
地金属層３と、上地金属５を上地金属層５と、下部電気
配線６を下部電気配線層６と、各々称している。

【００３９】まず、ＧａＡｓ基板１の上面に、フォトリ
ソグラフィーにより所定のパターンのレジスト１８を形
成する。次に、真空蒸着により補強用金属層８、たとえ
ばＴｉを形成し（図２）、リフトオフ工程により補強用
金属層８をパターン化する。その後、レジスト１８を灰
化処理により除去する。これにより、ＧａＡｓ基板１の
上面上の補強用金属層８のみが残存する。

【００４０】次に、図３に示すように、フォトリソグラ
フィーにより、補強用金属層８の上面上に開口を有する
レジスト１１を形成し、レジスト１１の上面にメッキ給
電層（図示せず）を設け、更に、レジスト１１上に開口
を同一としてレジスト１２を形成する。そして、電解メ
ッキにより、補強用金属層８の上面において下地金属層
３、たとえばＡｕをパターン化する。

【００４１】その後、レジスト１２，１３を灰化処理し
て除去する。これにより、補強用金属層８よりも面積的
に小さな下地金属層３が、補強用金属層８の上面に形成
される。

【００４２】次に、下地金属層３，補強用金属層８及び
ＧａＡｓ基板１の各上面に、プラズマＣＶＤにより絶縁
膜４、たとえば窒化シリコン膜を設け、更にフォトリソ
グラフィーおよびリフトオフ工程により、下地金属層３
よりも面積的に小さな上地金属層５、たとえばＡｕを形
成する（図４）。

【００４３】次に、補強用金属層８の下部にあたるＧａ
Ａｓ基板１に対して、フォトリソグラフィー及びウェッ
トエッチングを行い、これによりバイアホール２を形成
する（図５）。即ち、例えば酒石酸と水との混合液から
なるエッチャントを用いて、補強用金属層８の下部にあ
たるＧａＡｓ基板１の下面から補強用金属層８の下面が
露出するまで、エッチングを行う。この場合、補強用金
属層８がエッチングのストッパー層となる。

【００４４】次に、ＧａＡｓ基板１の下面とバイアホー
ル２の内面と補強用金属層８の下面とに、メッキにより
下部電気配線層６、たとえばＡｕを形成する。これによ
り、図１に示すＭＩＭキャパシタが形成される。

【００４５】上記の通りに構成されたキャパシタにおい
ては、次の様に、マイクロクラックの発生が防止され
る。即ち、熱サイクル及びアセンブリ時の冷却時には、
ＧａＡｓ基板１とパッケージ及びダイボンド材との熱膨
張率の差に起因した熱伸縮によって、バイアホール２の
部分にストレスが発生する。この熱ストレスの発生によ
り、ＧａＡｓ基板１の部分にマイクロクラックが発生し
た場合でも、補強用金属層８が上地金属５及び下地電気
配線３よりも面積的に大きく形成されているので、この
補強用金属層８によって上記ストレスが吸収され、その
結果、キャパシタ部（その絶縁膜４）にマイクロクラッ
クが発生することは無い。

【００４６】以上のように、この実施例によれば、キャ
パシタがバイアホール上面に配置され、更には、上面金
属層（上地金属５）、下面金属層（下地金属３）よりも
面積的に大きい下部金属層（補強用金属層８）により補
強されるため、バイアホールを起点として半導体基板に
マイクロクラックが発生しても、キャパシタ下部の補強
用金属によりマイクロクラックの歪みがキャパシタの絶
縁膜に入らず、従って絶縁膜にクラックが発生せず、短
絡故障が発生しない。

【００４７】（実施例２） 第２の実施例に係る半導体
装置の構成を、図６及び図７に示す。図６及び図７は、
それぞれ、第２実施例に係る半導体装置のキャパシタ部
の上面図及び断面図である。

【００４８】両図６，７において、図１と同一符号のも
のは、図１の場合と同一名称を有する。図６の９は、複
数のブロックに分割された個々の上地金属５を電気的に
接続する結線部である。

【００４９】前述した実施例１では、下地電気配線３の
下部に面積的に大きな補強用金属層８を形成していた
が、この実施例２では、補強用金属層を用いない構成の
キャパシタ部の構成を示す。

【００５０】本実施例２では、両図６，７に示す通り、
上地金属５を１辺の長さが１０μｍ程度の複数のブロッ
クに分割して形成し、これらのブロックを上地金属の一
部分（結線部９）で電気的に接続する。従って、各上地
金属５と下地電気配線６とで挟まれた部分がキャパシタ
を構成し、これらの並列接続によって、キャパシタ部が
構成される。

【００５１】以下に、実施例２における半導体装置の製
造方法について説明する。先ず、フォトリソグラフィー
及びリフトオフ工程により、ＧａＡｓ基板１の上面に下
地金属層３を形成し、更に、ＧａＡｓ基板１の上面と下
地金属層３の上面とに、プラズマＣＶＤにより絶縁膜４
を形成する。そして、絶縁膜４の上面に上地金属層を蒸
着，堆積させた上で、この上地金属を、フォトリソグラ
フィー及びリフトオフ工程によってパターニングし、複
数のブロックに分割する。分割された個々のブロックで
ある上地金属５は、各々、上地金属層からなる結線部９
によって電気的に接続されている。これにより、ブロッ
ク数分だけのキャパシタが並列接続された状態が、形成
される（図６，７）。

【００５２】次に、分割された上地金属５の下方にあた
るＧａＡｓ基板１の下面より、フォトリソグラフィー及
びウェットエッチング（エッチャント：酒石酸と水との
混合液）により下地金属層３の下面が露出するまでＧａ
Ａｓ基板１をエッチングして、バイアホール２を形成す
る。この場合には、下地金属層３がエッチングのストッ
パー層となる。

【００５３】次に、ＧａＡｓ基板１の下面、バイアホー
ル２の内面及び下地金属層３の露出した下面に、メッキ
により下部電気配線層６、たとえばＡｕを形成し、これ
によってＭＩＭキャパシタを形成する。

【００５４】以上の構成によっても、キャパシタ部にマ
イクロクラックが発生するのを防止できる。即ち、本構
成では、熱サイクル及びアセンブリ時の冷却に伴って発
生するＧａＡｓ基板１の熱伸縮時のストレスのために、
図７に示す様に、下地電気配線３の変形（歪曲）が発生
する。しかし、個々の上地金属５の面積が小さいため、
絶縁膜４に加わるストレスが小さくなり、その結果、キ
ャパシタ部にクラックが発生しない。

【００５５】（実施例２の変形例） 実施例２における
結線部９に代えて、空中配線によって各上地金属５を電
気的に接続する構成とすることもできる。この場合の実
施例２の変形例の製造方法について、以下、図８，図９
の断面図に基づき説明する。

【００５６】先ず、フォトリソグラフィー及びリフトオ
フ工程により、ＧａＡｓ基板１の上面に下地金属層３を
形成し、更に下地金属層３の上面及びＧａＡｓ基板１の
上面に、プラズマＣＶＤにより絶縁膜４を形成する。更
に、下地金属層３の上方にあたる絶縁膜４の上面に、フ
ォトリソグラフィー及びリフトオフにより、それぞれ電
気的には非接続で分割された複数の上地金属層５を形成
する。そして、各上地金属層５の上面及び絶縁膜４の上
面にレジスト１９を塗布し、フォトリソグラフィーによ
り各上地金属層５の上面上に開口を有する様にレジスト
１９をパターニングする。更に、レジスト１９の上面に
メッキ給電層（図示せず）を形成した上で、レジスト２
０を形成してパターニングする。レジスト１９は、各上
地金属層（ブロック）５間をも埋めている。そして、電
解メッキにより、隣り合う各上地金属層５の上面を接続
する空中配線９ａ、例えばＡｕを形成する（図８）。そ
の後、レジスト１１，１２を除去する。

【００５７】次に、各ブロック５の下方にあたるＧａＡ
ｓ基板１の下面より、下地金属層３の下面が露出するま
でフォトリソグラフィー及びウエットエッチングにより
バイアホール２を形成する（図９）。この場合も、下地
金属層３がエッチングのストッパー層となり、エッチャ
ントは、例えば酒石酸と水との混合液である。その後
は、ＧａＡｓ基板１の下面とバイアホール２の内面と下
地金属層３の下面とを、メッキにより下部電気配線層
６、たとえばＡｕを形成して、これによってＭＩＭキャ
パシタを形成する。

【００５８】この変形例によっても、実施例２と同様の
原理により、同様の効果がある。

【００５９】（実施例３） 第３の実施例に係る半導体
装置のキャパシタ部の上面図を、図１０に示す。又、図
１０中、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線についての断
面図を、それぞれ図１２，図１１に示す。これらの図１
０〜図１２において、図１と同一符号のものは、同一名
称を有している。又、下地電気配線３は、アイランド状
部３ａ、接続部３ｂ、受け部３ｃとにより形成され、１
０は貫通孔である。

【００６０】この実施例３における半導体装置では、下
地電気配線３に貫通孔１０を設け、下地電気配線３のキ
ャパシタ部分を、中央のアイランド状部３ａ（下地金属
アイランド状部）の部分に形成したものである。しか
も、当該キャパシタ部は受け部３ｃと接続部３ｃとによ
って支持されてはいるものの、丁度、バイアホール２の
上面上において空中配置された状態となっている。

【００６１】以下、実施例３における製造方法につい
て、図１３〜図１５の断面図に基づき説明する。

【００６２】先ず、フォトリソグラフィー及びリフトオ
フ工程により、ＧａＡｓ基板１の上面に、下地金属層３
のアイランド状部３ａとその接続部３ｃと受け部３ｂと
を形成し、更にプラズマＣＶＤ等により下地金属層３の
上面及びＧａＡｓ基板１の上面に絶縁膜４を形成した上
で，ＧａＡｓ基板１の上面に形成された絶縁膜４のみを
パターニングにより除去する。これにより、下地金属層
３（３ａ，３ｂ、３ｃ）の上面にのみ、絶縁膜４が形成
される。その後、フォトリソグラフィー及びリフトオフ
により、上地金属層５を、アイランド状部３ａ上に形成
された絶縁膜４の上面に形成する（図１３）。尚、図１
３〜図１５は、共にＩＩＩ−ＩＩＩ線についての断面図
である。

【００６３】次に、レジスト１３を半導体基板１及び各
層４，５の上面全体に形成し、更に、ＧａＡｓ基板１の
下面にフォトリソグラフィーによりレジスト１４をパタ
ーン化する。

【００６４】次に、レジスト１４をマスクとして、ウェ
ットエッチング（エッチャント：酒石酸と水との混合
液）により、下地金属層３ａ，３ｂ，３ｃの下方にあた
るＧａＡｓ基板１の下面から、レジスト１３の下面及び
アイランド状部３ａの下面が露出するまでエッチングし
て、バイアホール２を形成する（図１４）。このとき、
レジスト１３、下地金属層３ａ，３ｂ，３ｃがエッチン
グのストッパー層をなす。最後に、ＧａＡｓ基板１の下
面とバイアホール２の内面とアイランド状部３ａの下面
とに、メッキにより下部電気配線層６、たとえばＡｕを
形成し、これによりＭＩＭキャパシタを形成する。

【００６５】本実施例３では、熱サイクルやアセンブリ
時の冷却によるＧａＡｓ基板１の伸縮によって発生する
ストレスを、下地電気配線ブリッジ部３ｃで吸収するこ
とができ、このために、キャパシタ部の絶縁膜４にクラ
ックが発生しない。

【００６６】（実施例４） 第４の実施例に係る半導体
装置のキャパシタ部の断面図を、図１６に示す。同図に
おいて、図１と符号が同一のものは、同一の名称を有す
る。又、２ａは下面バイアホール、２ｂは上面バイアホ
ールであり、２ａ及び２ｂは、図１のバイアホール２が
２分割された態様に相当している。

【００６７】本実施例４では、２ａ，２ｂからなるバイ
アホールの中間部、即ち半導体基板１内部の中間部にお
いて、下部電気配線６の上面上に、下地電気配線３及び
絶縁膜４がこの順序で形成されており、、更に絶縁膜４
の上面上であって、上面バイアホール２ｂの内面に沿っ
て上地電極５が形成されている。

【００６８】以下、実施例３における半導体装置の製造
方法を、図１７〜図２１の断面図に基づき説明する。

【００６９】先ず、ＧａＡｓ基板１の上面にフォトリソ
グラフィーによりパターン化したレジスト１５を形成
し、このレジスト１５をマスクとして異方性エッチング
することにより、上面バイアホール２ｂを形成する（図
１７）。

【００７０】次に、この上面バイアホール２ｂの底部
に、フォトリソグラフィー及びリフトオフ工程によっ
て、下地金属層３、たとえばＡｕを形成し、更に、下地
金属層３の上面、上面バイアホール２ａの内面及びＧａ
Ａｓ基板１の上面に、プラズマＣＶＤにより絶縁膜４、
たとえば窒化シリコン膜を形成した上で、図１８に示す
パターンのレジスト１６をフォトリソグラフィーにより
形成する。そして、このレジスト１６をマスクとして絶
縁膜４をエッチングし、フォトリソグラフィーによりパ
ターン化した上地金属層５を形成する（図１９）。

【００７１】次に、ＧａＡｓ基板１の下面にパターン化
したレジスト１７を形成し、このレジスト１７をマスク
として、下地金属層３の下面が露出するまでＧａＡｓ基
板１の下部をウェットエッチング（エッチャント：例え
ば酒石酸と水との混合液）し、下面バイアホール２ａを
形成する（図２０）。この場合も、下地金属層３がエッ
チングのストッパー層として機能する。その後は、レジ
スト１７を除去する。

【００７２】最後に、ＧａＡｓ基板１の下面，下面バイ
アホール２ａの内面及びＧａＡｓ基板１の下面をメッキ
により下部電気配線層６、たとえばＡｕを形成し、これ
によってＭＩＭキャパシタを形成する。

【００７３】これにより、キャパシタ部が上面バイアホ
ール２ｂと下面バイアホール２ａの間（半導体基板１の
中間部）に形成されるために、熱サイクルやアセンブリ
時の冷却によるＧａＡｓ基板１の伸縮ストレスが緩和さ
れ、キャパシタ部にクラックが発生しない。

【００７４】

【発明の効果】請求項１に係る発明によれば、貫通孔を
起点として半導体基板にマイクロクラックが発生したと
しても、当該マイクロクラックが絶縁膜に発生するのを
防止することができ、これにより上地金属と下地金属間
の短絡故障の発生を防止することができる。

【００７５】請求項２に係る発明によれば、マイクロク
ラックが絶縁膜に入るのを補強用金属によって阻止する
ことができ、短絡故障の発生を防止することができる。

【００７６】請求項３に係る発明によれば、複数のブロ
ックに分割された個々の上地金属によって絶縁膜に加わ
るストレスを低減することができるので、マイクロクラ
ックが絶縁膜に発生するのを防止して、上地金属と下地
金属間の短絡故障の発生を防ぐことが可能となる。

【００７７】請求項４に係る発明によれば、絶縁膜に印
加されるストレスを小さくしてマイクロクラックを発生
させないキャパシタを形成することができるという効果
がある。

【００７８】請求項５に係る発明によれば、絶縁膜に印
加されるストレスを小さくしてマイクロクラックを発生
させないキャパシタを空中配線によって形成できるとい
う効果がある。

【００７９】請求項６に係る発明によれば、下地金属自
身がストレスを吸収することができるので、絶縁膜にマ
イクロクラックが発生するのを防止して、上地金属と下
地金属間の短絡故障の発生を防止することができる。

【００８０】請求項７に係る発明によれば、下地金属ブ
リッジ部の支持によって、キャパシタの下部電極の一部
を成す下地金属アイランド状部を貫通孔の上面上に浮い
た状態に空間配置させることが可能となる。これによ
り、下地金属ブリッジ部自身に半導体基板に発生した熱
伸縮に伴うストレスを吸収させることができる効果があ
る。

【００８１】請求項８に係る発明によれば、半導体基板
内部の中間位置にキャパシタ部を形成したため、伸縮ス
トレスを緩和させることが可能となる。このため、下面
及び上面の両貫通孔を起点としたマイクロクラックが発
生するのを防止することができ、従って、絶縁膜にマイ
クロクラックが発生するのを防いで、短絡故障を防止す
ることができる。

【００８２】請求項９に係る発明によれば、上地金属及
び下地金属よりも面積的に大きな補強用金属層を下地金
属の下部、即ち貫通孔の上面上に形成することができ
る。この補強用金属層は、熱伸縮により貫通孔を起点と
して半導体基板に発生したマイクロクラックが絶縁膜に
入って短絡故障をもたらすのを防止することができる。

【００８３】請求項１０に係る発明によれば、ブロック
単位の上地金属と共通の絶縁膜及び下地金属とから成
る、並列接続された複数のキャパシタを、貫通孔の上面
上に形成することができる。そして、本発明により形成
された各キャパシタは、下地金属よりも面積的に小さな
上地金属を有するため、貫通孔を起点として半導体基板
に発生したマイクロクラックが絶縁膜に入って短絡故障
をもたらすのを防止することができる。

【００８４】請求項１１に係る発明によれば、空中配線
によって並列接続された複数のキャパシタを、貫通孔の
上面上に形成することができる。この複数のキャパシタ
は、マイクロクラックが絶縁膜に入って短絡故障をもた
らすのを防止することができる。

【００８５】請求項１２に係る発明によれば、貫通孔の
上面上に空中配線によって支持された、上地金属層と絶
縁膜と下地金属層のアイランド状部とから成るキャパシ
タ部を形成することができる。この空中配線支持された
キャパシタ部は、マイクロクラックが絶縁膜に入って短
絡故障をもたらすのを防止することができる。

【００８６】請求項１３に係る発明によれば、上面バイ
アホールと下面バイアホールとの間に上地金属層と絶縁
膜と下地金属層とから成るキャパシタ部を構成できる。
このキャパシタ部は、半導体基板内部の中間部に形成さ
れているので、伸縮ストレスが半導体基板に加わって
も、上面バイアホールと下面バイアホールとを起因とし
たマイクロクラックの発生を防ぐことが出来る。

【００８７】請求項１４に係る発明によれば、上面バイ
アホールの底部に形成された下地金属層の上面にのみ絶
縁膜を形成することができる。これにより、上面バイア
ホールと下面バイアホール間に、絶縁膜を上地金属層と
下地金属層とで挟み込んで構造のキャパシタ部を配設す
ることが可能となる。

【図面の簡単な説明】

【図１】 この発明の実施例１における半導体装置の構
成を示す断面図である。

【図２】 実施例１の半導体装置の製造工程を示す断面
図である。

【図３】 実施例１の半導体装置の製造工程を示す断面
図である。

【図４】 実施例１の半導体装置の製造工程を示す断面
図である。

【図５】 実施例１の半導体装置の製造工程を示す断面
図である。

【図６】 この発明の実施例２の半導体装置の構成を示
す上面図である。

【図７】 この発明の実施例２の半導体装置の構成を示
す断面図である。

【図８】 実施例２の変形例の製造工程を示す断面図で
ある。

【図９】 実施例２の変形例の製造工程を示す断面図で
ある。

【図１０】 この発明の実施例３の半導体装置の構成を
示す上面図である。

【図１１】 この発明の実施例３の半導体装置の構成を
示す断面図である。

【図１２】 この発明の実施例３の半導体装置の構成を
示す断面図である。

【図１３】 実施例３の製造工程を示す断面図である。

【図１４】 実施例３の製造工程を示す断面図である。

【図１５】 実施例３の製造工程を示す断面図である。

【図１６】 この発明の実施例３の半導体装置の構成を
示す断面図である。

【図１７】 実施例４の製造工程を示す断面図である。

【図１８】 実施例４の製造工程を示す断面図である。

【図１９】 実施例４の製造工程を示す断面図である。

【図２０】 実施例４の製造工程を示す断面図である。

【図２１】 実施例４の製造工程を示す断面図である。

【図２２】 従来の半導体装置の構成を示す上面図であ
る。

【図２３】 従来の半導体装置の構成を示す断面図であ
る。

【図２４】 従来の半導体装置の構成を示す断面図であ
る。

【符号の説明】

１ 半導体基板、２ バイアホール、２ａ 下面バイア
ホール、２ｂ 上面バイアホール ３ 下地電気配線、
３ａ アイランド状部、３ｂ 受け部、３ｃ下地電気配
線ブリッジ部、４ 絶縁膜、５ 上地金属、６ 下部電
気配線、７マイクロクラック、８ 補強用金属層、９
結線部、９ａ 空中配線。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板に形成された貫通孔と、 前記貫通孔の上面を覆う様に前記半導体基板の上面に形
   成された補強用金属層と、 前記補強用金属層の上面に形成された下地金属と、 前記下地金属の上面に形成された絶縁膜と、 前記絶縁膜の上面に形成され、前記補強用金属層よりも
   小さい面積を有する上地金属とを、備えたことを特徴と
   する半導体装置。
2. 【請求項２】 請求項１記載の半導体装置であって、 前記半導体基板の下面と前記貫通孔の内面と前記補強用
   金属層の下面とに形成された下部電気配線を更に備えて
   いることを特徴とする、半導体装置。
3. 【請求項３】 半導体基板と、 前記半導体基板に形成された貫通孔と、 前記貫通孔の上面を覆う様に前記半導体基板の上面に形
   成された下地金属と、 前記下地金属の上面に形成された絶縁膜と、 前記絶縁膜の上面に於いて複数のブロックに分割されて
   形成された上地金属と、 前記上地金属の各々を電気的に結線する電気配線層と
   を、備えたことを特徴とする半導体装置。
4. 【請求項４】 請求項３記載の半導体装置であって、 前記電気配線層は前記絶縁膜の上面に形成された前記上
   地金属と同一物からなる結線部であることを特徴とする
   半導体装置。
5. 【請求項５】 請求項４記載の半導体装置であって、 前記電気配線層は空中配線から成ることを特徴とする半
   導体装置。
6. 【請求項６】 半導体基板と、 前記半導体基板に形成された貫通孔と、 前記半導体基板の上面に形成された下地金属受け部と、 前記貫通孔の上面に於いて空中配線で前記下地金属受け
   部と接続された下地金属と、 前記下地金属の上面に形成された絶縁膜と、 前記絶縁膜の上面に形成された上地金属とを、備えたこ
   とを特徴とする半導体装置。
7. 【請求項７】 請求項６記載の半導体装置であって、 前記下地金属は、 前記貫通孔の上面の中央部分に配設された下地金属アイ
   ランド状部と、 前記下地金属アイランド状部と前記下地金属受け部とに
   連結され、前記下地金属アイランド状部を支持する下地
   金属ブリッジ部とを、備えたことを特徴とする半導体装
   置。
8. 【請求項８】 半導体基板と、 前記半導体基板の下面から当該半導体基板の中間部まで
   形成された下面貫通孔と、 前記下面貫通孔の上面上に形成された下地金属と、 前記下地金属の下面と前記下面貫通孔の内面と前記半導
   体基板の下面とに形成された下部電気配線と、 前記下地金属の上面に形成された絶縁膜と、 前記絶縁膜の上面をその底部とし、前記半導体基板の上
   面をその上面とする上面貫通孔と、 前記上面貫通孔の内面及び前記半導体基板の上面に形成
   された上地金属とを、備えたことを特徴とする半導体装
   置。
9. 【請求項９】 半導体基板の上面に補強用金属層を形成
   する工程と、 前記補強用金属層の上面に当該補強用金属層よりも面積
   的に小さな下地金属層を形成する工程と、 前記半導体基板、前記補強用金属層及び前記下地金属層
   の各上面に絶縁膜を形成する工程と、 前記絶縁膜の上面中、前記下地金属層の上面上に該当す
   る部分上に、前記下地金属層よりも面積的に小さな上地
   金属層を形成する工程と、 前記半導体基板の下面の内で前記補強用金属層の下部に
   当たる部分より前記補強用金属層の下面が露出するまで
   前記半導体基板をエッチングして貫通孔を形成する工程
   と、 前記貫通孔の内面、前記補強用金属層の露出した下面及
   び前記半導体基板の下面に下部電気配線層を形成する工
   程とを、備えたことを特徴とする半導体装置の製造方
   法。
10. 【請求項１０】 半導体基板の上面に下地金属層を形成
    する第１工程と、 前記半導体基板及び前記下地金属層の各上面に絶縁膜を
    形成する第２工程と、 前記絶縁膜の上面に上地金属層を形成する第３工程と、 前記上地金属層をフォトリソグラフィー及びリフトオフ
    によってそれぞれ電気的に接続された複数のブロックに
    分割する第４工程と、 前記半導体基板の下面の内で前記分割された上地金属層
    の下部に当たる部分より前記下地金属層の下面が露出す
    るまで前記半導体基板をエッチングして貫通孔を形成す
    る第５工程と、 前記貫通孔の内面、前記下地金属層の露出した下面及び
    前記半導体基板の下面に下部電気配線層を形成する第６
    工程とを、備えたことを特徴とする半導体装置の製造方
    法。
11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法であって、 前記第４工程は、 フォトリソグラフィー及びリフトオフによって前記上地
    金属層をそれぞれ分離した複数のブロックに分割する工
    程と、 前記上地金属層の各ブロック上に開口を有するレジスト
    パターンを当該ブロックの上面上、前記各ブロック間上
    及び前記絶縁膜の上面上に形成する工程と、 前記レジストパターンの開口及び前記ブロック間に形成
    された前記レジストパターンの上面の各々に電解メッキ
    層を形成して、前記各開口を前記電解メッキ層で繋げる
    工程と、 前記レジストパターンを除去する工程とを、備えたこと
    を特徴とする半導体装置の製造方法。
12. 【請求項１２】 半導体基板の上面に下地金属層を形成
    する工程と、 前記下地金属層をパターニングして、前記下地金属層の
    アイランド状部と接続部と受け部とを形成する工程と、 前記アイランド状部の上面に絶縁膜を形成する工程と、 前記絶縁膜の上面に上地金属層を形成する工程と、 前記半導体基板の上面全体にレジストを形成する工程
    と、 前記半導体基板の下面の内で前記アイランド状部の下部
    に当たる部分より、前記下地金属層及び前記レジストの
    下面が露出するまで前記半導体基板をエッチングして貫
    通孔を形成する工程と、 前記貫通孔の内面、前記露出した下地金属層の下面及び
    前記半導体基板の下面に下部電気配線層を形成する工程
    とを、備えたことを特徴とする半導体装置の製造方法。
13. 【請求項１３】 半導体基板の上面より当該半導体基板
    の中間部まで異方性エッチングして上面バイアホールを
    形成する工程と、 前記上面バイアホールの底部に下地金属層を形成する工
    程と、 前記上面バイアホール内であって前記下地金属層の上面
    に絶縁膜を形成する工程と、 前記絶縁膜の上面、前記上面バイアホールの内面及び前
    記半導体基板の上面に上地金属層を形成する工程と、 前記半導体基板の下面の内で前記下地金属層の下部に当
    たる部分より、前記下地金属層の下面が露出するまで前
    記半導体基板をエッチングして下面バイアホールを形成
    する工程と、 前記下地金属層の下面、前記下面バイアホールの内面及
    び前記半導体基板の下面に下部電気配線層を形成する工
    程とを、備えたことを特徴とする半導体装置の製造方
    法。
14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法であって、 前記絶縁膜の形成工程は、 前記下地金属層の上面、前記上面バイアホールの内面及
    び前記半導体基板の上面に前記絶縁膜を形成し、 前記上面バイアホール内の前記絶縁膜の上面にレジスト
    を形成し、 前記レジストをマスクとして前記絶縁膜をエッチング
    し、 前記レジストを除去する工程から成ることを特徴とす
    る、半導体装置の製造方法。