JPH0888213A - 半導体基板上の高密度集積回路の形成方法 - Google Patents
半導体基板上の高密度集積回路の形成方法Info
- Publication number
- JPH0888213A JPH0888213A JP7250171A JP25017195A JPH0888213A JP H0888213 A JPH0888213 A JP H0888213A JP 7250171 A JP7250171 A JP 7250171A JP 25017195 A JP25017195 A JP 25017195A JP H0888213 A JPH0888213 A JP H0888213A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- gas
- etching
- front side
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 title claims description 4
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000007789 gas Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000011261 inert gas Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 4
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000007865 diluting Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】
【課題】 二酸化ケイ素で被覆された半導体ウェハの裏
側をフッ化水素ガスでエッチングする方法を提供する。 【解決手段】 表側をレジスト塗布されていないウェハ
３においてその裏側を平面的に上方を流れるエッチング
ガス６によりエッチングし、一方同時にウェハの表側を
平面的にその上方を流れる不活性ガス７により保護す
る。
側をフッ化水素ガスでエッチングする方法を提供する。 【解決手段】 表側をレジスト塗布されていないウェハ
３においてその裏側を平面的に上方を流れるエッチング
ガス６によりエッチングし、一方同時にウェハの表側を
平面的にその上方を流れる不活性ガス７により保護す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体物質からな
るウェハを少なくとも１回の析出プロセスで両面から二
酸化ケイ素で被覆し、引き続きウェハの表側を保護しな
がら行われるフッ化水素ガスによるエッチングによりウ
ェハの裏側の被覆を除去するようにして、半導体基板上
に高密度集積回路を形成する方法に関する。
るウェハを少なくとも１回の析出プロセスで両面から二
酸化ケイ素で被覆し、引き続きウェハの表側を保護しな
がら行われるフッ化水素ガスによるエッチングによりウ
ェハの裏側の被覆を除去するようにして、半導体基板上
に高密度集積回路を形成する方法に関する。
【０００２】
【従来の技術】このような方法は既にエフ・エス・イー
（ＦＳＩ）社のエッチング装置（Ｅｘｃａｌｉｂｕｒ
型）で使用されているが、しかしその場合ウェハの表側
の保護はレジスト塗布により行われている。
（ＦＳＩ）社のエッチング装置（Ｅｘｃａｌｉｂｕｒ
型）で使用されているが、しかしその場合ウェハの表側
の保護はレジスト塗布により行われている。
【０００３】半導体モジュールの製造プロセスの途中で
通常シリコンからなるウェハに対しては繰り返し析出プ
ロセスが行われ、その際ウェハは処理条件上及び／又は
装置条件上両側から被覆される。これは主として酸化
（熱酸化）並びにＣＶＤ（化学蒸着）法（例えば多結晶
シリコンのドープ及び非ドープ、二酸化ケイ素、窒化ケ
イ素層）で行われる。ウェハの裏側における多数の異な
る層構成は望ましくなく、他のプロセス（例えばプラズ
マエッチング処理又は短時間熱処理）に悪影響を及ぼし
かねないため、製造の全過程の途中で度々裏側のエッチ
ング処理が行われることになる。これは通常表側に全面
的にレジストを塗布し、引き続きウェハの裏側の各層を
湿式又は乾式エッチング法により再び除去することによ
り実施される。その後ウェハの表側のレジストは再び除
去しなければならない。裏側をエッチングするこの公知
方法で生じる付加的工程、即ちウェハの表側のレジスト
塗布及びレジスト除去は製造過程の所要時間、装置の容
量（レジスト塗布の軌道、レジスト剥離槽又はＯ2 プラ
ズマストリッパ、洗浄）並びに大量の化学薬品の使用を
必要とする。
通常シリコンからなるウェハに対しては繰り返し析出プ
ロセスが行われ、その際ウェハは処理条件上及び／又は
装置条件上両側から被覆される。これは主として酸化
（熱酸化）並びにＣＶＤ（化学蒸着）法（例えば多結晶
シリコンのドープ及び非ドープ、二酸化ケイ素、窒化ケ
イ素層）で行われる。ウェハの裏側における多数の異な
る層構成は望ましくなく、他のプロセス（例えばプラズ
マエッチング処理又は短時間熱処理）に悪影響を及ぼし
かねないため、製造の全過程の途中で度々裏側のエッチ
ング処理が行われることになる。これは通常表側に全面
的にレジストを塗布し、引き続きウェハの裏側の各層を
湿式又は乾式エッチング法により再び除去することによ
り実施される。その後ウェハの表側のレジストは再び除
去しなければならない。裏側をエッチングするこの公知
方法で生じる付加的工程、即ちウェハの表側のレジスト
塗布及びレジスト除去は製造過程の所要時間、装置の容
量（レジスト塗布の軌道、レジスト剥離槽又はＯ2 プラ
ズマストリッパ、洗浄）並びに大量の化学薬品の使用を
必要とする。
【０００４】しかしまた湿式化学をベースとし表側のレ
ジスト塗布を必要としないエッチング法も公開されてい
る。この種の装置（ＲＳＴ−１００）のメーカはエス・
エー・ツェット（ＳＥＺ）社（ドイツ・フィラッハ在）
である。この方法では既に大部分がパターンを施されて
いるシリコンウェハの上面、即ちウェハの表側を下側に
して、回転するエアクッション上でサセプタを介して迅
速に回転し、その間に上からウェハの裏側に湿式化学エ
ッチング溶液を流すようにしている。ウェハを素早く回
転することにより化学薬品はウェハの裏側の縁から外に
向かって遠心分離され、そのためウェハの表側に作用を
及ぼすことがなくなる。
ジスト塗布を必要としないエッチング法も公開されてい
る。この種の装置（ＲＳＴ−１００）のメーカはエス・
エー・ツェット（ＳＥＺ）社（ドイツ・フィラッハ在）
である。この方法では既に大部分がパターンを施されて
いるシリコンウェハの上面、即ちウェハの表側を下側に
して、回転するエアクッション上でサセプタを介して迅
速に回転し、その間に上からウェハの裏側に湿式化学エ
ッチング溶液を流すようにしている。ウェハを素早く回
転することにより化学薬品はウェハの裏側の縁から外に
向かって遠心分離され、そのためウェハの表側に作用を
及ぼすことがなくなる。
【０００５】しかしこの公知方法は重大な問題を伴うも
のである。すなわち１つには部分的に処理されたシリコ
ンウェハの上面を下に向け、接触及びそれと関連する損
傷をエアクッション上で回転させて確実に回避すること
が必要であり、そのため複雑で故障し易いメカニズムが
前提となるからである。また１つには半導体の製造では
吹き散らし工程で粒子の負荷を阻止するためにむき出し
のウェハの表側に気泡が発生することを通常できるだけ
回避することが必要となるからである。更にこの公知方
法では消費される化学薬品は必然的に非常に多くなる。
それというのもウェハの裏側を遠心分離する工程のため
に絶えず後から注ぎ流すことが必要となるからである。
しかし大量の化学薬品の使用はもちろん環境保護の観点
から回避しなければならない。
のである。すなわち１つには部分的に処理されたシリコ
ンウェハの上面を下に向け、接触及びそれと関連する損
傷をエアクッション上で回転させて確実に回避すること
が必要であり、そのため複雑で故障し易いメカニズムが
前提となるからである。また１つには半導体の製造では
吹き散らし工程で粒子の負荷を阻止するためにむき出し
のウェハの表側に気泡が発生することを通常できるだけ
回避することが必要となるからである。更にこの公知方
法では消費される化学薬品は必然的に非常に多くなる。
それというのもウェハの裏側を遠心分離する工程のため
に絶えず後から注ぎ流すことが必要となるからである。
しかし大量の化学薬品の使用はもちろん環境保護の観点
から回避しなければならない。
【０００６】
【発明が解決しようとする課題】本発明の課題は、ウェ
ハの表側をレジスト塗布及びレジスト除去せずにウェハ
の裏側をエッチングすることのできる上記欠点を改善し
た冒頭に記載の方法を提供することにある。
ハの表側をレジスト塗布及びレジスト除去せずにウェハ
の裏側をエッチングすることのできる上記欠点を改善し
た冒頭に記載の方法を提供することにある。
【０００７】
【課題を解決するための手段】この課題は本発明によれ
ば、冒頭に記載した形式の方法において、ウェハの表側
をレジスト塗布せずにウェハの裏側を平面的にその上方
を流れるエッチングガスによりエッチングし、一方同時
にウェハの表側を平面的にその上方を流れる不活性ガス
により保護することにより解決される。
ば、冒頭に記載した形式の方法において、ウェハの表側
をレジスト塗布せずにウェハの裏側を平面的にその上方
を流れるエッチングガスによりエッチングし、一方同時
にウェハの表側を平面的にその上方を流れる不活性ガス
により保護することにより解決される。
【０００８】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
する。
【０００９】図１に示されているように、処理室は主と
して２枚の平面状のガス導入部１、２からなり、それら
の間にエッチングすべきウェハ３が小さい突起４上に載
っている。プロセスガスは２つのガス導入部１、２を介
して供給され、成層状にウェハ表面の上方を流れ、引き
続き環状の導管５を介して吸引される。その際ウェハ３
を固定する役目をする突起４は成層状のガスの流れを殆
ど妨げない。ウェハの裏側を流れるＨＦガス６の流動速
度並びにウェハの表側を流れる不活性ガス７の流動速度
はガスの混和がウェハの上方又は下方で逆拡散できない
ように選択される。その際ウェハの表側又は裏側のガス
圧及びガスの流動速度はウェハの縁に渦動が生じないよ
うに調整されている。
して２枚の平面状のガス導入部１、２からなり、それら
の間にエッチングすべきウェハ３が小さい突起４上に載
っている。プロセスガスは２つのガス導入部１、２を介
して供給され、成層状にウェハ表面の上方を流れ、引き
続き環状の導管５を介して吸引される。その際ウェハ３
を固定する役目をする突起４は成層状のガスの流れを殆
ど妨げない。ウェハの裏側を流れるＨＦガス６の流動速
度並びにウェハの表側を流れる不活性ガス７の流動速度
はガスの混和がウェハの上方又は下方で逆拡散できない
ように選択される。その際ウェハの表側又は裏側のガス
圧及びガスの流動速度はウェハの縁に渦動が生じないよ
うに調整されている。
【００１０】処理室内の圧力は通常大気圧であるが、し
かし数トルにすることもできる。所望の流動速度がウェ
ハの上に達するように、またできるだけＨＦガスの使用
を少なくするためにＨＦガスを不活性ガスで希釈すると
有利である。更にそれ自体公知の方法で第２の加湿され
た不活性ガスを混和してプロセスの開始時にエッチング
が妨げられないようにすることもできる。一方希釈及び
加湿されたエッチングガスは、不活性ガスが５０％のフ
ッ化水素酸を通って流れ、ＨＦガス及び湿気を吸収する
ようにして供給されてもよい。ウェハとガス導入部との
間隔が同じである場合、ガスの流量は一般に、エッチン
グすべきウェハの裏側のガスの全流量がウェハの表側の
不活性ガスの流れと同程度の大きさになるように選択す
ることができる。このプロセスは通常室温で行われる
が、しかし２００℃までの温度で行ってもよい。
かし数トルにすることもできる。所望の流動速度がウェ
ハの上に達するように、またできるだけＨＦガスの使用
を少なくするためにＨＦガスを不活性ガスで希釈すると
有利である。更にそれ自体公知の方法で第２の加湿され
た不活性ガスを混和してプロセスの開始時にエッチング
が妨げられないようにすることもできる。一方希釈及び
加湿されたエッチングガスは、不活性ガスが５０％のフ
ッ化水素酸を通って流れ、ＨＦガス及び湿気を吸収する
ようにして供給されてもよい。ウェハとガス導入部との
間隔が同じである場合、ガスの流量は一般に、エッチン
グすべきウェハの裏側のガスの全流量がウェハの表側の
不活性ガスの流れと同程度の大きさになるように選択す
ることができる。このプロセスは通常室温で行われる
が、しかし２００℃までの温度で行ってもよい。
【００１１】補助的な環状ウェハ８をウェハ３の周囲に
取り付けることによってガスの混和範囲は更に外側に延
ばすことができ、その結果ガス流量が少ない場合でもウ
ェハの表側にはエッチングガスは達しない。
取り付けることによってガスの混和範囲は更に外側に延
ばすことができ、その結果ガス流量が少ない場合でもウ
ェハの表側にはエッチングガスは達しない。
【００１２】今日しばしば使用されている表側をレジス
ト塗布する方法に比べて本発明方法の主な利点は、付加
的レジスト塗布及びレジスト除去工程が省略される点に
ある。表側をレジスト塗布しない湿式化学方法に比べて
本発明方法の利点は、複雑な処理及び回転装置を使用し
ないで済むことである。それらの装置は高価で、粒子が
充満し易く、その結果制御し難いプロセスを伴い、また
とりわけその大量の化学薬品の使用により高い処理費用
の原因となるからである。
ト塗布する方法に比べて本発明方法の主な利点は、付加
的レジスト塗布及びレジスト除去工程が省略される点に
ある。表側をレジスト塗布しない湿式化学方法に比べて
本発明方法の利点は、複雑な処理及び回転装置を使用し
ないで済むことである。それらの装置は高価で、粒子が
充満し易く、その結果制御し難いプロセスを伴い、また
とりわけその大量の化学薬品の使用により高い処理費用
の原因となるからである。
【００１３】ＳｉＯ2 の等方性プラズマ励起されたＣＤ
Ｅエッチング法に比べてＳｉＯ2 をＨＦガスでエッチン
グする利点は、ケイ素及び窒化ケイ素に対してＨＦ−Ｓ
ｉＯ2 エッチングに良好なエッチング選択率が期待でき
ることである。例えばウェハが載っている突起の周囲の
ＳｉＯ2のエッチング率がたとえかなり低くても、エッ
チングがケイ素又は窒化ケイ素層上で良好に停止しまた
十分な過エッチングが可能であるため、エッチングの成
果に何等影響を及ぼすことはない。ちなみにＨＦガスに
よる熱的ＳｉＯ2 のエッチング率はＣＤＥ法よりもかな
り高い。
Ｅエッチング法に比べてＳｉＯ2 をＨＦガスでエッチン
グする利点は、ケイ素及び窒化ケイ素に対してＨＦ−Ｓ
ｉＯ2 エッチングに良好なエッチング選択率が期待でき
ることである。例えばウェハが載っている突起の周囲の
ＳｉＯ2のエッチング率がたとえかなり低くても、エッ
チングがケイ素又は窒化ケイ素層上で良好に停止しまた
十分な過エッチングが可能であるため、エッチングの成
果に何等影響を及ぼすことはない。ちなみにＨＦガスに
よる熱的ＳｉＯ2 のエッチング率はＣＤＥ法よりもかな
り高い。
【００１４】処理室の簡単な構成及びＨＦ蒸気の高いエ
ッチング率の故に、エッチング室は隔離された単一ウェ
ハエッチング装置内に形成しても或はモジュールとして
多室装置内に組み込んでもよい。
ッチング率の故に、エッチング室は隔離された単一ウェ
ハエッチング装置内に形成しても或はモジュールとして
多室装置内に組み込んでもよい。
【００１５】次表には典型的なパラメータの実例が擧げ
られている。
られている。
【００１６】
【表１】媒体 ガス流量 ウェハの面 ＨＦ ０．３ｓｌ／分 裏側 Ｎ2 ４．０ｓｌ／分 裏側 Ｎ2 （加湿）０．７ｓｌ／分 裏側 Ｎ2 ５．０ｓｌ／分 表側
【００１７】処理圧７６０トル及び温度２３℃でエッチ
ング率は０．８μｍ／分である。ウェハと上方及び下方
のガス導入部との間の間隔はそれぞれ５ｍｍである。
ング率は０．８μｍ／分である。ウェハと上方及び下方
のガス導入部との間の間隔はそれぞれ５ｍｍである。
【図１】本発明方法を行うのに適したエッチング装置の
概略断面図。
概略断面図。
１、２ ガス導入部 ３ ウェハ ４ 突起 ５ 環状導管 ６、７ プロセスガス
Claims (6)
- 【請求項１】 半導体物質からなるウェハ（３）を少な
くとも１回の析出プロセスで両面から二酸化ケイ素で被
覆し、引き続きウェハの表側を保護しながら行われるフ
ッ化水素ガスによるエッチングによりウェハの裏側の被
覆を除去するようにして、半導体基板上に高密度集積回
路を形成する方法において、ウェハの表側をレジスト塗
布せずにその裏側を平面的に上方を流れるエッチングガ
ス（６）によりエッチングし、一方同時にウェハの表側
を平面的に上方を流れる不活性ガス（７）により保護す
ることを特徴とする半導体基板上の高密度集積回路の形
成方法。 - 【請求項２】 プロセスガス（６、７）が成層状にかつ
混和せずにウェハ（３）の周囲に流され、次いで吸引さ
れることを特徴とする請求項１記載の方法。 - 【請求項３】 ガスの混和範囲がウェハ（３）の周囲に
配設された付加的な環状ウェハ（８）によりウェハの縁
から更に外側に移動されることを特徴とする請求項２記
載の方法。 - 【請求項４】 プロセスガス（６、７）の混和しない流
れのためにエッチングガス（６）を不活性ガス（７）で
希釈することにより十分に高いエッチングガス（６）の
流動速度を形成することを特徴とする請求項１ないし３
の１つに記載の方法。 - 【請求項５】 エッチングガス（６）に加湿された不活
性ガス（７）を混和することを特徴とする請求項１ない
し４の１つに記載の方法。 - 【請求項６】 不活性ガスが５０％のフッ化水素酸を通
って流れ、ＨＦガス及び湿気が吸収されることを特徴と
する請求項４記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4432210A DE4432210A1 (de) | 1994-09-09 | 1994-09-09 | Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas |
| DE4432210.0 | 1994-09-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888213A true JPH0888213A (ja) | 1996-04-02 |
Family
ID=6527859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250171A Pending JPH0888213A (ja) | 1994-09-09 | 1995-09-04 | 半導体基板上の高密度集積回路の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0701276A3 (ja) |
| JP (1) | JPH0888213A (ja) |
| KR (1) | KR100350837B1 (ja) |
| DE (1) | DE4432210A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW371775B (en) * | 1995-04-28 | 1999-10-11 | Siemens Ag | Method for the selective removal of silicon dioxide |
| US6022751A (en) * | 1996-10-24 | 2000-02-08 | Canon Kabushiki Kaisha | Production of electronic device |
| AT405655B (de) * | 1997-03-26 | 1999-10-25 | Sez Semiconduct Equip Zubehoer | Verfahren und vorrichtung zum einseitigen bearbeiten scheibenförmiger gegenstände |
| DE19860163B4 (de) * | 1998-02-18 | 2005-12-29 | Sez Ag | Verfahren zum Trockenätzen eines Wafers |
| JP3279532B2 (ja) * | 1998-11-06 | 2002-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP1089328A1 (en) * | 1999-09-29 | 2001-04-04 | Infineon Technologies AG | Method for manufacturing of a semiconductor device |
| KR101254428B1 (ko) | 2011-01-24 | 2013-04-15 | 노바테크 (주) | 고효율 광 추출이 가능한 유리기판의 제조방법 및 제조시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330326A (ja) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | 半導体製造装置 |
-
1994
- 1994-09-09 DE DE4432210A patent/DE4432210A1/de not_active Withdrawn
-
1995
- 1995-09-04 KR KR1019950028718A patent/KR100350837B1/ko not_active IP Right Cessation
- 1995-09-04 JP JP7250171A patent/JPH0888213A/ja active Pending
- 1995-09-07 EP EP95114063A patent/EP0701276A3/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE4432210A1 (de) | 1996-03-14 |
| EP0701276A3 (de) | 1996-09-04 |
| EP0701276A2 (de) | 1996-03-13 |
| KR100350837B1 (ko) | 2002-12-16 |
| KR960012357A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221205B1 (en) | Apparatus for improving the performance of a temperature-sensitive etch | |
| TW380284B (en) | Method for improving etching uniformity during a wet etching process | |
| US20070004211A1 (en) | Methods of fabricating a semiconductor substrate for reducing wafer warpage | |
| US20050233589A1 (en) | Processes for removing residue from a workpiece | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US5567332A (en) | Micro-machine manufacturing process | |
| JPH0888213A (ja) | 半導体基板上の高密度集積回路の形成方法 | |
| US11854797B2 (en) | Methods for manufacturing semiconductor memory | |
| JPH06168921A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4242158B2 (ja) | シリコンと窒素を含む材料をウエットエッチングする方法 | |
| WO2022001486A1 (zh) | 半导体结构的处理方法及形成方法 | |
| JPH08293487A (ja) | エッチング方法 | |
| JP3489555B2 (ja) | シリコン残渣除去方法 | |
| TW202220054A (zh) | 基板處理方法及基板處理裝置 | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| JPH11317396A (ja) | エッチング装置 | |
| US6713380B2 (en) | Methods for dry etching at low substrate temperatures using gas chemistry including a fluorocarbon gas and a gas including oxygen | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JPH0817170B2 (ja) | 半導体装置のエッチング方法 | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| JPH04127429A (ja) | 半導体装置の製造方法 | |
| JPH07307335A (ja) | 半導体基板上における高密度集積回路の製造方法 | |
| TW202418385A (zh) | 基板處理方法、及基板處理裝置 | |
| KR20010112294A (ko) | 헬륨 지원 에칭을 이용한 반도체 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040108 |