KR960012357A - 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법 - Google Patents

이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법 Download PDF

Info

Publication number
KR960012357A
KR960012357A KR1019950028718A KR19950028718A KR960012357A KR 960012357 A KR960012357 A KR 960012357A KR 1019950028718 A KR1019950028718 A KR 1019950028718A KR 19950028718 A KR19950028718 A KR 19950028718A KR 960012357 A KR960012357 A KR 960012357A
Authority
KR
South Korea
Prior art keywords
etching
gas
substrate
hydrogen fluoride
silicon dioxide
Prior art date
Application number
KR1019950028718A
Other languages
English (en)
Other versions
KR100350837B1 (ko
Inventor
알렉산더 게쉬반트너
Original Assignee
알도르프·롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알도르프·롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 알도르프·롤프 옴케
Publication of KR960012357A publication Critical patent/KR960012357A/ko
Application granted granted Critical
Publication of KR100350837B1 publication Critical patent/KR100350837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

기판 앞면의 보호 코팅없이 기판 후면이 그 위로 층상을 흐르는 에칭가스에 의해 에칭되는 한편 동시에 기판앞면이 그 위로 층상으로 흐르는 불활성 가스에 의해 보호된다.

Description

이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 방법을 수행하는데 적합한 개별 기판 에칭시스템의개략적인 단면도.

Claims (6)

  1. 반도체 재료로된 기판(3)의 양 측면이 적어도 하나의 증착공정에서 이산화 실리콘으로 코팅된 다음, 기판 앞면을 보호하면서 수행되는 플루오르화 수소가스에 의한 에칭에 의해 기판 후면의 코팅이 다시 스트리핑되는 방식으로 구성된, 반도체 기판상에 고집적 회로를 제조하는 방법에 있어서, 기판 앞면의 보호 코팅없이 기판 후면이 그 위로 층상으로 흐르는 에칭가스에 의해 에칭되는 한편 동시에 기판앞면이 그 위로 층상으로 흐르는 불활성 가스에 의해 보호되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
  2. 제1항에 있어서, 프로세스 가스(6,7)가 층상으로 혼합없이 기판(3) 주위로 흐른 다음, 흡입되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
  3. 제2항에 있어서, 가스 혼합영역이 기판(3) 둘레에 배치된 부가의 링형 핀(8)에 의해 기판 가장자리로부터 바깥쪽으로 보다 멀리 이동되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 프로세스(6,7)의 혼합없는 흐름을 위한 충분히 높은 에칭가스(6)의 흐름속도가 불활성 가스로 에칭가스(6)를 희석함으로써 발생되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 습윤된 불활성 가스가 에칭가스(6)에 혼합되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
  6. 제4항에 있어서, 불활성 가스가 50% 플루오르화 수소산 위로 흐르고 플루오르화 수소가스 및 습기가 흡수되는 것을 특징으로 하는 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028718A 1994-09-09 1995-09-04 이산화실리콘으로코팅된반도체기판의후면을플루오르화수소가스로에칭하기위한방법 KR100350837B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4432210A DE4432210A1 (de) 1994-09-09 1994-09-09 Verfahren zur Rückseitenätzung einer mit Siliziumdioxid beschichteten Halbleiterscheibe mit Fluorwasserstoffgas
DEP4432210.0 1994-09-09

Publications (2)

Publication Number Publication Date
KR960012357A true KR960012357A (ko) 1996-04-20
KR100350837B1 KR100350837B1 (ko) 2002-12-16

Family

ID=6527859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028718A KR100350837B1 (ko) 1994-09-09 1995-09-04 이산화실리콘으로코팅된반도체기판의후면을플루오르화수소가스로에칭하기위한방법

Country Status (4)

Country Link
EP (1) EP0701276A3 (ko)
JP (1) JPH0888213A (ko)
KR (1) KR100350837B1 (ko)
DE (1) DE4432210A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430926B1 (ko) * 1995-04-28 2004-07-15 지멘스 악티엔게젤샤프트 이산화실리콘의선택적인제거방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
AT405655B (de) * 1997-03-26 1999-10-25 Sez Semiconduct Equip Zubehoer Verfahren und vorrichtung zum einseitigen bearbeiten scheibenförmiger gegenstände
DE19860163B4 (de) * 1998-02-18 2005-12-29 Sez Ag Verfahren zum Trockenätzen eines Wafers
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
EP1089328A1 (en) 1999-09-29 2001-04-04 Infineon Technologies AG Method for manufacturing of a semiconductor device
KR101254428B1 (ko) 2011-01-24 2013-04-15 노바테크 (주) 고효율 광 추출이 가능한 유리기판의 제조방법 및 제조시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330326A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp 半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430926B1 (ko) * 1995-04-28 2004-07-15 지멘스 악티엔게젤샤프트 이산화실리콘의선택적인제거방법

Also Published As

Publication number Publication date
KR100350837B1 (ko) 2002-12-16
JPH0888213A (ja) 1996-04-02
EP0701276A3 (de) 1996-09-04
DE4432210A1 (de) 1996-03-14
EP0701276A2 (de) 1996-03-13

Similar Documents

Publication Publication Date Title
US6642127B2 (en) Method for dicing a semiconductor wafer
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US6498074B2 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JPH0344030A (ja) 半導体デバイスの製作方法
KR920004517B1 (ko) 실리콘계 보호막을 사용한 반도체 장치의 제조방법
JPH08250456A (ja) 半導体基板上における高密度集積回路の製造方法
US8603910B2 (en) Method of processing a contact pad
KR970007114B1 (ko) 반도체 소자 제조 방법
KR960012357A (ko) 이산화 실리콘으로 코팅된 반도체 기판의 후면을 플루오르화 수소가스로 에칭하기 위한 방법
JPS61285714A (ja) 半導体構造の製造方法
KR100392919B1 (ko) 반도체 기판 앞면의 보호 코팅없이 플라즈마를 이용한 기판 후면의 에칭방법
JPS58194345A (ja) 半導体装置
JPH08227872A (ja) ベベルエッチング方法
KR970067950A (ko) 반도체 센서용 마이크로 빔의 제조방법
US20180122717A1 (en) Method of manufacturing semiconductor device
JPS61256727A (ja) ドライエツチング方法
JPH118303A (ja) 半導体装置の製造方法
KR970023737A (ko) 반도체장치의 금속배선 형성방법
JPS5349964A (en) Manufacture of semiconductor device
KR960005865A (ko) 반도체 소자의 금속배선 형성방법
JPS6086837A (ja) 半導体装置の製造方法
JPS5567140A (en) Method for manufacturing semiconductor device
JPS55124245A (en) Method of forming aluminum wiring layer
JPS594117A (ja) 半導体装置の製造方法
JPS5478668A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130809

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150807

Year of fee payment: 14

EXPY Expiration of term