JPH0877095A - アドレス割当て方法 - Google Patents

アドレス割当て方法

Info

Publication number
JPH0877095A
JPH0877095A JP7229625A JP22962595A JPH0877095A JP H0877095 A JPH0877095 A JP H0877095A JP 7229625 A JP7229625 A JP 7229625A JP 22962595 A JP22962595 A JP 22962595A JP H0877095 A JPH0877095 A JP H0877095A
Authority
JP
Japan
Prior art keywords
bit pattern
assembly
input
output
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7229625A
Other languages
English (en)
Inventor
Reinhold Hartwig
ハルトウイツヒ ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0877095A publication Critical patent/JPH0877095A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 電気機器アセンブリに対するアドレス割当て
を簡単、迅速、確実で、かつ特に誤りのないようにす
る。 【解決手段】 アセンブリ４に前段に接続されているア
センブリ４から電子経路上で、ある数の論理１およびあ
る数の論理０から成る入力ビットパターン１０１を供給
し、入力ビットパターン１０１を許容し得るビットパタ
ーン１０１、１１０、０１１と比較し、入力ビットパタ
ーン１０１と許容し得るビットパターン１０１、１１
０、０１１の１つとが合致する際は入力ビットパターン
１０１に割当てられるアドレス０１を求め、このアドレ
スのもとにアセンブリ４はバスシステム２から応答可能
であり、アセンブリ４を能動化し、すべての許容し得る
ビットパターンの１の数は等しく、アセンブリ４が入力
ビットパターン１０１により、ある数の論理１およびあ
る数の論理０から成る出力ビットパターン０１１を求
め、この出力ビットパターン０１１を後段に接続可能な
サブアセンブリ４に与える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電気機器のアセンブ
リに対するアドレス割当て方法に関する。
【０００２】
【従来の技術】このような方法はヨーロッパ特許出願公
開第 0586715A1号明細書から公知である。この公知の方
法によれば、新たにシステムにつけ加わるアセンブリは
その前段に接続されているアセンブリに直ちに報知す
る。この報知からそれは機器のなかのその配置、従って
またそのアドレスを知る。このアドレス伝達がどのよう
に行われるかについての詳細は述べられていない。
【０００３】米国特許第 4727475号明細書から、中央ユ
ニットの後に接続されているモジュールが次々と中央ユ
ニットに報知し、また中央ユニットが次々とモジュール
の各々に対するアドレスを与えるアドレス割当て方法が
公知である。
【０００４】
【発明が解決しようとする課題】本発明の課題は、簡
単、迅速、確実で、また特に誤りのないアドレス割当て
方法を提供することである。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
め、本発明においては、アセンブリに前段に接続されて
いるアセンブリから電子経路上で、ある数の論理１およ
びある数の論理０から成る入力ビットパターンが供給さ
れ、入力ビットパターンが許容し得るビットパターンと
比較され、入力ビットパターンと許容し得るビットパタ
ーンとの合致の際に入力ビットパターンに割当てられる
アドレスが求められ、このアドレスのもとにアセンブリ
が次いでバスシステムから応答可能であり、またアセン
ブリが能動化され、すべての許容し得るビットパターン
の１の数が等しく、アセンブリが入力ビットパターンに
より、ある数の論理１およびある数の論理０から成る出
力ビットパターンを求め、この出力ビットパターンを他
のアセンブリのために用いる。
【０００６】他の利点および詳細は図面による以下の説
明ならびに請求項２以下から明らかになる。
【０００７】
【実施例】図１において、中央ユニット１、すなわちモ
ジュール構成のプログラム記憶式制御装置、はシステム
バス２を介して中間モジュール４のインタフェース３と
接続されており、従ってまたインタフェース３にアクセ
スし得る。すなわちプログラム記憶式制御装置が本発明
の電気機器である。インタフェース３および５の間の両
向き矢印により示されているように、特定のアクセスの
際に、インタフェース５およびストランドバス６を介し
て個々のストランドの周辺アセンブリ７にアクセスする
ことが可能である。
【０００８】中間モジュール４は本発明のアセンブリで
ある。中間モジュール４は、それらの評価回路８が能動
化線９を介して能動化信号を出力するときにのみ応答可
能である。評価回路８はさらにアドレス線１０を介して
アドレス信号を出力する。それにより中央ユニット１
は、特定のアドレスを予め与えることにより意図に従っ
て、中間モジュール４の１つに、またはストランドバス
６を介してこの中間モジュール４と接続されているアセ
ンブリ７にアクセスし得る。
【０００９】中間モジュール４の能動化およびアドレス
割当ては下記のように行われる。
【００１０】各評価回路８（図２も参照）は４つの入力
端１１、１２を有し、入力端１１は中間モジュール内部
に固定的に配線されている。中央ユニット１のすぐ次に
配置されている中間モジュール４では固定的に配線され
ている入力端１１がたとえば＋５Ｖの電位と接続されて
おり、他の中間モジュール４では接地電位と接続されて
いる。＋５Ｖの電位は以下では論理１または単に１と呼
ばれ、設置電位は論理０または０と呼ばれる。
【００１１】４つの中間モジュール４の最も下のものは
他の中間モジュール４と原理的にすでに、入力端１１が
０のかわりに１と接続されている点で相違している。さ
らに、この中間モジュール４の他の入力端１２も常に１
信号を含んでいる。
【００１２】割当てられたアドレスとして評価回路８
は、入力信号の値と無関係に、アドレス線１０を経て常
に００を供給する。しかし、能動化線９を経て出力され
る信号は、すべての入力端１１、１２に同じく１が与え
られているときにのみ１にセットされ、さもなければ能
動化信号は０にセットされる。同じく出力端１３には、
すべての入力端１１、１２が１信号を有するときにの
み、許容し得るビットパターン、すなわち１０１が与え
られる。さもなければ出力ビットパターンは０００であ
る。
【００１３】出力ビットパターンはプラグインコネクタ
１４に供給され、そこからケーブル１５を経てすぐ次の
中間モジュール４の入力プラグインコネクタ１６に入力
ビットパターンとして供給される。入力ビットパターン
は評価回路８により評価回路８中に記憶されている許容
し得るビットパターンと比較される。入力ビットパター
ンが正確に２つの１および正確に１つの０を有するなら
ば、入力ビットパターンは許容し得るものとして認識さ
れ、また中間モジュール４を能動化する。すなわち能動
化線９は１におかれる。２つの１および１つの０を有し
ていないすべての入力ビットパターンでは、能動化線９
は１におかれ、割当てられたアドレスは００にセットさ
れ、出力ビットパターン０００として出力される。
【００１４】入力ビットパターンが１０１であるか０１
１であるか１１０であるかに応じて、評価回路８はその
つどの中間モジュール４に割当てられたアドレスとして
０１、１０または１１を求める。同じく、後段に接続さ
れている中間モジュール４に対する出力ビットパターン
として０１１、１１０または０００が出力される。すな
わちビットパターン１１０は終端ビットパターンであ
る。
【００１５】特に図２から明らかなように、能動化信号
は能動化線９を経てインタフェース３、５にも論理回路
１７にも供給されるので、これらの３つの要素は能動化
の際にのみ作動する。論理回路１７にはアドレス信号も
供給されるので、論理回路１７はそのアドレスを認識
し、このアドレスのもとに論理回路１７は中央ユニット
１から応答可能である。
【００１６】実際にはケーブル１５およびシステムバス
２の心線はもちろん共通のケーブルにまとめられてい
る。同じく、プラグインコネクタ１６を有するインタフ
ェース３の入力側の部分は１つの構造ユニットにまとめ
られている。同様のことがインタフェース３およびプラ
グインコネクタ１４の出力側の部分に対しても当てはま
る。
【００１７】すべての許容し得るビットパターンが等し
い数の論理１を有する、すなわち２つの１および１つの
０を有するという事実に基づいて、ケーブル短絡および
ケーブル断線も認識可能である。
【００１８】最後になお言及すべきこととして、２アウ
トオブ３ビットパターンの代わりにもちろん他のビット
パターン、たとえば２アウトオブ６ビットパターンまた
は４アウトオブ８ビットパターンも使用することができ
る。
【００１９】以上に説明した実施例では、中央ユニット
１のすぐ次に配置されている中間モジュール４に入力端
１１、１２を経て正しいアドレス指定の際に４つの１が
供給される。すなわち、この中間モジュール４はいまの
場合には本発明による方法によりアドレス指定されな
い。しかし、４つの入力端１１、１２をユニットとみな
し、すべての許容し得るビットパターンを２アウトオブ
４ビットパターンとして形成することも可能である。こ
の場合、図１中に破線で示されているように、中央ユニ
ット１のすぐ次に配置されている中間モジュール４にた
とえば入力端１２を経て、固定的に配線された入力端１
１の１と共に２つの１を有する入力ビットパターンとし
て補われるコード００１が供給され得る。
【図面の簡単な説明】
【図１】本発明を実施するための電気機器の接続図。
【図２】本発明を実施するための電気機器のアセンブリ
の接続図。
【符号の説明】
１ 中央ユニット ２ システムバス ３、５ インタフェース ４ 中間モジュール ６ ストランドバス ７ アセンブリ ８ 評価回路 ９ 能動化線 １０ アドレス線 １１、１２ 入力端 １３ 出力端 １４、１６ プラグインコネクタ １５ ケーブル １７ 論理回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電気機器のアセンブリ（４）に対するア
    ドレス割当て方法において、 アセンブリ（４）に前段に接続されているアセンブリ
    （４）から電子経路上で、ある数の論理１およびある数
    の論理０から成る入力ビットパターン（例えば１０１）
    が供給され、 入力ビットパターン（１０１）が許容し得るビットパタ
    ーン（１０１、１１０、０１１）と比較され、 入力ビットパターン（１０１）と許容し得るビットパタ
    ーン（１０１、１１０、０１１）の１つとの合致の際に
    入力ビットパターン（１０１）に割当てられるアドレス
    （０１）が求められ、このアドレスのもとにアセンブリ
    （４）が次いでバスシステム（２）から応答可能であ
    り、アセンブリ（４）が能動化され、 すべての許容し得るビットパターン（１０１、１１０、
    ０１１）の１の数が等しく、 アセンブリ（４）が入力ビットパターン（１０１）によ
    り、ある数の論理１およびある数の論理０から成る出力
    ビットパターン（０１１）を求め、この出力ビットパタ
    ーン（０１１）を後段に接続可能なアセンブリ（４）の
    ために用いることを特徴とするアドレス割当て方法。
  2. 【請求項２】 入力ビットパターン（例えば１００）が
    許容し得るビットパターン（１０１、１１０、０１１）
    のどれとも合致しないときに、出力ビットパターン（０
    ００）が許容し得るビットパターン（１０１、１１０、
    ０１１）のどれとも合致せず、特に出力ビットパターン
    （０００）の１の数が許容し得るビットパターン（１０
    １、１１０、０１１）の１の数と異なっていることを特
    徴とする請求項１記載のアドレス割当て方法。
  3. 【請求項３】 許容し得るビットパターン（１０１、１
    １０、０１１）の１つと合致する終端ビットパターン
    （１１０）が存在し、 入力ビットパターン（１１０）が終端ビットパターン
    （１１０）と合致するときに、出力ビットパターン（０
    ００）が許容し得るビットパターン（１０１、１１０、
    ０１１）のどれとも合致せず、特に出力ビットパターン
    （０００）の１の数が許容し得るビットパターン（１０
    １、１１０、０１１）の１の数と異なっており、 入力ビットパターン（１０１）が許容し得るビットパタ
    ーン（１０１、１１０、０１１）の１つと合致するが終
    端ビットパターン（１１０）と合致しないときに、出力
    ビットパターン（例えば０１１）が許容し得るビットパ
    ターン（１０１、１１０、０１１）の１つと合致するが
    入力ビットパターン（１０１）と合致しないことを特徴
    とする請求項１または２記載のアドレス割当て方法。
  4. 【請求項４】 電気機器のアセンブリにおいて、 電子経路上で、ある数の論理１およびある数の論理０か
    ら成る入力ビットパターン（例えば１０１）を供給され
    得る評価回路（８）を有し、 評価回路（８）が入力ビットパターン（１０１）を許容
    し得るビットパターン（１０１、１１０、０１１）と比
    較し、入力ビットパターン（１０１）と許容し得るビッ
    トパターン（１０１、１１０、０１１）の１つとの合致
    の際には入力ビットパターン（１０１）に割当てられて
    いるアドレス（０１）及び能動化信号を出力し、 アセンブリ（４）が能動化信号の存在の際にはバスシス
    テム（２）から割当てられているアドレス（０１）のも
    とに応答可能であり、 すべての許容し得るビットパターン（１０１、１１０、
    ０１１）の１の数が等しく、 評価回路（８）が入力ビットパターン（１０１）をもと
    にしてある数の論理１およびある数の論理０から成る出
    力ビットパターン（０１１）を求め、この出力ビットパ
    ターン（０１１）を他のアセンブリ（４）のために用い
    ることを特徴とする電気機器のアセンブリ。
  5. 【請求項５】 入力ビットパターン（例えば００１）が
    許容し得るビットパターン（１０１、１１０、０１１）
    のどれとも合致しないときに、出力ビットパターン（０
    ００）が許容し得るビットパターン（１０１、１１０、
    ０１１）のどれとも合致せず、特に出力ビットパターン
    （０００）の１の数が許容し得るビットパターン（１０
    １、１１０、０１１）の１の数と異なっていることを特
    徴とする請求項４記載のアセンブリ。
  6. 【請求項６】 評価回路（８）中に、許容し得るビット
    パターン（１０１、１１０、０１１）の１つと合致する
    終端ビットパターン（１１０）が記憶されており、 入力ビットパターン（１１０）が終端ビットパターン
    （１１０）と合致するときに、出力ビットパターン（０
    ００）が許容し得るビットパターン（１０１、１１０、
    ０１１）のどれとも合致せず、特に出力ビットパターン
    （０００）の１の数が許容し得るビットパターン（１０
    １、１１０、０１１）の１の数と異なっており、 入力ビットパターン（１０１）が許容し得るビットパタ
    ーン（１０１、１１０、０１１）の１つと合致するが終
    端ビットパターン（１１０）と合致しないときに、出力
    ビットパターン（例えば０１１）が許容し得るビットパ
    ターン（１０１、１１０、０１１）の１つと合致するが
    入力ビットパターン（例えば１０１）と合致しないこと
    を特徴とする請求項４または５記載のアセンブリ。
JP7229625A 1994-08-19 1995-08-16 アドレス割当て方法 Pending JPH0877095A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4429433A DE4429433C1 (de) 1994-08-19 1994-08-19 Adreßzuordnungsverfahren
DE4429433.6 1994-08-19

Publications (1)

Publication Number Publication Date
JPH0877095A true JPH0877095A (ja) 1996-03-22

Family

ID=6526087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7229625A Pending JPH0877095A (ja) 1994-08-19 1995-08-16 アドレス割当て方法

Country Status (4)

Country Link
US (1) US5740379A (ja)
JP (1) JPH0877095A (ja)
DE (1) DE4429433C1 (ja)
FR (1) FR2723793B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017536071A (ja) * 2014-10-17 2017-11-30 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム 電気的な装置で電気接点を構成するための方法およびシステム

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179810A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd ユニット選択装置
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
EP1932158A4 (en) * 2005-09-30 2008-10-15 Mosaid Technologies Inc MEMORY WITH OUTPUT CONTROL
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7747833B2 (en) * 2005-09-30 2010-06-29 Mosaid Technologies Incorporated Independent link and bank selection
DE102006001982A1 (de) * 2006-01-16 2007-07-19 Robert Bosch Gmbh Verfahren und Vorrichtung zur Adressvergabe in einem System mit mehreren parallel angeordneten Generatoreinheiten
US8069328B2 (en) * 2006-03-28 2011-11-29 Mosaid Technologies Incorporated Daisy chain cascade configuration recognition technique
US8364861B2 (en) * 2006-03-28 2013-01-29 Mosaid Technologies Incorporated Asynchronous ID generation
US8335868B2 (en) * 2006-03-28 2012-12-18 Mosaid Technologies Incorporated Apparatus and method for establishing device identifiers for serially interconnected devices
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
ES2498096T3 (es) * 2006-03-31 2014-09-24 Mosaid Technologies Incorporated Esquema de control de sistema de memoria Flash
KR100695437B1 (ko) * 2006-04-13 2007-03-16 주식회사 하이닉스반도체 멀티 포트 메모리 소자
EP2487794A3 (en) * 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8407395B2 (en) 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US8700818B2 (en) * 2006-09-29 2014-04-15 Mosaid Technologies Incorporated Packet based ID generation for serially interconnected devices
US7817470B2 (en) * 2006-11-27 2010-10-19 Mosaid Technologies Incorporated Non-volatile memory serial core architecture
US8010709B2 (en) * 2006-12-06 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US8271758B2 (en) * 2006-12-06 2012-09-18 Mosaid Technologies Incorporated Apparatus and method for producing IDS for interconnected devices of mixed type
US7818464B2 (en) * 2006-12-06 2010-10-19 Mosaid Technologies Incorporated Apparatus and method for capturing serial input data
US8331361B2 (en) * 2006-12-06 2012-12-11 Mosaid Technologies Incorporated Apparatus and method for producing device identifiers for serially interconnected devices of mixed type
US7853727B2 (en) * 2006-12-06 2010-12-14 Mosaid Technologies Incorporated Apparatus and method for producing identifiers regardless of mixed device type in a serial interconnection
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US8010710B2 (en) * 2007-02-13 2011-08-30 Mosaid Technologies Incorporated Apparatus and method for identifying device type of serially interconnected devices
US8122202B2 (en) * 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
JP5385156B2 (ja) * 2007-02-16 2014-01-08 モサイド・テクノロジーズ・インコーポレーテッド 半導体デバイスおよび複数の相互接続デバイスを有するシステムの電力消費を低減するための方法
US7796462B2 (en) * 2007-02-22 2010-09-14 Mosaid Technologies Incorporated Data flow control in multiple independent port
US8086785B2 (en) 2007-02-22 2011-12-27 Mosaid Technologies Incorporated System and method of page buffer operation for memory devices
WO2008101316A1 (en) * 2007-02-22 2008-08-28 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US7913128B2 (en) * 2007-11-23 2011-03-22 Mosaid Technologies Incorporated Data channel test apparatus and method thereof
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US7983099B2 (en) 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
US8594110B2 (en) * 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US8139390B2 (en) * 2008-07-08 2012-03-20 Mosaid Technologies Incorporated Mixed data rates in memory devices and systems
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) * 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US20100115172A1 (en) * 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
US8194481B2 (en) * 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US8037235B2 (en) * 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
JP2010245988A (ja) * 2009-04-09 2010-10-28 Yazaki Corp 通信アドレス検出装置、制御回路内蔵コネクタ、及び、通信アドレス検出方法
US8521980B2 (en) * 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8582382B2 (en) * 2010-03-23 2013-11-12 Mosaid Technologies Incorporated Memory system having a plurality of serially connected devices
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
GB8403229D0 (en) * 1984-02-07 1984-03-14 Standard Telephones Cables Ltd Wafer scale integrated circuit
US4727475A (en) * 1984-05-18 1988-02-23 Frederick Kiremidjian Self-configuring modular computer system with automatic address initialization
US5148389A (en) * 1988-04-05 1992-09-15 Convergent Technologies, Inc. Modular expansion bus configuration
US5179670A (en) * 1989-12-01 1993-01-12 Mips Computer Systems, Inc. Slot determination mechanism using pulse counting
EP0491480B1 (en) * 1990-12-17 1997-01-02 Hewlett-Packard Company Computer addressing apparatus
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
DE69212997T2 (de) * 1992-06-19 1997-05-28 Euro Cp Sarl Verfahren zur Adressierung einer Betriebseinrichtung und zur Verbindung von zwei Betriebseinrichtungen; Betriebseinrichtung und Anlage dafür
DE59206714D1 (de) * 1992-08-05 1996-08-08 Siemens Ag Informationsübertragungsverfahren zur Übertragung digitaler Informationen
US5530895A (en) * 1993-02-25 1996-06-25 Microsoft Corporation System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match
US5404460A (en) * 1994-01-28 1995-04-04 Vlsi Technology, Inc. Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus
US5553245A (en) * 1994-05-11 1996-09-03 Macronix International Co., Ltd. Automatic configuration of multiple peripheral interface subsystems in a computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017536071A (ja) * 2014-10-17 2017-11-30 フィリップ・モーリス・プロダクツ・ソシエテ・アノニム 電気的な装置で電気接点を構成するための方法およびシステム

Also Published As

Publication number Publication date
DE4429433C1 (de) 1995-10-26
FR2723793B1 (fr) 1997-01-17
FR2723793A1 (fr) 1996-02-23
US5740379A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
JPH0877095A (ja) アドレス割当て方法
EP1008943B1 (en) Cascade connection of communicating devices
EP0692753B1 (en) Control device
US4050098A (en) Self-addressing modules for programmable controller
US6535947B1 (en) Methods, systems and computer program products for logically segmenting devices on a universal serial bus
JP2007148540A (ja) システム電源及び電力供給システム
CN106155954A (zh) 一种模块识别和通信端口自动分配的系统及方法
JPS6130307B2 (ja)
CN103842214A (zh) 车辆数据设定系统及其输出设定方法
JPS6112304B2 (ja)
CN108121221A (zh) 一种机器人命令接口控制系统及方法
JPH02166946A (ja) ループ型ローカルエリアネットワークの集線装置
US20240119023A1 (en) Multicore system and method for communication within the same
US4015244A (en) Selective addressing system
US4636978A (en) Programmable status register arrangement
JPH089328B2 (ja) 電子連動装置の現場機器入出力装置
EP1669880B1 (en) Support identification device
JP2000076173A (ja) 情報処理システム及び情報処理システム内ｉｄ付与方法
KR19990061242A (ko) 스태킹 시스템의 자동 아이디 지정 장치 및 방법
JPH0487527A (ja) 配電装置
SU1013938A1 (ru) Устройство дл сопр жени электронных вычислительных машин
CN115733819A (zh) 一种实现通讯自动编址与故障定位的方法、设备及介质
KR100227484B1 (ko) 시디엠에이 이동통신 시스템의 알람 소스 발생장치
JPH01112351A (ja) オンライン・トランザクション制御システムの端末接続方式
JPS61115159A (ja) 信号列選択装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050127