JPH0875877A - タイマ回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で高機能化を図ったタイマ回路を
提供する。 【構成】 基準時間信号を計数するカウンタの計数値
を、入力信号の変化タイミングに同期してインプットキ
ャプチャレジスタに取り込むとともにかかる上記インプ
ットキャプチャレジスタに取り込まれた計数値を所定の
記憶回路に退避させるようにする。 【効果】 インプットキャプチャレジスタに取り込まれ
た計数値は、直ちに記憶回路に退避させられるからそれ
を何回でも使用できることなり、簡単な構成により任意
回数の時間計測が可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、タイマ回路に関し、
主にマイクロプロセッサに内蔵された時間計測用のもの
に利用して有効な技術に関するものである。

【０００２】

【従来の技術】マイクロプロセッサに内蔵されるタイマ
回路において、時間計測用にインプットキャプチャレジ
スタを２本用意しておいて、別々の条件によりカウンタ
の計数値を上記インプットキャプチャレジスタにコピー
し、その後に２本のレジスタの値を読み出して比較（減
算）することより時間計測を行う。このような２本のイ
ンプットキャプチャレジスタを備えたマイクロプロセッ
サの例として、（株）日立製作所から販売されているＳ
Ｈ７６００シリーズのマイクロプロセッサがある。

【０００３】

【発明が解決しようとする課題】本願発明者において
は、マイクロプロセッサの回路規模の増大と、データ処
理の複雑化に対応させるために簡単な構成により任意回
数の時間計測を可能にすることを考えた。

【０００４】この発明の目的は、簡単な構成で高機能化
を図ったタイマ回路を提供することにある。この発明の
前記ならびにそのほかの目的と新規な特徴は、本明細書
の記述および添付図面から明らかになるであろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、基準時間信号を計数するカ
ウンタの計数値を、入力信号の変化タイミングに同期し
てインプットキャプチャレジスタに取り込むとともにか
かる上記インプットキャプチャレジスタに取り込まれた
計数値を所定の記憶回路に退避させるようにする。

【０００６】

【作用】上記した手段によれば、インプットキャプチャ
レジスタに取り込まれた計数値は、直ちに記憶回路に退
避させられるからそれを何回でも使用できることなり、
簡単な構成により任意回数の時間計測が可能になる。

【０００７】

【実施例】図１には、マイクロプロセッサに搭載される
タイマユニットの一実施例のブロック図が示されてい
る。この実施例のタイマユニットは、図示しないマイク
ロプロセッサを構成する他回路のブロックとともに公知
の半導体製造技術により単結晶シリコンのような１個の
半導体基板上において形成される。

【０００８】この実施例のタイマユニットＴＭＵは、３
つのチャンネルＣｈ０ないしＣｈ２を持つ。各チャンネ
ルとも、オートロード方式の３２ビットダウンカウンタ
を搭載している。そして、チャンネルＣｈ２は、この発
明に係るインプットキャプチャ機能が搭載されている。

【０００９】各チャンネルともに、任意の時点で書き込
み／読み出し可能なオートロード用の３２ビット定数レ
ジスタおよび３２ビットダウンカウンタを搭載してい
る。各チャンネルとも、３２ビットダウンカウンタのア
ンダーフローの発生（Ｈ’００００００００→Ｈ’ＦＦ
ＦＦＦＦＦＦ）で割り込み要求を発生させる。そして、
各チャンネルとも、６種類のカウンタ入力クロックを選
択可能とされる。すなわち、外部クロックＴＣＬＫ、内
蔵のＲＴＣの出力クロック（１６ＫＨｚ）、Ｐφ／４、
Ｐφ／１６、Ｐφ／６４、Ｐφ／２５６の中から１つを
選択できる。ここで、Ｐφは、周辺モジュール用の内部
クロックであり、ＣＰＵ（中央処理ユニット）の動作ク
ロックφに対して、同一、１／２、１／４の周波数から
選ぶことができる。

【００１０】ここで、ＴＯＣＲはタイマアウトプットコ
ントロールレジスタであり、ＴＳＴＲはタイマースター
トレジスタであり、ＴＣＲ０〜２はタイマコントロール
レジスタであり、ＴＣＮＴ０〜２は３２ビットタイマカ
ウンタであり、ＴＣＯＲ０〜２は３２ビットタイマコン
スタントレジスタであり、ＴＣＰＲ２は３２ビットイン
プットキャプチャレジスタである。ＴＣＬＫは、クロッ
ク入力／クロック出力として利用され、その機能は外部
クロックの入力端子、インプットキャプチャ制御入力端
子、リアルタイムクロック（ＲＴＣ）出力端子とされ、
レジスタの設定により１つの機能が選ばれる。

【００１１】タイマアウトプットコントロールレジスタ
ＴＯＣＲは、読み出し／書き込み可能な８ビットのレジ
スタであり、外部端子のＴＣＬＫを外部クロックもしく
はインプットキャプチャ制御用の入力端子とするか、内
蔵ＲＴＣの出力クロック用の出力端子とするかを選ぶ。
このレジスタＴＯＣＲは、パワーオンリセット及びマニ
ュアルリセットで初期化されるが、スタンバイモードで
は初期化されない。初期化によりオール０にされ、ビッ
ト０が０ならＴＣＬＫを内蔵タイマ用の外部クロック入
力もしくはインプットキャプチャ制御用の入力端子にす
る。ビット０を１にすると、ＴＣＬＫを内蔵ＲＴＣの出
力クロックの出力端子にする。他の７ビットは予約ビッ
トであり、書き込みは無効にされる。読み出すと常に０
が出力される。

【００１２】タイマコントロールレジスタＴＣＲ０〜２
は、読み出し／書き込み可能な１６ビットのレジスタで
ある。タイマコントロールレジスタＴＣＲは、タイマカ
ンウタＴＣＮＴのアンダーフロー発生を示すフラグが１
にセットされたときに割り込み発生の制御を行い、カウ
ンタクロックの選択、外部クロック選択時のタイマカウ
ント条件の選択を行う。チャンネルＣｈ２に設けられた
レジスタＴＣＲ２では、チャンネルＣｈ２のインプット
キャプチャ機能の制御及びインプットキャプチャ時の割
り込み発生の制御を行う。このレジスタＴＣＲは、パワ
ーオンリセット及びマニュアルリセット時にオール０に
初期化される。チャンネルＣｈ２のレジスタＴＣＲ２の
ビット９は、インプットキャプチャ割り込みフラグとさ
れ、ＴＣＬＫ端子によりイップットキャプチャレジスタ
のセット指示が発生したときに、かかるフラグが１にセ
ットされて割り込み信号を発生させる。

【００１３】上記レジスタＴＣＲ２のビット７と６は、
インプットキャプチャ制御に用いられ、００ならイップ
ットキャプチャ機能を使用しないことを示し、１０なら
インプットキャプチャ機能を使用することを示し、上記
ビット９による割り込みを許可しないことを示し、１１
ならインプットキャプチャ機能を使用することを示し、
上記ビット９による割り込みを許可することを示す。他
のビットは、本願発明に直接関係がないのでその説明を
省略する。

【００１４】タイマカウンタＴＣＮＴ０〜２は、読み出
し／書き込み可能な３２ビットのレジスタである。タイ
マカウンタＴＣＮＴ０〜２は、入力されたクロックによ
りカウントダウン動作を行う。入力されたクロックは、
タイマコントロールレジスタＴＣＲ０〜２により選択さ
れる。タイマカウンタＴＣＮＴ０〜２のカウントダウン
動作の結果、アンダーフローが発生すると、対応するチ
ャンネルのタイマコントロールレジスタＴＣＲ０〜２の
アンダーフローフラグがセットされ、セットされた値か
らカウントダウン動作を続ける。

【００１５】この実施例における周辺モジュールバスは
１６ビットバス幅とされる。このため、ＴＣＮＴ０〜２
の読み出しを行なおうとすると、レジスタの上位側と下
位側のデータの読み出しに時間的な差が発生する。ＴＣ
ＮＴ０〜２は、逐次カウント動作を行っているため、上
記の時間的な差により読み出したレジスタの上位側と下
位側のデータがずれる可能性がある。そこで、この実施
例では、レジスタの上位側と下位側を別々に読み出すよ
うにせず、バッファレジスタが設けられており、かかる
バッファレジスタを介してＴＣＮＴに対する読み出し処
理を一括処理する。この処理により、３２ビットカウン
タが同一時刻で読み出すようにすることができる。

【００１６】インプットキャプチャレジスタＴＣＰＲ２
は、チャンネルＣｈ２にのみ内蔵されているインプット
キャプチャ機能用の３２ビットのレジスタである。イン
プットキャプチャレジスタＴＣＰＲ２は、読み出し可能
な３２ビットレジスタであり、レジスタＴＣＲ２のイン
プットキャプチャ制御によってＴＣＬＫ端子によるレジ
スタＴＣＰＲ２のセット条件が制御される。ＴＣＬＫ端
子によるかかるレジスタＴＣＰＲ２のセット指示が発生
すると、タイマカウンタＴＣＮＴ２の計数値がインプッ
トキャプチャレジスタＴＣＰＲ２にコピーされる。タイ
マカウンタＴＣＮＴ２は、パワーオンリセット、マニュ
アルリセット及びスタンバイモード時のいずれにおいて
も初期化されることはない。

【００１７】図２には、上記タイマユニットＴＭＵの基
本機能を説明するためのフローチャート図が示されてい
る。カウンタの概略動作は、次の通りである。タイマス
タートレジスタＴＳＴＲの特定のビットを１にセットす
ると、対応するチャンネルのタイマカウンタＴＣＮＴが
カウント動作を開始する。タイマカウンタＴＣＮＴがア
ンダーフローすると対応するタイマコントロールレジス
タＴＣＲのアンダーフローのフラグがセットされる。こ
のとき、タイマコントロールレジスタＴＣＲの他の特定
のビットが１ならば、中央処理ユニットＣＰＵに割り込
みを要求する。また、このとき、タイマカウンタＴＣＮ
ＴにはＴＯＣＲから値がコピーされて、ダウンカウント
動作を継続する。

【００１８】図２において、ステップ（１）では、タイ
マコントロールレジスタＴＣＲによりカウンタクロック
の選択が行われる。外部クロックを選択する場合には、
ＴＣＬＫを入力モードとし、エッジを指定する。ステッ
プ（２）では、タイマコントロールレジスタＴＣＲにア
ンダーフローが生じたてときに割り込みを発生させるか
否かを指定する。

【００１９】ステップ（３）では、インプットキャプチ
ャ機能を使用する場合、割り込み機能を使うかどうかも
含めて、タイマコントロールレジスタＴＣＲの設定を行
う。ステップ（４）では、タイマコンスタントレジスタ
ＴＣＯＲの設定を行う。ステップ（５）では、タイマカ
ウンタＴＣＮＴに初期値を設定する。そして、ステップ
（６）では、タイマスタートレジスタＴＳＴＲのスター
トビットに１にセットしてカウント動作を開始させる。

【００２０】図３には、この発明に係るインプットキャ
プチャ機能を説明するためのタイミング図が示されてい
る。インプットキャプチャ機能を使用する場合、タイマ
アウトプットコントロールレジスタＴＯＣＲの所定ビッ
トによりＴＣＬＫ端子を入力モードに設定し、タンマコ
ントロールレジスタＴＣＲに対してタイマ動作の動作ク
ロックを内部クロックか内蔵ＲＴＣクロックに設定す
る。また、タイマコントロールレジスタＴＣＲに対して
インプットキャプチャ機能の使用及び使用の際に割り込
みを発生させるかを指定し、上記ＴＣＬＫ端子の立ち上
がり／立ち下がりのどのエッジを使用してインプットキ
ャプチャレジスタＴＣＰＲ２にタイマカウンタＴＣＮＴ
２の計数値をセット（コピー）するかを指定する。同図
には、ＴＣＬＫ端子の立ち上がりエッジにインプットキ
ャプチャレジスタＴＣＰＲにタイマカウンタＴＣＮＴの
計数値をセットがセットされ、かつ割り込み信号ＩＣＰ
Ｉが発生される例が示されている。

【００２１】図４には、この発明に係るインプットキャ
プチャカウンタの動作を説明するためのフローチャート
図が示されている。ステップ（１）では、タイマカウン
タＴＣＮＴがフリーランカウンタとしてカウントアップ
又はカウントダウンを行っている。この実施例のタイマ
カンウタＴＣＮＴは、前述のようにダウンカウント動作
を行っている。

【００２２】このようなカウント動作中に、ステップ
（２）において上記ＴＣＬＫ端子の信号が立ち上がり又
は立ち下がりによるインプットキャプチャ要求あると、
ステップ（３）に移行し、上記タイマカンウタＴＣＮＴ
の計数値をイップットキャプチャレジスタＴＣＰＲにコ
ピー（セット）する。そして、ステップ（４）により割
り込みを発生させる。

【００２３】ステップ（５）の割り込みルーチンでは、
上記インプットキャプチャレジスタＴＣＰＲの値を、予
め決められたワークエリア（記憶回路）にコピーして退
避させる。これにより、上記上記インプットキャプチャ
レジスタＴＣＰＲを、次に発生するＴＣＬＫ端子からの
割り込み要求に使用することができる。上記ステップ
（５）での割り込みルーチンにおいては、ハードウェア
によりインプットキャプチャレジスタの値をレジスタ等
の記憶回路に記憶させるようにしてもよい。

【００２４】ステップ（５）の割り込みルーチンでは、
ＴＣＬＫ端子から少なくとも最初のインプットキャプチ
ャ要求に対しては、前記のようにインプットキャプチャ
レジスタＴＣＰＲの値を、予め決められたワークエリア
（記憶回路）にコピーして退避させるのみの処理とな
る。あるいは、複数回のインプットキャプチャ要求があ
る場合にも、インプットキャプチャ要求順に従って予め
決められたワークエリア（記憶回路）にコピーして退避
させるのみの処理となる。

【００２５】上記ステップ（５）による割り込み処理ル
ーチンの中、あるいは別の計測処理において、上記ワー
クエリアに退避させられた２以上の計数値を読み出し
て、それを減算させることにより時間計測を行うことが
できる。３以上のインプットキャプチャ要求に対応した
計数値がある場合には、それぞれの要求発生間隔を計測
するものの他、任意の順番間での時間計測もできる。

【００２６】この実施例では、回路的には上記のように
１つのインプットキャプチャレジスタを用いて任意の回
数の時間計測が可能になり、回路の簡素化を図りつつし
かもその機能の向上を実現することができる。

【００２７】インプットキャプチャ要求そのものを２以
上設ける構成としてよい。つまり、ＴＣＬＫ端子を２以
上設けて端子毎にコード化し、前記のようにインプット
キャプチャレジスタＴＣＰＲの値を、予め決められたワ
ークエリア（記憶回路）にコピーして退避させる際に、
どの端子からの要求によるものかを上記コードを付して
記憶させる。計測処理に際しては、上記コードによりイ
ンプットキャプチャ要求毎の処理を行うようにすること
ができる。

【００２８】図５には、この発明が適用されるマイクロ
プロセッサ（シングルチップマイクロコンピュータ）の
一実施例のブロック図が示されている。同図には、主要
な回路が代表として例示的に各ブロックが実際の半導体
基板上における幾何学的な配置に合わせて描かれてい
る。

【００２９】ＣＰＵは中央処理ユニットである。Ｃache
は、キャッシュメモリであり、演算器は算術論理演算を
行う。乗算器は乗算を行う。ＩＮＴＣは割り込み制御回
路である。ＭＭＵは、論理アドレスと物理アドレスとの
変換を行うメモリ管理ユニットである。ＤＭＡＣは、直
接メモリアクセス制御回路であり、Ｄ／Ａconverterは
ディジタル／アナログ変換器であり、Ａ／Ｄconverter
はアナログ／ディジタル変換器である。ＳＣＩはシリア
ルコミュニケーションインターフェイスである。ＣＰＧ
はクロックパルス発生回路であり、ドライバＤriver を
介して各回路ブロックにその動作に必要なクロックパル
スの供給を行うものである。そして、ＴＭＵがこの発明
に係るタイマ回路（タイマユニット）である。上記の他
に、必要に応じて各種周辺モジュールが設けられる。

【００３０】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 基準時間信号を計数するカウンタの計数値を、
入力信号の変化タイミングに同期してインプットキャプ
チャレジスタに取り込むとともにかかる上記インプット
キャプチャレジスタに取り込まれた計数値を所定の記憶
回路に退避させるようにすることより、インプットキャ
プチャレジスタを何回でも使用できることなり、簡単な
構成で任意回数の時間計測が可能になるという効果が得
られる。

【００３１】（２） 上記インプットキャプチャレジス
タに取り込まれた計数値を所定の記憶回路に退避させる
信号処理は、記憶回路に記憶された計数値により所定の
時間間隔を計算するデータ処理を含めて上記入力信号の
変化タイミングに同期して発生させられた割り込み信号
による割り込み処理ルーチンにおいてソフトウェア的に
行うようにすることにより、回路の簡素化が可能になる
という効果が得れる。

【００３２】（３） 上記インプットキャプチャレジス
タに取り込まれた計数値を所定の記憶回路に退避させる
信号処理は、上記入力信号に対応して形成された制御信
号により上記記憶回路の選択と書き込みを行う制御回路
により行うことにより、高速化とソフトウェアが簡単に
なるという効果が得られる。

【００３３】（４） 上記タイマ回路は、マイクロプロ
セッサ又はシングルチップマイクロコンピュータに搭載
されることにより、簡単な構成でしかも割り込み処理を
効果的に活用することができるという効果が得られる。

【００３４】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、タイ
マ回路は、それ自体が１つの周辺モジュール回路として
構成されてもよい。この場合でも、ＣＰＵ又はシングル
チップマイクロコンピュータと組み合わせてシステムを
構成し、前記同様なデータ処理によりインプットキャプ
チャ動作を行わせることができる。この発明は、タイマ
回路として広く利用できる。

【００３５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、基準時間信号を計数するカ
ウンタの計数値を、入力信号の変化タイミングに同期し
てインプットキャプチャレジスタに取り込むとともにか
かる上記インプットキャプチャレジスタに取り込まれた
計数値を所定の記憶回路に退避させるようにすることよ
り、インプットキャプチャレジスタを何回でも使用でき
ることなり、簡単な構成で任意回数の時間計測が可能に
なる。

【００３６】上記インプットキャプチャレジスタに取り
込まれた計数値を所定の記憶回路に退避させる信号処理
は、記憶回路に記憶された計数値により所定の時間間隔
を計算するデータ処理を含めて上記入力信号の変化タイ
ミングに同期して発生させられた割り込み信号による割
り込み処理ルーチンにおいてソフトウェア的に行うよう
にすることにより、回路の簡素化が可能になる。

【００３７】上記インプットキャプチャレジスタに取り
込まれた計数値を所定の記憶回路に退避させる信号処理
は、上記入力信号に対応して形成された制御信号により
上記記憶回路の選択と書き込みを行う制御回路により行
うことにより、高速化とソフトウェアが簡単になる。

【００３８】上記タイマ回路をマイクロプロセッサ又は
シングルチップマイクロコンピュータに搭載されること
により、簡単な構成でしかも割り込み処理を効果的に活
用することができる。

【図面の簡単な説明】

【図１】マイクロプロセッサに搭載されるタイマユニッ
トＴＭＵの一実施例を示すブロック図である。

【図２】上記タイマユニットＴＭＵの基本機能を説明す
るためのフローチャート図である。

【図３】この発明に係るインプットキャプチャ機能を説
明するためのタイミング図である。

【図４】この発明に係るインプットキャプチャカウンタ
の動作を説明するためのフローチャート図である。

【図５】この発明が適用されるマイクロプロセッサ（シ
ングルチップマイクロコンピュータ）の一実施例を示す
ブロック図である。

【符号の説明】

ＴＯＣＲ…タイマアウトプットコントロールレジスタ、
ＴＳＴＲ…タイマスタートレジスタ、ＴＣＲ…タイマコ
ントロールレジスタ、ＴＣＮＴ０〜２…タイマカウン
タ、ＴＣＯＲ０〜２…タイマコンスタントレジスタ、Ｔ
ＣＰＲ２…インプットキャプチャレジスタ、ＣＰＵ…中
央処理ユニット、Ｃache…キャッシュメモリ、ＩＮＴＣ
…割り込み制御回路、ＭＭＵ…メモリ管理ユニット、Ｄ
ＭＡＣ…直接メモリアクセス制御回路、Ｄ／Ａconverte
r …ディジタル／アナログ変換器、Ａ／Ｄconverter …
アナログ／ディジタル変換器、ＳＣＩ…シリアルコミュ
ニケーションインターフェイス、ＴＭＵ…タイマ回路、
ＣＰＧ…クロックパルス発生回路、Ｄriver …ドライ
バ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 真一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基準時間信号を計数するカウンタと、入
   力信号の変化タイミングに同期して上記カウンタの計数
   値をインプットキャプチャレジスタに取り込むとともに
   かかる上記インプットキャプチャレジスタに取り込まれ
   た計数値を所定の記憶回路に退避させるようにしてなる
   ことを特徴とするタイマ回路。
2. 【請求項２】 上記インプットキャプチャレジスタに取
   り込まれた計数値を所定の記憶回路に退避させる信号処
   理は、記憶回路に記憶された計数値により所定の時間間
   隔を計算するデータ処理を含めて上記入力信号の変化タ
   イミングに同期して発生させられた割り込み信号による
   割り込み処理ルーチンにおいてソフトウェア的に行われ
   るものであることを特徴とする請求項１のタイマ回路。
3. 【請求項３】 上記インプットキャプチャレジスタに取
   り込まれた計数値を所定の記憶回路に退避させる信号処
   理は、上記入力信号に対応して形成された制御信号によ
   り上記記憶回路の選択と書き込みを行う制御回路により
   行われるものであることを特徴とする請求項１のタイマ
   回路。
4. 【請求項４】 上記タイマ回路は、マイクロプロセッサ
   又はシングルチップマイクロコンピュータに搭載される
   ものであることを特徴とする請求項１、請求項２又は請
   求項３のタイマ回路。