JPH0869749A - マイクロチップ電子源の製造方法 - Google Patents
マイクロチップ電子源の製造方法Info
- Publication number
- JPH0869749A JPH0869749A JP20825195A JP20825195A JPH0869749A JP H0869749 A JPH0869749 A JP H0869749A JP 20825195 A JP20825195 A JP 20825195A JP 20825195 A JP20825195 A JP 20825195A JP H0869749 A JPH0869749 A JP H0869749A
- Authority
- JP
- Japan
- Prior art keywords
- microchip
- layer
- manufacturing
- electron source
- gate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 大面積のマイクロチップ電子源を効率よく製
造する方法を提供する。 【解決手段】 絶縁性基板（１０）と、その上に設けら
れた陰極導電体（１２）と、その上に設けられた電気絶
縁層（１４）と、その上に設けられた電気導電性のゲー
ト層（１６）と、ゲート層および電気絶縁層を貫通して
形成された孔（１８、１９）とを有し、各孔内には、電
子放出性金属材料のマイクロチップ（６２）が形成され
ている構造物（４９）を製造する方法である。ゲート層
（１６）上に電気絶縁性の保護層（５０）を形成し、各
孔の内底から電子放出性金属材料の化学的堆積物を成長
させる。次に保護層（５０）を除去し、金属材料堆積物
を電気的にエッチングしてマイクロチップ（６２）を形
成する。フラットスクリーンの製造に適用できる。
造する方法を提供する。 【解決手段】 絶縁性基板（１０）と、その上に設けら
れた陰極導電体（１２）と、その上に設けられた電気絶
縁層（１４）と、その上に設けられた電気導電性のゲー
ト層（１６）と、ゲート層および電気絶縁層を貫通して
形成された孔（１８、１９）とを有し、各孔内には、電
子放出性金属材料のマイクロチップ（６２）が形成され
ている構造物（４９）を製造する方法である。ゲート層
（１６）上に電気絶縁性の保護層（５０）を形成し、各
孔の内底から電子放出性金属材料の化学的堆積物を成長
させる。次に保護層（５０）を除去し、金属材料堆積物
を電気的にエッチングしてマイクロチップ（６２）を形
成する。フラットスクリーンの製造に適用できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばフラットデ
ィスプレイの製造に使用されるマイクロチップ電子源の
製造方法に関する。
ィスプレイの製造に使用されるマイクロチップ電子源の
製造方法に関する。
【０００２】
【従来の技術】一方の電極の先端が尖っている一対の電
極間に電位差を与えた場合には、尖っている電極の先端
の電界強度を、電極尖端から電子が放出される約１０7
Ｖ／ｃｍまで容易に高めることができる。この原理は、
電子放出用加熱線の代替として使用可能な冷電子放出源
を得るために使用されている。冷電子放出源は、電子放
出用加熱線を加熱して電子を放出させる場合に比して、
応答速度が速く、消費電力が小さく、小型化が容易であ
るという利点を有する。
極間に電位差を与えた場合には、尖っている電極の先端
の電界強度を、電極尖端から電子が放出される約１０7
Ｖ／ｃｍまで容易に高めることができる。この原理は、
電子放出用加熱線の代替として使用可能な冷電子放出源
を得るために使用されている。冷電子放出源は、電子放
出用加熱線を加熱して電子を放出させる場合に比して、
応答速度が速く、消費電力が小さく、小型化が容易であ
るという利点を有する。
【０００３】この種の冷電子放出源の重要な適用例は、
平面型テレビ管などの「マイクロチップ電子源」であ
り、フラット管またはフラットスクリーンの原理を図１
および図２に示す。図１はフラットスクリーンの要部の
断面図を示し、図２はフラットスクリーンの要部の斜視
図を示している。図１および図２に示すフラットスクリ
ーンは、マイクロチップ電子源２と、ガラス基板４とを
有し、電子源２とガラス基板４との間には厚さ一定の間
隙が形成され、この間隙は真空にされている。
平面型テレビ管などの「マイクロチップ電子源」であ
り、フラット管またはフラットスクリーンの原理を図１
および図２に示す。図１はフラットスクリーンの要部の
断面図を示し、図２はフラットスクリーンの要部の斜視
図を示している。図１および図２に示すフラットスクリ
ーンは、マイクロチップ電子源２と、ガラス基板４とを
有し、電子源２とガラス基板４との間には厚さ一定の間
隙が形成され、この間隙は真空にされている。
【０００４】ガラス基板４には、電子源２に対向するよ
うに、導電性を有する透明な透明導電層６が形成されて
いる。この透明導電層６は、例えばインジウムおよび酸
化錫で形成されたもので、その上には、蛍光体等の陰極
線ルミネッセンス要素８が形成されている。
うに、導電性を有する透明な透明導電層６が形成されて
いる。この透明導電層６は、例えばインジウムおよび酸
化錫で形成されたもので、その上には、蛍光体等の陰極
線ルミネッセンス要素８が形成されている。
【０００５】マイクロチップ電子源２は、ガラス等で形
成された電気絶縁性基板１０を有し、この電気絶縁性基
板１０上には、複数の長細い陰極導電体１２が互いに平
行に配列されることにより、スクリーンのコラム（縦
列）が構成されている。これらの陰極導電体１２は、シ
リカ等の電気絶縁層１４で被覆されている。
成された電気絶縁性基板１０を有し、この電気絶縁性基
板１０上には、複数の長細い陰極導電体１２が互いに平
行に配列されることにより、スクリーンのコラム（縦
列）が構成されている。これらの陰極導電体１２は、シ
リカ等の電気絶縁層１４で被覆されている。
【０００６】電気絶縁層１４上には、複数の別の長細い
電気導電体１５が互いに平行に配置され、これら導電体
（またはゲート）１５は、前記スクリーンの縦列と直交
する方向へ向けられ、横列が構成されている。
電気導電体１５が互いに平行に配置され、これら導電体
（またはゲート）１５は、前記スクリーンの縦列と直交
する方向へ向けられ、横列が構成されている。
【０００７】陰極導電体１２とゲート１５との各交差部
には、電気絶縁層１４およびゲート１５を貫通して孔１
８、１９が形成され、これら孔１８、１９内には、陰極
導電体１２上に電子放出材料からなる円錐状のマイクロ
チップ２０がそれぞれ形成されている。また、図２に示
すように、透明導電層６の前記各交差部に対向する部分
には、蛍光体８が形成されている。
には、電気絶縁層１４およびゲート１５を貫通して孔１
８、１９が形成され、これら孔１８、１９内には、陰極
導電体１２上に電子放出材料からなる円錐状のマイクロ
チップ２０がそれぞれ形成されている。また、図２に示
すように、透明導電層６の前記各交差部に対向する部分
には、蛍光体８が形成されている。
【０００８】ゲート１５とマイクロチップ２０との間に
適当な電位差を与えることにより、マイクロチップ２０
の尖端から電子が放出され、これら電子は、陽極となる
透明導電層６とゲート１５との間に与えられる電位差に
より加速される。そして、これら電子２２により蛍光体
８が励起され、光２４を放出する。したがって、スクリ
ーンの縦横の各電極１２，１５に電圧を順次供給するこ
とにより、画像を形成することが可能である。
適当な電位差を与えることにより、マイクロチップ２０
の尖端から電子が放出され、これら電子は、陽極となる
透明導電層６とゲート１５との間に与えられる電位差に
より加速される。そして、これら電子２２により蛍光体
８が励起され、光２４を放出する。したがって、スクリ
ーンの縦横の各電極１２，１５に電圧を順次供給するこ
とにより、画像を形成することが可能である。
【０００９】電圧を供給された縦横の電極１２，１５の
交差部に位置するマイクロチップ２０のみが電子を放出
して、画素を形成する。このようにして、１画素は数百
のマイクロチップ２０により励起される。マイクロチッ
プ２０一つの大きさは約１μｍ、一般には１．５μｍで
あり、隣接するマイクロチップ２０間の距離は数μｍ、
一般には５μｍとされている。
交差部に位置するマイクロチップ２０のみが電子を放出
して、画素を形成する。このようにして、１画素は数百
のマイクロチップ２０により励起される。マイクロチッ
プ２０一つの大きさは約１μｍ、一般には１．５μｍで
あり、隣接するマイクロチップ２０間の距離は数μｍ、
一般には５μｍとされている。
【００１０】マイクロチップ２０を上記のように小さく
する理由は、第１には、ゲート１５とマイクロチップ２
０との間に印可すべき電圧を小さく（電圧約５０Ｖ）す
るためであり、第２には、単位面積あたりの放出電流を
十分に大きくする（約１ｍＡ／ｍｍ2 ）ためである。し
たがって、通常のフラットスクリーンでは、数ｄｍ2の
面積内に１ｍｍ2 当たり約１０，０００もの高密度でマ
イクロチップを形成しなければならない。
する理由は、第１には、ゲート１５とマイクロチップ２
０との間に印可すべき電圧を小さく（電圧約５０Ｖ）す
るためであり、第２には、単位面積あたりの放出電流を
十分に大きくする（約１ｍＡ／ｍｍ2 ）ためである。し
たがって、通常のフラットスクリーンでは、数ｄｍ2の
面積内に１ｍｍ2 当たり約１０，０００もの高密度でマ
イクロチップを形成しなければならない。
【００１１】
【発明が解決しようとする課題】現在製造されているフ
ラットスクリーンは約５ｄｍ2 の面積であるが、将来的
には１ｍ2 のフラットスクリーンも製造されると考えら
れる。しかし、従来のマイクロチップ製造法では、その
ような大きな面積を有するマイクロチップ電子源を製造
することが不可能だった。
ラットスクリーンは約５ｄｍ2 の面積であるが、将来的
には１ｍ2 のフラットスクリーンも製造されると考えら
れる。しかし、従来のマイクロチップ製造法では、その
ような大きな面積を有するマイクロチップ電子源を製造
することが不可能だった。
【００１２】最も広く用いられているマイクロチップ製
造法は、発明者の名にちなんでＳｐｉｎｄｔ法と呼ばれ
ている。この方法は、例えば以下の文献に記載されてい
る。 （１） C.A. Spindt, J. Appl. Phys., vol.39, p.350
4, 1968. 図３は、この方法の説明図である。絶縁基板１０上には
陰極導電体１２および電気絶縁層１４が形成され、さら
に電気絶縁層１４上には導電性を有するゲート層１６が
形成されている。実際のゲートは、以下の手順でマイク
ロチップ２０を形成した後に、前記ゲート層１６を加工
して形成される。
造法は、発明者の名にちなんでＳｐｉｎｄｔ法と呼ばれ
ている。この方法は、例えば以下の文献に記載されてい
る。 （１） C.A. Spindt, J. Appl. Phys., vol.39, p.350
4, 1968. 図３は、この方法の説明図である。絶縁基板１０上には
陰極導電体１２および電気絶縁層１４が形成され、さら
に電気絶縁層１４上には導電性を有するゲート層１６が
形成されている。実際のゲートは、以下の手順でマイク
ロチップ２０を形成した後に、前記ゲート層１６を加工
して形成される。
【００１３】まず、電気絶縁層１４およびゲート層１６
に孔１８、１９をそれぞれ形成し、ニッケル層１６ａを
斜入射（入射角度を傾斜させる）の真空蒸着法によりゲ
ート層１６上に形成する。
に孔１８、１９をそれぞれ形成し、ニッケル層１６ａを
斜入射（入射角度を傾斜させる）の真空蒸着法によりゲ
ート層１６上に形成する。
【００１４】マイクロチップ２０は電子放出性材料２６
を堆積することにより得られる。この時、同時に電子放
出性材料の層２８がゲート層１６ａ上に形成され、これ
らの層１６，１６ａに開口している孔１９は、電子放出
性材料層２８の厚さが増大するにつれ漸次開口径が小さ
くなっていく。
を堆積することにより得られる。この時、同時に電子放
出性材料の層２８がゲート層１６ａ上に形成され、これ
らの層１６，１６ａに開口している孔１９は、電子放出
性材料層２８の厚さが増大するにつれ漸次開口径が小さ
くなっていく。
【００１５】堆積または蒸着は顕著な方向性を有するか
ら、層１６，１６ａに形成される孔１９の開口径が小さ
くなるにつれて孔１８内に形成される堆積部の直径は漸
次小さくなっていき、孔１８内の堆積物は先端が尖って
いきマイクロチップ２０が形成される。次に、ニッケル
層１６ａを選択的に溶解することにより、電子放出性材
料の層２８を除去し、マイクロチップ２０を露出させ
る。
ら、層１６，１６ａに形成される孔１９の開口径が小さ
くなるにつれて孔１８内に形成される堆積部の直径は漸
次小さくなっていき、孔１８内の堆積物は先端が尖って
いきマイクロチップ２０が形成される。次に、ニッケル
層１６ａを選択的に溶解することにより、電子放出性材
料の層２８を除去し、マイクロチップ２０を露出させ
る。
【００１６】この公知方法によれば、ゲート層の孔その
ものによってマイクロチップが位置規制されるので、マ
イクロリソグラフィーマスクを正確に配置する必要がな
い。したがって、まずマイクロチップを形成し、次に、
慣用されているマイクロリソグラフィー法でゲート層の
孔を１μｍを越える位置決め精度で形成することは、大
面積の場合は本質的に不可能である。
ものによってマイクロチップが位置規制されるので、マ
イクロリソグラフィーマスクを正確に配置する必要がな
い。したがって、まずマイクロチップを形成し、次に、
慣用されているマイクロリソグラフィー法でゲート層の
孔を１μｍを越える位置決め精度で形成することは、大
面積の場合は本質的に不可能である。
【００１７】マイクロチップの他の製造方法は、以下の
文献に開示されている。 （２）Oxidation-Sharpened Gated Field Emitter Arra
y Process, N.E.McGruer et al., IEEE Transactions o
n Election Devices, (38) 1991,October, No. 10.
文献に開示されている。 （２）Oxidation-Sharpened Gated Field Emitter Arra
y Process, N.E.McGruer et al., IEEE Transactions o
n Election Devices, (38) 1991,October, No. 10.
【００１８】図４は上記方法を示す図であり、符号３０
はシリコン基板である。この方法ではまず、シリコン基
板３０の表面を酸化し、次に酸化によって形成されたシ
リカ層を加工して円板部３２を形成する。これら円板部
３２をマスクとして使用しながら、シリコン基板３０に
対して反応性イオンエッチングを行うことにより、シリ
コン支柱３４を形成する。さらにシリカ３８を基板３０
上に蒸着することにより、シリカ層３６を形成する。こ
の時、各円板部３２上にもシリカ層４０が形成される。
その後、シリコン支柱３４を熱酸化し、マイクロチップ
４２を形成する。
はシリコン基板である。この方法ではまず、シリコン基
板３０の表面を酸化し、次に酸化によって形成されたシ
リカ層を加工して円板部３２を形成する。これら円板部
３２をマスクとして使用しながら、シリコン基板３０に
対して反応性イオンエッチングを行うことにより、シリ
コン支柱３４を形成する。さらにシリカ３８を基板３０
上に蒸着することにより、シリカ層３６を形成する。こ
の時、各円板部３２上にもシリカ層４０が形成される。
その後、シリコン支柱３４を熱酸化し、マイクロチップ
４２を形成する。
【００１９】次に、シリカ層３６上に導電性材料を堆積
させて、ゲート層４４を形成する。この堆積の過程で、
導電性材料の層４６が、円板部３２上のシリカ層４０上
にも形成される。その後、円板部３２、円板部３２上の
層４０、４６、およびマイクロチップ４２を被覆してい
るシリカを除去する。
させて、ゲート層４４を形成する。この堆積の過程で、
導電性材料の層４６が、円板部３２上のシリカ層４０上
にも形成される。その後、円板部３２、円板部３２上の
層４０、４６、およびマイクロチップ４２を被覆してい
るシリカを除去する。
【００２０】上記２種の公知方法の欠点は、堆積または
蒸着の方向性を正確に決定しなければならない点にあ
る。例えば、図３に示すように、蒸着ビームＦの傾斜角
度θは、ゲート層１６に形成された孔１９の位置の関数
として変化する。このため、図５に示すように、傾斜角
度θが増大するにつれ、マイクロチップ４２の軸線Ｙと
基板１０の表面とがなす角度が９０゜よりも小さくな
る。
蒸着の方向性を正確に決定しなければならない点にあ
る。例えば、図３に示すように、蒸着ビームＦの傾斜角
度θは、ゲート層１６に形成された孔１９の位置の関数
として変化する。このため、図５に示すように、傾斜角
度θが増大するにつれ、マイクロチップ４２の軸線Ｙと
基板１０の表面とがなす角度が９０゜よりも小さくな
る。
【００２１】このため、マイクロチップの形状が不均一
になり、電子放出特性がばらつくだけでなく、場合によ
ってはマイクロチップとゲート層とが短絡するおそれも
あった。
になり、電子放出特性がばらつくだけでなく、場合によ
ってはマイクロチップとゲート層とが短絡するおそれも
あった。
【００２２】上記問題を解決するには、蒸着材料２６を
保持する蒸発源４８と、蒸着材料を蒸着すべき基板表面
との距離Ｌを十分に大きくすることにより、傾斜角度θ
を許容範囲内に留めることが考えられる。しかし、その
ような手段を採るとマイクロチップ製造装置が巨大化
し、蒸着効率も低下することが避けられなかった。本発
明は、上述した問題を解決することを課題としている。
保持する蒸発源４８と、蒸着材料を蒸着すべき基板表面
との距離Ｌを十分に大きくすることにより、傾斜角度θ
を許容範囲内に留めることが考えられる。しかし、その
ような手段を採るとマイクロチップ製造装置が巨大化
し、蒸着効率も低下することが避けられなかった。本発
明は、上述した問題を解決することを課題としている。
【００２３】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るマイクロチップ電子源の製造方法は、
電気絶縁性の基板と、この基板上に設けられた少なくと
も一つの陰極導電体と、これら陰極導電体上に設けられ
た電気絶縁層と、前記電気絶縁層上に設けられた電気導
電性を有するゲート層と、前記各陰極導電体に対応する
箇所で前記ゲート層および前記電気絶縁層を貫通して形
成された複数の孔とを有し、前記各孔内には、電子放出
性金属材料からなるマイクロチップが、各孔に対応した
前記陰極導電体に接して形成されている構造物を製造す
るためのマイクロチップ電子源の製造方法であって、前
記ゲート層上に電気絶縁性を有する保護層を形成する工
程と、前記各孔の内底に、前記孔から突出する前記電子
放出性金属材料の化学的堆積物を形成する工程と、前記
保護層を除去する工程と、前記金属材料堆積物を電気的
にエッチングすることにより、前記マイクロチップを形
成する工程とを具備することを特徴としている。
め、本発明に係るマイクロチップ電子源の製造方法は、
電気絶縁性の基板と、この基板上に設けられた少なくと
も一つの陰極導電体と、これら陰極導電体上に設けられ
た電気絶縁層と、前記電気絶縁層上に設けられた電気導
電性を有するゲート層と、前記各陰極導電体に対応する
箇所で前記ゲート層および前記電気絶縁層を貫通して形
成された複数の孔とを有し、前記各孔内には、電子放出
性金属材料からなるマイクロチップが、各孔に対応した
前記陰極導電体に接して形成されている構造物を製造す
るためのマイクロチップ電子源の製造方法であって、前
記ゲート層上に電気絶縁性を有する保護層を形成する工
程と、前記各孔の内底に、前記孔から突出する前記電子
放出性金属材料の化学的堆積物を形成する工程と、前記
保護層を除去する工程と、前記金属材料堆積物を電気的
にエッチングすることにより、前記マイクロチップを形
成する工程とを具備することを特徴としている。
【００２４】本発明に係る好ましい実施形態では、効率
を高めるとともに方法を単純化するために、前記金属材
料堆積物を電気的にエッチングする際に、前記ゲート層
を陰極として使用する。
を高めるとともに方法を単純化するために、前記金属材
料堆積物を電気的にエッチングする際に、前記ゲート層
を陰極として使用する。
【００２５】前記エッチング工程においては、エッチン
グと同時に、金属材料堆積物の近傍に位置する電解液を
周知の方法で再生することにより、金属イオン濃度の上
昇を防ぐことが望ましい。これにより、エッチング速度
の低下を防ぐとともに、マイクロチップ近傍のゲート上
に金属材料が再析出することが抑止できる。
グと同時に、金属材料堆積物の近傍に位置する電解液を
周知の方法で再生することにより、金属イオン濃度の上
昇を防ぐことが望ましい。これにより、エッチング速度
の低下を防ぐとともに、マイクロチップ近傍のゲート上
に金属材料が再析出することが抑止できる。
【００２６】再析出を制限または調整しながら、ゲート
の全面に金属材料を再析出させることにより、ゲートの
孔の開口径を縮小することが可能であるから、マイクロ
チップからの電子放出性を良好にするうえで好都合であ
る。
の全面に金属材料を再析出させることにより、ゲートの
孔の開口径を縮小することが可能であるから、マイクロ
チップからの電子放出性を良好にするうえで好都合であ
る。
【００２７】ゲート層上に形成すべき保護層は、絶縁性
材料を斜入射で蒸着または付着させる方法によっても形
成することができる。しかし、より好ましくは、保護層
はゲート層を陽極酸化することにより形成される。ゲー
ト層はニオブ、タンタル、またはアルミニウムによって
形成することができる。
材料を斜入射で蒸着または付着させる方法によっても形
成することができる。しかし、より好ましくは、保護層
はゲート層を陽極酸化することにより形成される。ゲー
ト層はニオブ、タンタル、またはアルミニウムによって
形成することができる。
【００２８】前記金属材料は、鉄、ニッケル、クロム、
Ｆｅ−Ｎｉ、金、銀、および銅から選択される物質であ
ってもよい。前記保護層は、化学的エッチングで除去さ
れてもよいし、また、反応性イオンエッチングにより除
去されてもよい。
Ｆｅ−Ｎｉ、金、銀、および銅から選択される物質であ
ってもよい。前記保護層は、化学的エッチングで除去さ
れてもよいし、また、反応性イオンエッチングにより除
去されてもよい。
【００２９】
【発明の実施の形態】図６〜図１０は、本発明に係るマ
イクロチップ電子源の製造方法の一実施形態を示す断面
拡大図である。この実施形態では、図６に示すように、
先に図３で説明した構造物４９を形成する。この構造物
４９は、電気絶縁性の基板１０と、この電気絶縁性基板
１０上に形成された複数の陰極導電体１２と、これら陰
極導電体１２上に形成された電気絶縁層１４と、電気絶
縁層１４上に形成された電気導電性を有するゲート層１
６とを有している。なお、本発明の他の実施形態とし
て、陰極導電体１２は一つであってもよい。電気絶縁層
１４およびゲート層１６を貫通して、実質的に円形の孔
１８、１９が形成されている。このような構造物４９を
製造する方法は、従来より周知である。
イクロチップ電子源の製造方法の一実施形態を示す断面
拡大図である。この実施形態では、図６に示すように、
先に図３で説明した構造物４９を形成する。この構造物
４９は、電気絶縁性の基板１０と、この電気絶縁性基板
１０上に形成された複数の陰極導電体１２と、これら陰
極導電体１２上に形成された電気絶縁層１４と、電気絶
縁層１４上に形成された電気導電性を有するゲート層１
６とを有している。なお、本発明の他の実施形態とし
て、陰極導電体１２は一つであってもよい。電気絶縁層
１４およびゲート層１６を貫通して、実質的に円形の孔
１８、１９が形成されている。このような構造物４９を
製造する方法は、従来より周知である。
【００３０】この実施形態では、基板１０はガラスで形
成され、陰極導電体１２はクロムと銅の２層から形成さ
れ、電気絶縁層１４はシリカで形成され、ゲート層１６
はニオブ、タンタル、またはアルミニウムで形成されて
いる。次に図７に示すように、ゲート層１６上に保護層
を形成する。そのための方法としては、斜入射によりシ
リカをゲート層１６上に蒸着する方法が採用できる。
成され、陰極導電体１２はクロムと銅の２層から形成さ
れ、電気絶縁層１４はシリカで形成され、ゲート層１６
はニオブ、タンタル、またはアルミニウムで形成されて
いる。次に図７に示すように、ゲート層１６上に保護層
を形成する。そのための方法としては、斜入射によりシ
リカをゲート層１６上に蒸着する方法が採用できる。
【００３１】しかし、より好ましくは、ゲート層１６を
陽極酸化することにより、図７に示すようにゲート層１
６の露出面に酸化物、すなわちこの実施形態の場合には
酸化ニオブ、酸化タンタル、または酸化アルミニウムの
保護層を形成する方法が採用できる。陽極酸化法で保護
層を形成すれば、斜入射の蒸着法による場合よりもゲー
ト層１６上に形成される保護層の信頼性を高めることが
できるうえ、実施が容易である。
陽極酸化することにより、図７に示すようにゲート層１
６の露出面に酸化物、すなわちこの実施形態の場合には
酸化ニオブ、酸化タンタル、または酸化アルミニウムの
保護層を形成する方法が採用できる。陽極酸化法で保護
層を形成すれば、斜入射の蒸着法による場合よりもゲー
ト層１６上に形成される保護層の信頼性を高めることが
できるうえ、実施が容易である。
【００３２】次に、図８に示すように、電解めっき法に
より孔１８の内底面に金属材料を析出させ、この析出物
の先端が孔１８から突出してその一部が保護層５０より
高くなるまで成長させる。このためには、保護層５０が
形成された構造物４９を、適当な電解めっき浴５４（付
着させるべき金属材料のイオンを含む）に浸漬するとと
もに、同じ金属材料からなるブロック５６も電解めっき
浴５４に浸漬する。
より孔１８の内底面に金属材料を析出させ、この析出物
の先端が孔１８から突出してその一部が保護層５０より
高くなるまで成長させる。このためには、保護層５０が
形成された構造物４９を、適当な電解めっき浴５４（付
着させるべき金属材料のイオンを含む）に浸漬するとと
もに、同じ金属材料からなるブロック５６も電解めっき
浴５４に浸漬する。
【００３３】例えば、金属材料がＦｅ−Ｎｉであれば、
電解めっき浴として以下の組成が例示できる。 ＮｉＣｌ2・６Ｈ2Ｏ ５０ｇ／ｌ ＮｉＳＯ4・６Ｈ2Ｏ ２１ｇ／ｌ ＦｅＳＯ4 ２ｇ／ｌ Ｈ3ＢＯ3 ２５ｇ／ｌ サッカリンナトリウム ０．８ｇ／ｌ
電解めっき浴として以下の組成が例示できる。 ＮｉＣｌ2・６Ｈ2Ｏ ５０ｇ／ｌ ＮｉＳＯ4・６Ｈ2Ｏ ２１ｇ／ｌ ＦｅＳＯ4 ２ｇ／ｌ Ｈ3ＢＯ3 ２５ｇ／ｌ サッカリンナトリウム ０．８ｇ／ｌ
【００３４】金属材料がＦｅ−Ｎｉである場合には、電
解めっき条件として以下の条件が使用できる。 電流密度： ０．５〜２ｍＡ／ｃｍ2 電圧： １〜２Ｖ 温度： 周囲温度 陰極導電体１２を陰極、ブロック５６を陽極に接続する
ことにより電解めっきが行われる。
解めっき条件として以下の条件が使用できる。 電流密度： ０．５〜２ｍＡ／ｃｍ2 電圧： １〜２Ｖ 温度： 周囲温度 陰極導電体１２を陰極、ブロック５６を陽極に接続する
ことにより電解めっきが行われる。
【００３５】このような電解めっきにより、孔１８の内
部では、陰極導電体１２の表面から前記金属材料が析出
し、導電性要素６０が形成される。これらの導電性要素
６０は保護層５０によりゲート層１６から電気的に絶縁
されている。次に、図９に示すように保護層５０を化学
的エッチングまたは反応性イオンエッチング等により除
去する。
部では、陰極導電体１２の表面から前記金属材料が析出
し、導電性要素６０が形成される。これらの導電性要素
６０は保護層５０によりゲート層１６から電気的に絶縁
されている。次に、図９に示すように保護層５０を化学
的エッチングまたは反応性イオンエッチング等により除
去する。
【００３６】さらに、図１０に示すように、導電性要素
６０を電解エッチングすることにより、マイクロチップ
６２を形成する。そのためには、保護層５０が除去され
た構造物を適当な電解浴に浸漬する。電解浴としては、
例えばＦｅ−Ｎｉを溶解する場合には、３７％塩酸を１
０％、水を９０％含む溶液が使用できる。さらに、陰極
導電体１２を適当な電源６６の陽極、ゲート層１６を電
源６６の陰極に接続して、電位差を形成する。Ｆｅ−Ｎ
ｉを溶解する場合に適切な電位差は１〜２Ｖである。
６０を電解エッチングすることにより、マイクロチップ
６２を形成する。そのためには、保護層５０が除去され
た構造物を適当な電解浴に浸漬する。電解浴としては、
例えばＦｅ−Ｎｉを溶解する場合には、３７％塩酸を１
０％、水を９０％含む溶液が使用できる。さらに、陰極
導電体１２を適当な電源６６の陽極、ゲート層１６を電
源６６の陰極に接続して、電位差を形成する。Ｆｅ−Ｎ
ｉを溶解する場合に適切な電位差は１〜２Ｖである。
【００３７】電解中には電解液を攪拌または循環させ
て、導電性要素６０の近傍におけるイオン濃度の上昇を
防ぐことが好ましい。電解中に、導電性要素６０を形成
する材料は孔１８の中心軸Ｚ回りに実質的に対称形状に
除去されていき、導電性要素６０から化学エッチングに
より溶出した金属イオンは、一部が電解液の再生により
除去され、一部はゲート層１６に析出する。イオンの再
析出量は、導電性要素６０の材料および電解液の再生効
率との関係を調整することにより増減できる。
て、導電性要素６０の近傍におけるイオン濃度の上昇を
防ぐことが好ましい。電解中に、導電性要素６０を形成
する材料は孔１８の中心軸Ｚ回りに実質的に対称形状に
除去されていき、導電性要素６０から化学エッチングに
より溶出した金属イオンは、一部が電解液の再生により
除去され、一部はゲート層１６に析出する。イオンの再
析出量は、導電性要素６０の材料および電解液の再生効
率との関係を調整することにより増減できる。
【００３８】電気分解によって導電性要素６０を部分溶
解することにより、先端が尖っており先端高さがゲート
層１６の表面に実質的に揃えられたマイクロチップ６２
が形成されるとともに、図１０に示すように、マイクロ
チップ６２から分離されて電解浴中に残る部分６８が形
成できる。好ましくは、前記マイクロチップ形成工程
は、ガラス基板を上に、電解浴を下にして行うことが好
ましい。そうすれば、部分６８がマイクロチップ６２か
ら離れて電解浴内に落下するからである。
解することにより、先端が尖っており先端高さがゲート
層１６の表面に実質的に揃えられたマイクロチップ６２
が形成されるとともに、図１０に示すように、マイクロ
チップ６２から分離されて電解浴中に残る部分６８が形
成できる。好ましくは、前記マイクロチップ形成工程
は、ガラス基板を上に、電解浴を下にして行うことが好
ましい。そうすれば、部分６８がマイクロチップ６２か
ら離れて電解浴内に落下するからである。
【００３９】その後、周知の方法を用いて、ゲート層１
６を互いに平行かつ陰極導電体１２に対して一定角度を
なす複数のゲートに分割することにより、マイクロチッ
プ電子源が完成する。しかし、ゲート数が一つでよい場
合には、分割を行う必要はなく、そのまま使用できる。
６を互いに平行かつ陰極導電体１２に対して一定角度を
なす複数のゲートに分割することにより、マイクロチッ
プ電子源が完成する。しかし、ゲート数が一つでよい場
合には、分割を行う必要はなく、そのまま使用できる。
【００４０】上記実施形態の方法によれば、ゲート層１
６に形成された孔１９中に、等方性の液体媒体（電解浴
６４）中において非方向性の方法を使用し、自己芯合わ
せ作用によりマイクロチップ６２を孔１９と同心に形成
することが可能である。したがって、本発明の方法は、
マイクロチップを形成すべき構造物の面積や表面形状に
関係なく高精度にマイクロチップが形成できる利点を有
する。
６に形成された孔１９中に、等方性の液体媒体（電解浴
６４）中において非方向性の方法を使用し、自己芯合わ
せ作用によりマイクロチップ６２を孔１９と同心に形成
することが可能である。したがって、本発明の方法は、
マイクロチップを形成すべき構造物の面積や表面形状に
関係なく高精度にマイクロチップが形成できる利点を有
する。
【図１】フラットスクリーンの要部の断面拡大図であ
る。
る。
【図２】フラットスクリーンの要部の斜視図である。
【図３】従来におけるマイクロチップ電子源中のマイク
ロチップの製造方法を示す断面拡大図である。
ロチップの製造方法を示す断面拡大図である。
【図４】従来におけるマイクロチップ電子源中のマイク
ロチップの他の製造方法を示す断面拡大図である。
ロチップの他の製造方法を示す断面拡大図である。
【図５】従来のマイクロチップ製造方法の問題点を示す
断面拡大図である。
断面拡大図である。
【図６】本発明に係るマイクロチップ電子源の一実施形
態を示す断面拡大図である。
態を示す断面拡大図である。
【図７】同製造方法を示す断面拡大図である。
【図８】同製造方法を示す断面拡大図である。
【図９】同製造方法を示す断面拡大図である。
【図１０】同製造方法を示す断面拡大図である。
１０ 電気絶縁性基板 １２ 陰極導電体 １４ 電気絶縁層 １６ ゲート層 １８，１９ 孔 ４９ 構造物 ５０ 保護層 ５４ 電解めっき浴 ５６ ブロック（陽極） ６０ 導電性要素 ６２ マイクロチップ ６４ 電解浴
Claims (9)
- 【請求項１】 電気絶縁性の基板（１０）と、この基板
上に設けられた少なくとも一つの陰極導電体（１２）
と、これら陰極導電体上に設けられた電気絶縁層（１
４）と、前記電気絶縁層上に設けられた電気導電性を有
するゲート層（１６）と、前記各陰極導電体に対応する
箇所で前記ゲート層および前記電気絶縁層を貫通して形
成された複数の孔（１８、１９）とを有し、前記各孔内
には、電子放出性金属材料からなるマイクロチップ（６
２）が、各孔に対応した前記陰極導電体に接して形成さ
れている構造物（４９）を製造するためのマイクロチッ
プ電子源の製造方法であって、 前記ゲート層（１６）上に電気絶縁性を有する保護層
（５０）を形成する工程と、 前記各孔の内底に、前記孔から突出する前記電子放出性
金属材料の化学的堆積物を形成する工程と、 前記保護層（５０）を除去する工程と、 前記金属材料堆積物を電気的にエッチングすることによ
り、前記マイクロチップ（６２）を形成する工程とを具
備することを特徴とするマイクロチップ電子源の製造方
法。 - 【請求項２】前記電子放出性金属材料の化学的堆積物を
形成する工程は、電気めっきにより行うことを特徴とす
る請求項１記載のマイクロチップ電子源の製造方法。 - 【請求項３】前記金属材料堆積物を電気的にエッチング
する際に、前記ゲート層（１６）を陰極として使用する
ことを特徴とする請求項１記載のマイクロチップ電子源
の製造方法。 - 【請求項４】前記ゲート層（１６）上に電気絶縁性材料
の層を斜入射により付着させて前記保護層（５０）を形
成することを特徴とする請求項１記載のマイクロチップ
電子源の製造方法。 - 【請求項５】前記ゲート層（１６）を陽極酸化すること
により前記保護層を形成することを特徴とする請求項１
記載のマイクロチップ電子源の製造方法。 - 【請求項６】前記ゲート層（１６）を、ニオブ、タンタ
ル、およびアルミニウムから選択される材料で形成する
ことを特徴とする請求項１記載のマイクロチップ電子源
の製造方法。 - 【請求項７】前記金属材料は、鉄、ニッケル、クロム、
Ｆｅ−Ｎｉ、金、銀、および銅から選択される物質であ
ることを特徴とする請求項１記載のマイクロチップ電子
源の製造方法。 - 【請求項８】前記保護層（５０）を化学エッチングによ
り除去することを特徴とする請求項１記載のマイクロチ
ップ電子源の製造方法。 - 【請求項９】前記保護層（５０）を反応性イオンエッチ
ングにより除去することを特徴とする請求項１記載のマ
イクロチップ電子源の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9410041 | 1994-08-16 | ||
| FR9410041A FR2723799B1 (fr) | 1994-08-16 | 1994-08-16 | Procede de fabrication d'une source d'electrons a micropointes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0869749A true JPH0869749A (ja) | 1996-03-12 |
Family
ID=9466324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20825195A Pending JPH0869749A (ja) | 1994-08-16 | 1995-08-15 | マイクロチップ電子源の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5676818A (ja) |
| EP (1) | EP0697710B1 (ja) |
| JP (1) | JPH0869749A (ja) |
| DE (1) | DE69505914T2 (ja) |
| FR (1) | FR2723799B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305986B1 (ko) * | 1996-03-05 | 2001-12-17 | 캔디센트 테크날러지스 코퍼레이션 | 전자방출디바이스내의초과에미터물질의전기화학적제거방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5893967A (en) * | 1996-03-05 | 1999-04-13 | Candescent Technologies Corporation | Impedance-assisted electrochemical removal of material, particularly excess emitter material in electron-emitting device |
| FR2757999B1 (fr) * | 1996-12-30 | 1999-01-29 | Commissariat Energie Atomique | Procede d'auto-alignement utilisable en micro-electronique et application a la realisation d'une grille de focalisation pour ecran plat a micropointes |
| US6120674A (en) * | 1997-06-30 | 2000-09-19 | Candescent Technologies Corporation | Electrochemical removal of material in electron-emitting device |
| US6007695A (en) * | 1997-09-30 | 1999-12-28 | Candescent Technologies Corporation | Selective removal of material using self-initiated galvanic activity in electrolytic bath |
| FR2770683B1 (fr) * | 1997-11-03 | 1999-11-26 | Commissariat Energie Atomique | Procede de fabrication d'une source d'electrons a micropointes |
| FR2778757B1 (fr) * | 1998-05-12 | 2001-10-05 | Commissariat Energie Atomique | Systeme d'inscription d'informations sur un support sensible aux rayons x |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0365630B1 (fr) * | 1988-03-25 | 1994-03-02 | Thomson-Csf | Procede de fabrication de sources d'electrons du type a emission de champ, et son application a la realisation de reseaux d'emetteurs |
| US5026437A (en) * | 1990-01-22 | 1991-06-25 | Tencor Instruments | Cantilevered microtip manufacturing by ion implantation and etching |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| JP2961334B2 (ja) * | 1991-05-28 | 1999-10-12 | セイコーインスツルメンツ株式会社 | 尖鋭な金属針を持つ原子間力顕微鏡のカンチレバー製造法 |
| US5151061A (en) * | 1992-02-21 | 1992-09-29 | Micron Technology, Inc. | Method to form self-aligned tips for flat panel displays |
-
1994
- 1994-08-16 FR FR9410041A patent/FR2723799B1/fr not_active Expired - Fee Related
-
1995
- 1995-08-09 EP EP95401863A patent/EP0697710B1/fr not_active Expired - Lifetime
- 1995-08-09 US US08/512,827 patent/US5676818A/en not_active Expired - Fee Related
- 1995-08-09 DE DE69505914T patent/DE69505914T2/de not_active Expired - Fee Related
- 1995-08-15 JP JP20825195A patent/JPH0869749A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305986B1 (ko) * | 1996-03-05 | 2001-12-17 | 캔디센트 테크날러지스 코퍼레이션 | 전자방출디바이스내의초과에미터물질의전기화학적제거방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69505914D1 (de) | 1998-12-17 |
| EP0697710B1 (fr) | 1998-11-11 |
| FR2723799A1 (fr) | 1996-02-23 |
| FR2723799B1 (fr) | 1996-09-20 |
| EP0697710A1 (fr) | 1996-02-21 |
| DE69505914T2 (de) | 1999-06-10 |
| US5676818A (en) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578185A (en) | Method for creating gated filament structures for field emision displays | |
| US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
| US5865657A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| US6034468A (en) | Field emitter device having porous dielectric anodic oxide layer | |
| WO1997047020A9 (en) | Gated electron emission device and method of fabrication thereof | |
| JP3547084B2 (ja) | 電解浴内で自発のガルバニック作用を用いて材料を選択的に除去するための方法 | |
| JPH0869749A (ja) | マイクロチップ電子源の製造方法 | |
| JPH08227653A (ja) | マイクロチップ電子源の製造方法 | |
| US5882503A (en) | Electrochemical formation of field emitters | |
| JP2001291465A (ja) | 冷陰極及びその製造方法 | |
| KR20000016555A (ko) | 게이트 개구부를 한정하기 위해 분사 입자를 이용하는 게이트제어된 전자방출 장치 및 그 제조방법 | |
| US5944975A (en) | Method of forming a lift-off layer having controlled adhesion strength | |
| JP2000251614A (ja) | 電界放出素子及びその製造方法 | |
| US6319082B1 (en) | Method of making an electron emission device by anode oxidation | |
| JP2001522126A (ja) | マイクロチップ電子ソースの製造方法 | |
| JP3759195B2 (ja) | 電子源用のマイクロチップの製造方法及びこの方法により得られた電子源用マイクロチップ | |
| US5624872A (en) | Method of making low capacitance field emission device | |
| US7025892B1 (en) | Method for creating gated filament structures for field emission displays | |
| JP4217933B2 (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
| JPH10221861A (ja) | マイクロエレクトロニクスにおいて使用可能な自己位置合わせ方法ならびにマイクロポイントフラットスクリーンのための焦点合わせ用グリッドの製造への応用 | |
| KR100720669B1 (ko) | 양면 발광이 가능한 스핀트형 3극관 전계방출소자 및 그제조방법 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| KR100635003B1 (ko) | 스핀트형 3극관 전계방출소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |