JPH08227653A - マイクロチップ電子源の製造方法 - Google Patents
マイクロチップ電子源の製造方法Info
- Publication number
- JPH08227653A JPH08227653A JP29377495A JP29377495A JPH08227653A JP H08227653 A JPH08227653 A JP H08227653A JP 29377495 A JP29377495 A JP 29377495A JP 29377495 A JP29377495 A JP 29377495A JP H08227653 A JPH08227653 A JP H08227653A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- grid
- release layer
- vapor deposition
- microchip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Abstract
(57)【要約】 （修正有）
【課題】 蒸着装置を簡単にすることができ、製造容量
を増やすことができまた、大表面上のマイクロチップを
デポジットすることができるマイクロチップ電子源の製
造方法を提供する。 【解決手段】 電気的に絶縁の基板３２と、前記基板の
上に配置された少なくとも１つの陰極導体３４と、各陰
極導体を覆う電気的に絶縁の層３８と、前記電気的に絶
縁の層を覆う電気的に導通のグリッド層４０とを含む構
成と、グリッド層と各陰極導体と共に電気的に絶縁の層
レベルを介して形成される穴と、グリッド層上に湿式ケ
ミカルデポジット法によって形成された剥離層４４とを
含み、電子放射材料層５２をアセンブリ上にデポジット
した後、剥離層を除去し、かつ剥離層の上に置かれた電
子放射材料層を除去する。本発明はフラットスクリーン
の製造に適応される。
を増やすことができまた、大表面上のマイクロチップを
デポジットすることができるマイクロチップ電子源の製
造方法を提供する。 【解決手段】 電気的に絶縁の基板３２と、前記基板の
上に配置された少なくとも１つの陰極導体３４と、各陰
極導体を覆う電気的に絶縁の層３８と、前記電気的に絶
縁の層を覆う電気的に導通のグリッド層４０とを含む構
成と、グリッド層と各陰極導体と共に電気的に絶縁の層
レベルを介して形成される穴と、グリッド層上に湿式ケ
ミカルデポジット法によって形成された剥離層４４とを
含み、電子放射材料層５２をアセンブリ上にデポジット
した後、剥離層を除去し、かつ剥離層の上に置かれた電
子放射材料層を除去する。本発明はフラットスクリーン
の製造に適応される。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロチップの電
子源の製造方法に関するものである。また、本発明はフ
ラットスクリーンのような特にフラットな表示手段及び
マイクロチップの電子源に使用に必要である。本発明は
表面面積が約１０００ｃｍ2 や約１ｍ2 に拡大したよう
な大型マイクロチップのフラットスクリーンを製造でき
る。
子源の製造方法に関するものである。また、本発明はフ
ラットスクリーンのような特にフラットな表示手段及び
マイクロチップの電子源に使用に必要である。本発明は
表面面積が約１０００ｃｍ2 や約１ｍ2 に拡大したよう
な大型マイクロチップのフラットスクリーンを製造でき
る。
【０００２】
【従来の技術】マイクロチップは陰極電子の源を放出
し、それらの製造工程は次の文献に開示されている。 （１）欧州特許公開第234 989 号及び米国特許第4 857
161 号に相当する仏国特許公開第2 593 953 号 （２）欧州特許公開第316 214 号及び米国特許第4 940
916 号に相当する仏国特許公開第2 623 013 号 （３）欧州特許公開第461 990 号及び米国特許第5 194
780 号に相当する仏国特許公開第2 663 462 号 （４）欧州特許公開第558 393 号及び1993年 2月26日出
願米国特許出願第08/22,935 号に相当する仏国特許公開
第2 687 839 号
し、それらの製造工程は次の文献に開示されている。 （１）欧州特許公開第234 989 号及び米国特許第4 857
161 号に相当する仏国特許公開第2 593 953 号 （２）欧州特許公開第316 214 号及び米国特許第4 940
916 号に相当する仏国特許公開第2 623 013 号 （３）欧州特許公開第461 990 号及び米国特許第5 194
780 号に相当する仏国特許公開第2 663 462 号 （４）欧州特許公開第558 393 号及び1993年 2月26日出
願米国特許出願第08/22,935 号に相当する仏国特許公開
第2 687 839 号
【０００３】特に文献（１）はマトリクス構成のマイク
ロチップの電子源及び前記源の製造方法を開示してい
る。文献（２）〜（４）は文献（１）に開示されている
源を改良したものに関する。これらの文献に関するすべ
ての場合に、マイクロチップは２つの工程からなる真空
デポジット方法によって製造される。これらの工程は図
１に参照して示す。
ロチップの電子源及び前記源の製造方法を開示してい
る。文献（２）〜（４）は文献（１）に開示されている
源を改良したものに関する。これらの文献に関するすべ
ての場合に、マイクロチップは２つの工程からなる真空
デポジット方法によって製造される。これらの工程は図
１に参照して示す。
【０００４】第１の工程はニッケルから作られた剥離層
へのグレージング入射の元でデポジット又は蒸着からな
る。
へのグレージング入射の元でデポジット又は蒸着からな
る。
【０００５】特に、図１はガラスなどの電気的に絶縁の
基板２、前記基板の上の陰極導体４、各陰極導体を覆う
電気的に絶縁の層６、前記電気的に絶縁の層を覆う電気
的に導通のグリッド層８からなる構成を示す。
基板２、前記基板の上の陰極導体４、各陰極導体を覆う
電気的に絶縁の層６、前記電気的に絶縁の層を覆う電気
的に導通のグリッド層８からなる構成を示す。
【０００６】この構成を製造した後、穴１０が各陰極導
体４に平らにするグリッド層８及び電気的に絶縁の層６
を介して形成される。
体４に平らにするグリッド層８及び電気的に絶縁の層６
を介して形成される。
【０００７】図１はグリッド層８上に形成される剥離層
１２を示す。グレージング入射の元で層１２のデポジッ
トは穴の底に達することなくグリッド層８条に選択的に
ニッケルをデポジットすることができる。
１２を示す。グレージング入射の元で層１２のデポジッ
トは穴の底に達することなくグリッド層８条に選択的に
ニッケルをデポジットすることができる。
【０００８】第２の工程はモリデブンなどの電子放射材
料の層１４をこの方法で得られる完全な構成状にデポジ
ットすることからなる。このデポジットは仮想ノーマル
入射の元でモリブデンを蒸着することによってなされ
る。
料の層１４をこの方法で得られる完全な構成状にデポジ
ットすることからなる。このデポジットは仮想ノーマル
入射の元でモリブデンを蒸着することによってなされ
る。
【０００９】これらの条件の元で、モリブデンマイクロ
チップ１６は各穴に形成され、かつ前記穴に相当する陰
極導体上に残る。
チップ１６は各穴に形成され、かつ前記穴に相当する陰
極導体上に残る。
【００１０】最後に、剥離層１２が現われ、これはモリ
ブデン層１４の出現となる。
ブデン層１４の出現となる。
【００１１】
【発明が解決しようとする課題】以上説明した方法にお
ける問題点はグレージング入射の元で剥離層の蒸着であ
る。そのような構成は大変複雑で許容が柿木られる蒸着
装置が必要となる。
ける問題点はグレージング入射の元で剥離層の蒸着であ
る。そのような構成は大変複雑で許容が柿木られる蒸着
装置が必要となる。
【００１２】特に、グレージング入射は前記装置の充填
レベルを制限してニッケル層を形成するための構成を蒸
着装置でのリング上に配置され得る。
レベルを制限してニッケル層を形成するための構成を蒸
着装置でのリング上に配置され得る。
【００１３】更に、可傾システムはグレージング入射か
ら仮想ノーマル入射に変えることが必要となる。スプラ
ッシュを防ぐために低速度にしなければならず、製造方
法は長時間かかることになり、ニッケルの蒸着による場
合は特に長い。
ら仮想ノーマル入射に変えることが必要となる。スプラ
ッシュを防ぐために低速度にしなければならず、製造方
法は長時間かかることになり、ニッケルの蒸着による場
合は特に長い。
【００１４】マイクロチップに導く材料の蒸着は１０％
以下の入射角（仮想ノーマル入射）の元でなされる。よ
って、大きさ（方形基板の場合対角線）が１４インチ
（約３５ｃｍ）以内である基板だけを前記蒸着装置で処
理可能である。また前記装置で１ｍを越えるものに蒸着
装置を使用することは難しい。１ｍの長さのものには適
切な蒸着効率を得ることが簡単でなく、蒸着された層が
よごれるという危険が増すのである。
以下の入射角（仮想ノーマル入射）の元でなされる。よ
って、大きさ（方形基板の場合対角線）が１４インチ
（約３５ｃｍ）以内である基板だけを前記蒸着装置で処
理可能である。また前記装置で１ｍを越えるものに蒸着
装置を使用することは難しい。１ｍの長さのものには適
切な蒸着効率を得ることが簡単でなく、蒸着された層が
よごれるという危険が増すのである。
【００１５】本発明の目的は、湿式ケミカルデポジット
によってグレージング入射の元で蒸着を除去することに
よってこれらの問題点を解決することである。
によってグレージング入射の元で蒸着を除去することに
よってこれらの問題点を解決することである。
【００１６】
【課題を解決するための手段及び作用】特に本発明はマ
イクロチップ電子源の製造方法に関し、電気的に絶縁の
基板と、前記基板の上に配置された少なくとも１つの陰
極導体と、各陰極導体を覆う電気的に絶縁の層と、前記
電気的に絶縁の層を覆う電気的に導通のグリッド層とを
含む構成と、グリッド層と各陰極導体と共に電気的に絶
縁の層レベルを介して形成される穴と、グリッド層上に
形成された剥離層とを含み、この全構成上でマイクロチ
ップの各穴の配列にしたがって電子放射材料層をデポジ
ットされ、剥離層は除去され、かつ剥離層の上に置かれ
た電子放射材料層を除去されるマイクロチップ電子源の
製造方法において、剥離層は湿式ケミカルデポジット法
によって形成されることに特徴がある。
イクロチップ電子源の製造方法に関し、電気的に絶縁の
基板と、前記基板の上に配置された少なくとも１つの陰
極導体と、各陰極導体を覆う電気的に絶縁の層と、前記
電気的に絶縁の層を覆う電気的に導通のグリッド層とを
含む構成と、グリッド層と各陰極導体と共に電気的に絶
縁の層レベルを介して形成される穴と、グリッド層上に
形成された剥離層とを含み、この全構成上でマイクロチ
ップの各穴の配列にしたがって電子放射材料層をデポジ
ットされ、剥離層は除去され、かつ剥離層の上に置かれ
た電子放射材料層を除去されるマイクロチップ電子源の
製造方法において、剥離層は湿式ケミカルデポジット法
によって形成されることに特徴がある。
【００１７】更に本発明は蒸着装置を簡単にすることが
でき、製造容量を増やすことができする。また、本発明
は大表面上のマイクロチップをデポジットすることでき
る。次の方法は解決法で電解デポジット又はケミカルデ
ポジットのような湿式ケミカルデポジット方法として使
用できる。
でき、製造容量を増やすことができする。また、本発明
は大表面上のマイクロチップをデポジットすることでき
る。次の方法は解決法で電解デポジット又はケミカルデ
ポジットのような湿式ケミカルデポジット方法として使
用できる。
【００１８】しかし本発明に係る方法によれば、湿式ケ
ミカルデポジットは電解デポジットである。この場合、
グリッド層は前記電解デポジットにおける陰極として使
用される。好ましくは、剥離層が電解によって除去され
る。剥離層はＣｒ，Ｆｅ，Ｎｉ，Ｃｏ，Ｃｄ，Ｃｕ，Ａ
ｕ，Ａｇ，に含まれる金属群内から選択された材料及び
これらの金属の合金から作られる。本発明によれば、剥
離層は鉄とニッケルの合金から作られる。電子放射材料
層のデポジットによって鉄−ニッケル層の除去は特に簡
単である。
ミカルデポジットは電解デポジットである。この場合、
グリッド層は前記電解デポジットにおける陰極として使
用される。好ましくは、剥離層が電解によって除去され
る。剥離層はＣｒ，Ｆｅ，Ｎｉ，Ｃｏ，Ｃｄ，Ｃｕ，Ａ
ｕ，Ａｇ，に含まれる金属群内から選択された材料及び
これらの金属の合金から作られる。本発明によれば、剥
離層は鉄とニッケルの合金から作られる。電子放射材料
層のデポジットによって鉄−ニッケル層の除去は特に簡
単である。
【００１９】
【発明の実施の形態】図２は表面にグリッド層８を有
し、層１２及び１４を有していない図１の構成の詳細図
である。図２の構成は電解デポジットによって本発明に
よる剥離層１８でコーティングされている。図２に示す
ように、本発明に用いた製造はグレージング入射の元に
よる蒸着によって可能であったグリッド層８上に選択的
なデポジットとなる。電解中に陰極を構成するためにグ
リッド層８を分極することが必要である。電解装置を必
要としないので本発明で使用可能である電解によっての
デポジットのこの処理法は高速及び安価である効果を有
する。
し、層１２及び１４を有していない図１の構成の詳細図
である。図２の構成は電解デポジットによって本発明に
よる剥離層１８でコーティングされている。図２に示す
ように、本発明に用いた製造はグレージング入射の元に
よる蒸着によって可能であったグリッド層８上に選択的
なデポジットとなる。電解中に陰極を構成するためにグ
リッド層８を分極することが必要である。電解装置を必
要としないので本発明で使用可能である電解によっての
デポジットのこの処理法は高速及び安価である効果を有
する。
【００２０】図３は従来例による真空デポジット装置、
グレージング入射の元での剥離層のデポジット、仮想ノ
ーマル入射の元での電子放射材料層のデポジットを示
す。
グレージング入射の元での剥離層のデポジット、仮想ノ
ーマル入射の元での電子放射材料層のデポジットを示
す。
【００２１】図３は真空密閉容器２０を示し、グレージ
ング入射の元で剥離層に配置される第１の蒸着、そして
仮想的なノーマル入射の元で電子放射材質層のデポジッ
ト上に後者の基板２２を示す。点線で示すリング２４に
はグレージング入射の元でデポジットのための基板２２
を配置される。図３に矢印で示される可傾手段は電子放
射材質源２８からとして仮想ノーマル入射の元でデポジ
ットへグレージング入射の元でのデポジットから通過す
るように設けられる。
ング入射の元で剥離層に配置される第１の蒸着、そして
仮想的なノーマル入射の元で電子放射材質層のデポジッ
ト上に後者の基板２２を示す。点線で示すリング２４に
はグレージング入射の元でデポジットのための基板２２
を配置される。図３に矢印で示される可傾手段は電子放
射材質源２８からとして仮想ノーマル入射の元でデポジ
ットへグレージング入射の元でのデポジットから通過す
るように設けられる。
【００２２】図４は本発明に使用可能な蒸着装置を示
す。本発明による製造工程においてすべての残留物がマ
イクロチップを形成するために仮想ノーマル入射の元で
電子放射材料の蒸着であるのでこの装置は図３の装置よ
り大変簡単である。
す。本発明による製造工程においてすべての残留物がマ
イクロチップを形成するために仮想ノーマル入射の元で
電子放射材料の蒸着であるのでこの装置は図３の装置よ
り大変簡単である。
【００２３】図４は基板２２を収容する容器２０と電子
放射材料源２８を示す。
放射材料源２８を示す。
【００２４】短い処理時間と図３よりも容器２０に配置
する多くの基板を可能であることから前記装置の処理容
量は図３のものに比べて改良されている。そして、図４
の装置において、もはやリング上に基板を配列する必要
がない。
する多くの基板を可能であることから前記装置の処理容
量は図３のものに比べて改良されている。そして、図４
の装置において、もはやリング上に基板を配列する必要
がない。
【００２５】更に、本発明において使用可能な電解デポ
ジット方法によって、剥離層は簡単に大表面をデポジッ
トされ得る。本発明による製造は前述の文献（３）に示
すマイクロチップ電子源を得ることができる。
ジット方法によって、剥離層は簡単に大表面をデポジッ
トされ得る。本発明による製造は前述の文献（３）に示
すマイクロチップ電子源を得ることができる。
【００２６】図５はシリカ層３２を形成される上にガラ
ス基板３０から構成する基板２９を示す。ニオビウム陰
極導体３４がシリカ層３２上に形成される。これらの陰
極導体３４は０．２μｍの厚さを有し、かつ正方形メッ
シュなどを持つ格子基板は２５μｍのスペースを有す
る。このニオビウム陰極導体３４は形成される電子源の
コラム状に構成する。
ス基板３０から構成する基板２９を示す。ニオビウム陰
極導体３４がシリカ層３２上に形成される。これらの陰
極導体３４は０．２μｍの厚さを有し、かつ正方形メッ
シュなどを持つ格子基板は２５μｍのスペースを有す
る。このニオビウム陰極導体３４は形成される電子源の
コラム状に構成する。
【００２７】リンのドーピングされたアモルファスシリ
コン抵抗層３６は陰極導体上にデポジットされる。層３
６は約１μｍの厚さである。
コン抵抗層３６は陰極導体上にデポジットされる。層３
６は約１μｍの厚さである。
【００２８】シリカ絶縁層３８は抵抗層３６上にデポジ
ットされる。シリカ層３８は約１μｍの厚さである。
ットされる。シリカ層３８は約１μｍの厚さである。
【００２９】ニオビウム金属層４０はシリカ層３８上に
デポジットされ、グリッド層を構成する。グリッド層４
０は約０．４μｍの厚さである。
デポジットされ、グリッド層を構成する。グリッド層４
０は約０．４μｍの厚さである。
【００３０】直径１．４μｍの穴４２はグリッド層４０
及び絶縁層３８でエッチングされて得られる。これらの
穴４２は格子のメッシュの中央ゾーンに配置され、絶縁
層３６が現れる。
及び絶縁層３８でエッチングされて得られる。これらの
穴４２は格子のメッシュの中央ゾーンに配置され、絶縁
層３６が現れる。
【００３１】本発明によれば、剥離鉄−ニッケル合金層
４４がグリッド層４０上に電解によってデポジットされ
る。
４４がグリッド層４０上に電解によってデポジットされ
る。
【００３２】これを行うために、基板２９は、電解槽に
配置される前記電解中の陽極を構成する適切な電解槽４
６及び電極４８に配置される。前記電解中グリッド層４
０は陰極として機能する。
配置される前記電解中の陽極を構成する適切な電解槽４
６及び電極４８に配置される。前記電解中グリッド層４
０は陰極として機能する。
【００３３】適切な電圧はグリッド層４０と電極４８の
間に電圧源５０の手段によって供給される。
間に電圧源５０の手段によって供給される。
【００３４】明らかな表示であってどの点においても限
られた方法で、デポジットの条件は次のとおりである。
られた方法で、デポジットの条件は次のとおりである。
【００３５】１）電解槽の成分は、 ＮｉＣｌ2 ，６Ｈ2 Ｏ：５０ｇ．ｌ-1 ＮｉＳＯ4 ，６Ｈ2 Ｏ：２１．４ｇ．ｌ-1 ＦｅＳＯ4 ：２ｇ．ｌ-1 Ｈ3 ＢＯ3 ：２５ｇ．ｌ-1 Ｎａサッカリン：０．８ｇ．ｌ-1 サッカリン：０．８ｇ．ｌ-1 ２）電解槽のｐＨは任意にホウ砂の付加を用いて２．５
に維持される。 ３）陽極として機能する電極４８（対向電極と呼ばれ
る）がニッケル又は鉄−ニッケル合金から作られる。 ４）電極４８とグリッド４０との間の距離Ｄは３ｃｍで
ある。 ５）Ｆｅ−Ｎｉデポジットが２ｍＡ／ｃｍ2 に近い電流
密度で周囲の温度で配置される。
に維持される。 ３）陽極として機能する電極４８（対向電極と呼ばれ
る）がニッケル又は鉄−ニッケル合金から作られる。 ４）電極４８とグリッド４０との間の距離Ｄは３ｃｍで
ある。 ５）Ｆｅ−Ｎｉデポジットが２ｍＡ／ｃｍ2 に近い電流
密度で周囲の温度で配置される。
【００３６】これは２００ｎｍの厚さのＦｅ−Ｎｉ層を
約８分でなされる。剥離層４４の上には約２μｍの厚さ
をもつモリブデン層５２をデポジットされる（図６）。
このデポジットは仮想ノーマル入射の元で蒸着によって
なされる。そして、マイクロチップ５４は穴４２に形成
され、かつ抵抗層３６上に載っている。
約８分でなされる。剥離層４４の上には約２μｍの厚さ
をもつモリブデン層５２をデポジットされる（図６）。
このデポジットは仮想ノーマル入射の元で蒸着によって
なされる。そして、マイクロチップ５４は穴４２に形成
され、かつ抵抗層３６上に載っている。
【００３７】マイクロチップ５４を得た後、剥離層４４
は電解によって分解される。これを行うために、モリブ
デン層５４のデポジットの後に得られる構成５３が適切
な電解槽５６に配置される。
は電解によって分解される。これを行うために、モリブ
デン層５４のデポジットの後に得られる構成５３が適切
な電解槽５６に配置される。
【００３８】適切な電圧源５８によって電圧は剥離層４
４５と電解槽５２に配置された適切な電極６０との間に
供給される。
４５と電解槽５２に配置された適切な電極６０との間に
供給される。
【００３９】剥離層４４は陽極として機能し、かつ電極
６０は電解中陰極として機能する。
６０は電解中陰極として機能する。
【００４０】明らかな表示であってどの点においても限
られた方法で、剥離層４４とモリブデン層５２を削除す
る条件は次のとおりである。
られた方法で、剥離層４４とモリブデン層５２を削除す
る条件は次のとおりである。
【００４１】１）電極６０（対向電極と呼ばれる）はニ
ッケルである。 ２）電極６０と剥離層４４との間の距離Ｄ１は約３ｃｍ
である。 ３）電解は水に１０％に薄めた塩酸によって組成され
る。 ４）陽極分解が剥離層４４を維持する間適切な電圧源６
４を使用しての塩化第一水銀基準電極６２に対して＋１
１０ｍＶの電圧でなされる。
ッケルである。 ２）電極６０と剥離層４４との間の距離Ｄ１は約３ｃｍ
である。 ３）電解は水に１０％に薄めた塩酸によって組成され
る。 ４）陽極分解が剥離層４４を維持する間適切な電圧源６
４を使用しての塩化第一水銀基準電極６２に対して＋１
１０ｍＶの電圧でなされる。
【００４２】層４４と電極６０との間の源５８によって
供給される電圧は約２Ｖである。
供給される電圧は約２Ｖである。
【００４３】層４４の分解中に、後者と電極６０に流れ
る電流は次第に減少する。その電流が０になると分解は
終了する。
る電流は次第に減少する。その電流が０になると分解は
終了する。
【００４４】この電流を測定する手段は図６には示され
ていない。剥離層４４の分解のために必要な時間は通常
３０〜６０ｍｎに変わる。
ていない。剥離層４４の分解のために必要な時間は通常
３０〜６０ｍｎに変わる。
【００４５】図５及び図６のマイクロチップ電子源の製
造を完全にするために、グリッドはグリッド層をエッチ
ングすることによって陰極導体に対して垂直に形成され
る。
造を完全にするために、グリッドはグリッド層をエッチ
ングすることによって陰極導体に対して垂直に形成され
る。
【図１】従来例におけるマイクロチップ電子源の製造工
程を示す図である。
程を示す図である。
【図２】本発明に係る処理を使用する源の製造工程を示
す図である。
す図である。
【図３】従来例による剥離層のグレージング入射の元で
の蒸着可能な蒸着装置を示す図である。
の蒸着可能な蒸着装置を示す図である。
【図４】本発明に係る蒸着装置を示す図である。
【図５】本発明に係る製造工程を示す図である。
【図６】本発明に係る製造工程を示す図である。
８ グリッド層 １８ 剥離層 ２０ 真空容器 ２２，３０ 基板 ２４ リング ２６ チルティング手段 ２８ 電子放射材料源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル ボレル フランス国， 38660 サン ヴァンサン ドゥ メルキューゼ， ル ロシャシン （番地なし) (72)発明者 マリエ−ドミニク ブリュニ フランス国， 38700 ラ トロンシュ, グランド リュ， 55番地
Claims (5)
- 【請求項１】 電気的に絶縁の基板（２，３２）と、前
記基板の上に配置された少なくとも１つの陰極導体
（４，３４）と、各陰極導体を覆う電気的に絶縁の層
（６，３８）と、前記電気的に絶縁の層を覆う電気的に
導通のグリッド層（８，４０）とを含む構成と、 グリッド層と各陰極導体と共に電気的に絶縁の層レベル
を介して形成される穴（１０，４２）と、 グリッド層上に形成された剥離層（１８，４４）とを含
み、 この全構成上にマイクロチップ（５４）の各穴の配列に
したがって電子放射材料層（５２）をデポジットされ、 剥離層（１８，４４）は除去され、かつ剥離層の上に置
かれた電子放射材料層を除去されるマイクロチップ電子
源の製造方法において、 剥離層（１８，４４）は湿式ケミカルデポジット法によ
って形成されることを特徴とするマイクロチップ電子源
の製造方法。 - 【請求項２】 湿式ケミカルデポジット法が電解デポジ
ットである請求項１記載の製造方法。 - 【請求項３】 剥離層（１８，４４）は電解によって除
去される請求項２記載の製造方法。 - 【請求項４】 剥離層（１８，４４）はＣｒ，Ｆｅ，Ｎ
ｉ，Ｃｏ，Ｃｄ，Ｃｕ，Ａｕ，Ａｇ，に含まれる金属群
内から選択された材料及びこれらの金属の合金から作ら
れる請求項１〜３のいずれか１項に記載の製造方法。 - 【請求項５】 剥離層（１８，４４）は鉄とニッケルの
合金から作られる請求項４記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9412467 | 1994-10-19 | ||
| FR9412467A FR2726122B1 (fr) | 1994-10-19 | 1994-10-19 | Procede de fabrication d'une source d'electrons a micropointes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227653A true JPH08227653A (ja) | 1996-09-03 |
Family
ID=9467993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29377495A Pending JPH08227653A (ja) | 1994-10-19 | 1995-10-18 | マイクロチップ電子源の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5679044A (ja) |
| EP (1) | EP0708473B1 (ja) |
| JP (1) | JPH08227653A (ja) |
| DE (1) | DE69507418T2 (ja) |
| FR (1) | FR2726122B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305986B1 (ko) * | 1996-03-05 | 2001-12-17 | 캔디센트 테크날러지스 코퍼레이션 | 전자방출디바이스내의초과에미터물질의전기화학적제거방법 |
| JP2006164803A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 電界放出型電子放出素子、電界放出型電子放出素子の製造方法及び電界放出型電子放出素子の製造方法に用いるエッチング液 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6027632A (en) * | 1996-03-05 | 2000-02-22 | Candescent Technologies Corporation | Multi-step removal of excess emitter material in fabricating electron-emitting device |
| US5893967A (en) * | 1996-03-05 | 1999-04-13 | Candescent Technologies Corporation | Impedance-assisted electrochemical removal of material, particularly excess emitter material in electron-emitting device |
| US5944975A (en) * | 1996-03-26 | 1999-08-31 | Texas Instruments Incorporated | Method of forming a lift-off layer having controlled adhesion strength |
| US6120674A (en) * | 1997-06-30 | 2000-09-19 | Candescent Technologies Corporation | Electrochemical removal of material in electron-emitting device |
| US6007695A (en) * | 1997-09-30 | 1999-12-28 | Candescent Technologies Corporation | Selective removal of material using self-initiated galvanic activity in electrolytic bath |
| US6062931A (en) * | 1999-09-01 | 2000-05-16 | Industrial Technology Research Institute | Carbon nanotube emitter with triode structure |
| TWI437615B (zh) * | 2011-06-07 | 2014-05-11 | Au Optronics Corp | 場發射顯示元件之製作方法及應用於製作場發射顯示元件之電化學系統 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3340777A1 (de) * | 1983-11-11 | 1985-05-23 | M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8000 München | Verfahren zur herstellung von duennfilm-feldeffekt-kathoden |
| FR2593953B1 (fr) | 1986-01-24 | 1988-04-29 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| FR2623013A1 (fr) | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| US5053673A (en) * | 1988-10-17 | 1991-10-01 | Matsushita Electric Industrial Co., Ltd. | Field emission cathodes and method of manufacture thereof |
| US4964946A (en) * | 1990-02-02 | 1990-10-23 | The United States Of America As Represented By The Secretary Of The Navy | Process for fabricating self-aligned field emitter arrays |
| FR2663462B1 (fr) | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| FR2687839B1 (fr) | 1992-02-26 | 1994-04-08 | Commissariat A Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ utilisant cette source. |
| US5458520A (en) * | 1994-12-13 | 1995-10-17 | International Business Machines Corporation | Method for producing planar field emission structure |
-
1994
- 1994-10-19 FR FR9412467A patent/FR2726122B1/fr not_active Expired - Fee Related
-
1995
- 1995-09-28 US US08/535,465 patent/US5679044A/en not_active Expired - Fee Related
- 1995-10-17 DE DE69507418T patent/DE69507418T2/de not_active Expired - Fee Related
- 1995-10-17 EP EP95402312A patent/EP0708473B1/fr not_active Expired - Lifetime
- 1995-10-18 JP JP29377495A patent/JPH08227653A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305986B1 (ko) * | 1996-03-05 | 2001-12-17 | 캔디센트 테크날러지스 코퍼레이션 | 전자방출디바이스내의초과에미터물질의전기화학적제거방법 |
| JP2006164803A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 電界放出型電子放出素子、電界放出型電子放出素子の製造方法及び電界放出型電子放出素子の製造方法に用いるエッチング液 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5679044A (en) | 1997-10-21 |
| DE69507418D1 (de) | 1999-03-04 |
| EP0708473A1 (fr) | 1996-04-24 |
| DE69507418T2 (de) | 1999-07-15 |
| FR2726122A1 (fr) | 1996-04-26 |
| FR2726122B1 (fr) | 1996-11-22 |
| EP0708473B1 (fr) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100741221B1 (ko) | 횡형의 전계 방출 냉음극 장치와 그 제조방법, 및 진공마이크로-장치 | |
| US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
| US6796870B2 (en) | Field emission type cold cathode device, manufacturing method thereof and vacuum micro device | |
| US6891319B2 (en) | Field emission display and methods of forming a field emission display | |
| US6034468A (en) | Field emitter device having porous dielectric anodic oxide layer | |
| JPH09504640A (ja) | 平坦パネル・ディスプレイ・システムと構成部品とを製造する方法 | |
| US6116975A (en) | Field emission cathode manufacturing method | |
| JPH08227655A (ja) | 電界効果電子ソースおよびその製造法 | |
| JP3547084B2 (ja) | 電解浴内で自発のガルバニック作用を用いて材料を選択的に除去するための方法 | |
| JPH08241664A (ja) | 電界効果電子源及び当該源を製造する方法、並びに陰極ルミネンスディスプレイ | |
| JPH08227653A (ja) | マイクロチップ電子源の製造方法 | |
| US20090051267A1 (en) | Fabrication method for carbon fiber, carbon fiber electron source, and field emission display device | |
| JP2000500266A (ja) | 電界エミッタ装置、およびそれを製作するためのベールプロセス | |
| US5676818A (en) | Process for the production of a microtip electron source | |
| JP2000251614A (ja) | 電界放出素子及びその製造方法 | |
| JP3774463B2 (ja) | 横型の電界放出型冷陰極装置 | |
| JP2000323011A (ja) | 電界放出型電子源 | |
| JPH07220619A (ja) | 冷陰極電極構造とその製造方法 | |
| JP2001522126A (ja) | マイクロチップ電子ソースの製造方法 | |
| KR100850761B1 (ko) | 전계방출소자 제조방법 | |
| JP2002289089A (ja) | 電界放射冷陰極及びその製造方法 | |
| JP2005026236A (ja) | 真空マイクロ装置 | |
| JP2001312984A (ja) | 表示装置 | |
| JP2000100357A (ja) | 気体放出の少ないマイクロチップ陰極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |