JP2000323011A - 電界放出型電子源 - Google Patents
電界放出型電子源Info
- Publication number
- JP2000323011A JP2000323011A JP12912299A JP12912299A JP2000323011A JP 2000323011 A JP2000323011 A JP 2000323011A JP 12912299 A JP12912299 A JP 12912299A JP 12912299 A JP12912299 A JP 12912299A JP 2000323011 A JP2000323011 A JP 2000323011A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron source
- field emission
- emission type
- type electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 簡便なプロセスによりサブミクロン以下のゲ
ート電極開口径が得られ、高性能の電界放出型電子源を
ローコストで提供すること。 【解決手段】 絶縁層を挟んで対向するカソード電極２
とゲート電極６の間に電圧を印加してエミッタ５から電
子を放出させる電界放出型電子源において、絶縁層とし
て陽極酸化法により厚さ方向に向かって延びる微細孔４
が多数形成された多孔質絶縁層３を用い、微細孔４内部
にエミッタ５を形成させたもの。
ート電極開口径が得られ、高性能の電界放出型電子源を
ローコストで提供すること。 【解決手段】 絶縁層を挟んで対向するカソード電極２
とゲート電極６の間に電圧を印加してエミッタ５から電
子を放出させる電界放出型電子源において、絶縁層とし
て陽極酸化法により厚さ方向に向かって延びる微細孔４
が多数形成された多孔質絶縁層３を用い、微細孔４内部
にエミッタ５を形成させたもの。
Description
【０００１】
【発明の属する技術分野】本発明は、照明光源、表示デ
バイス、撮像デバイスなどに用いる電界放出型の冷陰極
電子源に係り、特に高い分解能を要するデバイスに好適
な電界放出型電子源に関する。
バイス、撮像デバイスなどに用いる電界放出型の冷陰極
電子源に係り、特に高い分解能を要するデバイスに好適
な電界放出型電子源に関する。
【０００２】
【従来の技術】近年、半導体の微細加工技術が進展して
微小な素子の製造が可能になり、真空マイクロエレクト
ロニクス技術の開発に大きく貢献している。ここで、こ
のような微細加工を要する半導体デバイスの１種に電界
放出型電子源があるが、これは、金属又は半導体の表面
に印加される電界を１０8〜１０9〔Ｖ／ｍ〕程度まで大
きくしたとき、トンネル効果により電子が障壁を通過し
て真空中に放出されるという現象を利用したもので、上
記したように、特に微小断面の電子ビームを必要とする
撮像デバイスなどの電子源として近年注目を集めてい
る。
微小な素子の製造が可能になり、真空マイクロエレクト
ロニクス技術の開発に大きく貢献している。ここで、こ
のような微細加工を要する半導体デバイスの１種に電界
放出型電子源があるが、これは、金属又は半導体の表面
に印加される電界を１０8〜１０9〔Ｖ／ｍ〕程度まで大
きくしたとき、トンネル効果により電子が障壁を通過し
て真空中に放出されるという現象を利用したもので、上
記したように、特に微小断面の電子ビームを必要とする
撮像デバイスなどの電子源として近年注目を集めてい
る。
【０００３】そして、このため、このような電界放出型
電子源に必要なゲート電極開口部径及び陰極の微細化、
陰極先端部の急峻化や、低仕事関数材料を用いた陰極の
作成など各種のＬＳＩ技術を駆使したアプローチが行な
われており、このとき、ビーム電流の増加に極めて有効
な陰極の高密度化の向上が大きな目標となっている。
電子源に必要なゲート電極開口部径及び陰極の微細化、
陰極先端部の急峻化や、低仕事関数材料を用いた陰極の
作成など各種のＬＳＩ技術を駆使したアプローチが行な
われており、このとき、ビーム電流の増加に極めて有効
な陰極の高密度化の向上が大きな目標となっている。
【０００４】ところで、この電界放出型電子源の代表例
としては、例えば次の文献１により開示されているコー
ン型電子放出型電子源がある。 文献１：C.A.Spindt“J.Appl.Phys.”Vol.47 No.12 p.5
248(1976) そこで、このコーン型の電子放出型電子源の一例につい
て、図６により説明する。
としては、例えば次の文献１により開示されているコー
ン型電子放出型電子源がある。 文献１：C.A.Spindt“J.Appl.Phys.”Vol.47 No.12 p.5
248(1976) そこで、このコーン型の電子放出型電子源の一例につい
て、図６により説明する。
【０００５】図６に示すように、このコーン型の電子放
出型電子源は、Ｓi (シリコン)基板１１１の一方の表面
にすり鉢状の孔を有するＳi Ｏ2 (二酸化シリコン)の絶
縁層１１２と、例えば直径が１μｍの開口を持ったゲー
ト電極１１３をフォトリソグラフィ法により形成させ、
この開口内部の孔の中に露出した基板１１１上に、Ｍo
(モリブデン)の蒸着により、コーン型(円錐形)のエミッ
タ１１４を形成させたものである。
出型電子源は、Ｓi (シリコン)基板１１１の一方の表面
にすり鉢状の孔を有するＳi Ｏ2 (二酸化シリコン)の絶
縁層１１２と、例えば直径が１μｍの開口を持ったゲー
ト電極１１３をフォトリソグラフィ法により形成させ、
この開口内部の孔の中に露出した基板１１１上に、Ｍo
(モリブデン)の蒸着により、コーン型(円錐形)のエミッ
タ１１４を形成させたものである。
【０００６】このエミッタ１１４には、それに対向し
て、図示してないがアノード電極が設けてあり、全体と
して真空封止される。ここでゲート電極１１３とエミッ
タ１１４の間に電圧を印加すると、このエミッタ１１４
の先端から電子がビーム状に真空中に引き出され、電子
源として動作することになる。このとき充分な量の電子
を引き出すのに必要な電圧は、おおよそ１００Ｖであっ
た。
て、図示してないがアノード電極が設けてあり、全体と
して真空封止される。ここでゲート電極１１３とエミッ
タ１１４の間に電圧を印加すると、このエミッタ１１４
の先端から電子がビーム状に真空中に引き出され、電子
源として動作することになる。このとき充分な量の電子
を引き出すのに必要な電圧は、おおよそ１００Ｖであっ
た。
【０００７】ところで、このときエミッタ１１４の先端
部は可能な限り急峻にするのが望ましい。そこで、次の
文献２では、図７に示すように、Ｓi 基板１２１を用
い、サイドエッチングが生じる条件のもとでのＳi のド
ライエッチングと熱酸化を組み合わせ、ＳiＮ(窒化シリ
コン)の絶縁層１２２とＣr (クローム)のゲート電極１
２３に設けた穴の中に、尖った円錐形のＳi エミッタ１
２４を形成する方法について提案している。 文献２：別井 著“１９９０秋季信学全大論文集５”SC-
8-2(1990)
部は可能な限り急峻にするのが望ましい。そこで、次の
文献２では、図７に示すように、Ｓi 基板１２１を用
い、サイドエッチングが生じる条件のもとでのＳi のド
ライエッチングと熱酸化を組み合わせ、ＳiＮ(窒化シリ
コン)の絶縁層１２２とＣr (クローム)のゲート電極１
２３に設けた穴の中に、尖った円錐形のＳi エミッタ１
２４を形成する方法について提案している。 文献２：別井 著“１９９０秋季信学全大論文集５”SC-
8-2(1990)
【０００８】一方、文献３では、ゲート電極開口部径お
よび陰極の微細化を図るため、タワー型の電界放出型電
子源について提案している。 文献３：古賀 他著“信学技報”ED95-132、p.25(1995) このタワー型の電子源は、図８に示すように、Ｓi 基板
１３１にＳi Ｏ2 の絶縁層１３２とＮb (ニオブ)のゲー
ト電極１３３を設け、これらに形成した孔の中にタワー
型をしたＳi のエミッタ１３４を形成したものである。
よび陰極の微細化を図るため、タワー型の電界放出型電
子源について提案している。 文献３：古賀 他著“信学技報”ED95-132、p.25(1995) このタワー型の電子源は、図８に示すように、Ｓi 基板
１３１にＳi Ｏ2 の絶縁層１３２とＮb (ニオブ)のゲー
ト電極１３３を設け、これらに形成した孔の中にタワー
型をしたＳi のエミッタ１３４を形成したものである。
【０００９】
【発明が解決しようとする課題】上記従来技術は、ゲー
ト電極開口部径とエミッタ径の更なる微細化について配
慮がされておらず、電界放出型電子源の性能向上に問題
があった。すなわち、電界放出型電子源では、低い印加
電圧で大電流が得られるのが望ましいが、このためには
ゲート電極開口部径とエミッタ径を極力小さくし、高密
度に配置する必要がある。
ト電極開口部径とエミッタ径の更なる微細化について配
慮がされておらず、電界放出型電子源の性能向上に問題
があった。すなわち、電界放出型電子源では、低い印加
電圧で大電流が得られるのが望ましいが、このためには
ゲート電極開口部径とエミッタ径を極力小さくし、高密
度に配置する必要がある。
【００１０】しかし、従来技術では、微細加工技術で形
成されるエッチングマスクの径で決定されるため、ゲー
ト電極開口部径とエミッタ径の最小限界が約１μｍであ
り、これ以下の径を得るためには、電子ビーム露光法や
Ｘ線露光法などを使用しなければならなかった。
成されるエッチングマスクの径で決定されるため、ゲー
ト電極開口部径とエミッタ径の最小限界が約１μｍであ
り、これ以下の径を得るためには、電子ビーム露光法や
Ｘ線露光法などを使用しなければならなかった。
【００１１】しかしながら、これら電子ビーム露光法や
Ｘ線露光法によっても、例えば上記した撮像デバイス用
としては微細化の点では充分であるとはいえず、しかも
コストの面からは到底満足できるものではなかった。こ
こでタワー型とコーン型を比較した場合、タワー型のほ
うがエミッタ先端部における電界強度が強く、印加電圧
を低くできることが知られているが、再現性よく実現す
る手段がない点で問題があった。
Ｘ線露光法によっても、例えば上記した撮像デバイス用
としては微細化の点では充分であるとはいえず、しかも
コストの面からは到底満足できるものではなかった。こ
こでタワー型とコーン型を比較した場合、タワー型のほ
うがエミッタ先端部における電界強度が強く、印加電圧
を低くできることが知られているが、再現性よく実現す
る手段がない点で問題があった。
【００１２】本発明の目的は、簡便なプロセスによりサ
ブミクロン以下のゲート電極開口径が得られ、高性能の
電界放出型電子源をローコストで提供することにある。
ブミクロン以下のゲート電極開口径が得られ、高性能の
電界放出型電子源をローコストで提供することにある。
【００１３】
【課題を解決するための手段】従来技術の問題は、現在
のフォトエッチング工法での限界によるものであり、本
発明は、この点で発想の転換を図った結果、なし得たも
のである。すなわち、本発明は、フォトエッチングによ
り微細加工をするのではなく、特定の材料に対して特定
の処理を行なうことにより、基板上に微細孔が高密度で
形成されるようにし、特定の工法の適用により、その微
細孔の内部にエミッタが形成されるようにしたものであ
る。
のフォトエッチング工法での限界によるものであり、本
発明は、この点で発想の転換を図った結果、なし得たも
のである。すなわち、本発明は、フォトエッチングによ
り微細加工をするのではなく、特定の材料に対して特定
の処理を行なうことにより、基板上に微細孔が高密度で
形成されるようにし、特定の工法の適用により、その微
細孔の内部にエミッタが形成されるようにしたものであ
る。
【００１４】このための特定の材料とは、例えばＡl
(アルミニウム)、Ｔi (チタン)、Ｔa(タンタル)、Ｎb
(ニオブ)、Ｈf (ハフニウム)、Ｚr (ジルコニウム)、Ｚ
n (亜鉛)それにＳi (シリコン)などであり、特定の処理
とは陽極酸化処理のことである。
(アルミニウム)、Ｔi (チタン)、Ｔa(タンタル)、Ｎb
(ニオブ)、Ｈf (ハフニウム)、Ｚr (ジルコニウム)、Ｚ
n (亜鉛)それにＳi (シリコン)などであり、特定の処理
とは陽極酸化処理のことである。
【００１５】ある種の材料は、陽極酸化処理することに
より多孔質の酸化皮膜が形成されることが古くから知ら
れており、特にＡl については、厚み方向に向かって延
びるナノメーターオーダーからサブミクロンオーダーの
微細孔を有するハニカム構造をした陽極酸化皮膜が形成
されることが知られている。
より多孔質の酸化皮膜が形成されることが古くから知ら
れており、特にＡl については、厚み方向に向かって延
びるナノメーターオーダーからサブミクロンオーダーの
微細孔を有するハニカム構造をした陽極酸化皮膜が形成
されることが知られている。
【００１６】そして、このことは、例えば、次の文献４
に開示されている通り、これが微細パターン形成用蒸着
マスクや精密濾過用フィルタの作成などに利用されつつ
あることから明らかである。 文献４：益田 著“固体物理”Vol.31 No.5 p.57(1996) 図９は、この文献４に開示されているアルミニウムの陽
極酸化膜の一例で、次の文献５に、その形成方法につい
て詳しく述べられている。 文献５：H.Masuda and M.Satoh “Jpn.J.Appl.Phys.”V
ol.35(1996) PP.L126-129その概略は次の通りである。
に開示されている通り、これが微細パターン形成用蒸着
マスクや精密濾過用フィルタの作成などに利用されつつ
あることから明らかである。 文献４：益田 著“固体物理”Vol.31 No.5 p.57(1996) 図９は、この文献４に開示されているアルミニウムの陽
極酸化膜の一例で、次の文献５に、その形成方法につい
て詳しく述べられている。 文献５：H.Masuda and M.Satoh “Jpn.J.Appl.Phys.”V
ol.35(1996) PP.L126-129その概略は次の通りである。
【００１７】まず、アルミニウムをアセトンにより脱脂
洗浄した後、０.３mol／l の蓚酸溶液中で、１７℃の温
度で４０Ｖの電圧により１０時間の陽極酸化を行ない、
その後、６ wt ％のリン酸と、１.８ wt ％のクロム酸
の混液中に６０℃の温度で１４時間放置して微細孔が不
揃いとなる膜の部分を除去する。
洗浄した後、０.３mol／l の蓚酸溶液中で、１７℃の温
度で４０Ｖの電圧により１０時間の陽極酸化を行ない、
その後、６ wt ％のリン酸と、１.８ wt ％のクロム酸
の混液中に６０℃の温度で１４時間放置して微細孔が不
揃いとなる膜の部分を除去する。
【００１８】次に前記と同様の条件で５分間、再度陽極
酸化を行い、整列された微細孔を形成する。その後、酸
化されていないアルミニウムの部分をエッチングにより
除去し、孔径をエッチングににより拡大調整の処理を施
す。この結果、図示のように、陽極酸化被膜１４１に、
その厚さ方向に向かって延びる多数の微細孔１４２を持
ったセル１４３が高密度で形成されることが判る。
酸化を行い、整列された微細孔を形成する。その後、酸
化されていないアルミニウムの部分をエッチングにより
除去し、孔径をエッチングににより拡大調整の処理を施
す。この結果、図示のように、陽極酸化被膜１４１に、
その厚さ方向に向かって延びる多数の微細孔１４２を持
ったセル１４３が高密度で形成されることが判る。
【００１９】次に、上記した所定の工法とは鍍金法(メ
ッキ法)であり、これにより微細孔内部に金属を充填さ
せ、エミッタを形成させることができる。この鍍金法に
ついては、種々の金属を折出させて着色するようにした
アルミニウム建材の着色などに利用されており、また、
文献６によれば、強磁性金属の充填による磁気ディスク
の試作にも利用されている。 文献６：津屋 他著 “固体物理”Vol.21 No.11 p.38(19
86)
ッキ法)であり、これにより微細孔内部に金属を充填さ
せ、エミッタを形成させることができる。この鍍金法に
ついては、種々の金属を折出させて着色するようにした
アルミニウム建材の着色などに利用されており、また、
文献６によれば、強磁性金属の充填による磁気ディスク
の試作にも利用されている。 文献６：津屋 他著 “固体物理”Vol.21 No.11 p.38(19
86)
【００２０】なお、この鍍金法とは、狭義には湿式電気
鍍金法、湿式化学鍍金法を指すが、広義には、この他に
も真空鍍金法(ＰＶＤ)及び化学気相鍍金法(ＣＶＤ)など
も含まれる。しかし、この明細書では、特に明記しない
限り、鍍金法と言えば狭義の鍍金法を意味するものとす
る。
鍍金法、湿式化学鍍金法を指すが、広義には、この他に
も真空鍍金法(ＰＶＤ)及び化学気相鍍金法(ＣＶＤ)など
も含まれる。しかし、この明細書では、特に明記しない
限り、鍍金法と言えば狭義の鍍金法を意味するものとす
る。
【００２１】陽極酸化法の最大の特徴は、形成される酸
化膜の微細孔径、細孔間隙、微細孔深さを比較的自由に
制御でき、高度なＬＳＩ技術や特殊な装置を必要とする
ことなく、フォトエッチング工程より微細な孔が形成で
きることである。
化膜の微細孔径、細孔間隙、微細孔深さを比較的自由に
制御でき、高度なＬＳＩ技術や特殊な装置を必要とする
ことなく、フォトエッチング工程より微細な孔が形成で
きることである。
【００２２】また、形成された微細孔内部に、鍍金法、
真空蒸着法、スパッタリング法、イオンプレーティング
法により種々の金属を微細孔底部から任意の高さまで折
出させることができるため、エミッタとして用いる材料
の自由度が高く、極微小な電子源を形成することができ
る。
真空蒸着法、スパッタリング法、イオンプレーティング
法により種々の金属を微細孔底部から任意の高さまで折
出させることができるため、エミッタとして用いる材料
の自由度が高く、極微小な電子源を形成することができ
る。
【００２３】具体的には、本発明の目的は、絶縁層を挟
んで対抗するカソード電極とゲート電極の間に電圧を印
加し、エミッタから電子を放出させる方式の電界放出型
電子源において、前記の絶縁層として、陽極酸化処理に
より厚さ方向に向かって延びる微細孔が多数形成された
多孔質絶縁層を用い、その微細孔内部にエミッタが形成
されるようにして達成される。
んで対抗するカソード電極とゲート電極の間に電圧を印
加し、エミッタから電子を放出させる方式の電界放出型
電子源において、前記の絶縁層として、陽極酸化処理に
より厚さ方向に向かって延びる微細孔が多数形成された
多孔質絶縁層を用い、その微細孔内部にエミッタが形成
されるようにして達成される。
【００２４】このとき、前記した多孔質絶縁層として
は、Ａl、Ｔi、Ｔa、Ｎb、Ｈf、Ｚr、Ｚn (亜鉛)、Ｍg
(マグネシウム)、Ｓi などの金属や半導体又はそれらを
含む合金を陽極酸化処理により多孔質化したことを特徴
とする。特に、Ａl 又はＡl 合金を陽極酸化処理してハ
ニカム構造状に多孔質化した絶縁層が好適である。
は、Ａl、Ｔi、Ｔa、Ｎb、Ｈf、Ｚr、Ｚn (亜鉛)、Ｍg
(マグネシウム)、Ｓi などの金属や半導体又はそれらを
含む合金を陽極酸化処理により多孔質化したことを特徴
とする。特に、Ａl 又はＡl 合金を陽極酸化処理してハ
ニカム構造状に多孔質化した絶縁層が好適である。
【００２５】一方、エミッタについては、電界折出処理
が可能な材料、例えばＣ (炭素)、Ｍg、Ａl、Ｃr、Ｆe
(鉄)、Ｃo (コバルト)、Ｎi (ニッケル)、Ｃu (銅)、Ｚ
n、Ｚr、Ｍo、Ｒh (ロジウム)、Ｐd (パラジウム)、Ａg
(銀)、Ｗ(タングステン)、Ｒe (レニウム)、Ｐt (白
金)、Ａu (金)などの金属、又はそれらを含む合金乃至
は非晶質金属からなり、鍍金法によって形成されている
ことを特徴とする。
が可能な材料、例えばＣ (炭素)、Ｍg、Ａl、Ｃr、Ｆe
(鉄)、Ｃo (コバルト)、Ｎi (ニッケル)、Ｃu (銅)、Ｚ
n、Ｚr、Ｍo、Ｒh (ロジウム)、Ｐd (パラジウム)、Ａg
(銀)、Ｗ(タングステン)、Ｒe (レニウム)、Ｐt (白
金)、Ａu (金)などの金属、又はそれらを含む合金乃至
は非晶質金属からなり、鍍金法によって形成されている
ことを特徴とする。
【００２６】また、このとき、エミッタは、これらの金
属が溶解している鍍金法浴中に、炭化珪素、アルミナ、
ダイヤモンドなどの超微粒子、またはグラファイト、２
硫化モリブデンなどの潤滑性粒子などを分散させて鍍金
法処理することにより、これらを前記エミッタ表面ない
しは内部に共折させるようにしても良い。
属が溶解している鍍金法浴中に、炭化珪素、アルミナ、
ダイヤモンドなどの超微粒子、またはグラファイト、２
硫化モリブデンなどの潤滑性粒子などを分散させて鍍金
法処理することにより、これらを前記エミッタ表面ない
しは内部に共折させるようにしても良い。
【００２７】さらに、エミッタについては、鍍金処理に
より形成させた後、その先端部に高融点で仕事関数の低
いＭo、Ｗ、Ｎb などの金属膜層を形成させても良い。
同様に、ダイヤモンド乃至はＤＬＣ(ダイヤモンドライ
クカーボン)乃至はボロンナイトライドの層をエミッタ
先端部に形成させてもよい。勿論、このエミッタを広義
の鍍金法により形成しても良い。
より形成させた後、その先端部に高融点で仕事関数の低
いＭo、Ｗ、Ｎb などの金属膜層を形成させても良い。
同様に、ダイヤモンド乃至はＤＬＣ(ダイヤモンドライ
クカーボン)乃至はボロンナイトライドの層をエミッタ
先端部に形成させてもよい。勿論、このエミッタを広義
の鍍金法により形成しても良い。
【００２８】
【発明の実施の形態】以下、本発明による電界放出型電
子源について、図示の実施の形態により詳細に説明す
る。図１は、本発明の第１の実施形態で、照明光源など
に用いる場合である。この実施形態では、まず基板１上
に、例えばＣu などの導電性を有する材料により、厚さ
２００ｎｍ〜１μｍのカソード電極２を形成させる。
子源について、図示の実施の形態により詳細に説明す
る。図１は、本発明の第１の実施形態で、照明光源など
に用いる場合である。この実施形態では、まず基板１上
に、例えばＣu などの導電性を有する材料により、厚さ
２００ｎｍ〜１μｍのカソード電極２を形成させる。
【００２９】ここで、まず、基板１としては、ガラス、
セラミックスなどの絶縁体、少なくともカソード電極２
を形成する側の面にＳi Ｏ2 などの絶縁体を形成したＳ
i などの半導体、又は少なくもカソード電極２を形成す
る側の面に絶縁層を形成したＣu などの金属の何れでも
良い。
セラミックスなどの絶縁体、少なくともカソード電極２
を形成する側の面にＳi Ｏ2 などの絶縁体を形成したＳ
i などの半導体、又は少なくもカソード電極２を形成す
る側の面に絶縁層を形成したＣu などの金属の何れでも
良い。
【００３０】また、カソード電極２についてもＣu に限
ることはなく、Ｍo、Ｔi、Ａu、Ａlなど良好な導電性が
ある金属なら何れでも良い。さらに基板１は前述した
他、Ｓi 、Ｃu などの半導体や導体でもよく、半導体や
導体を使用した場合はカソード２は形成せず、基板１を
カソード電極として使用してもよい。
ることはなく、Ｍo、Ｔi、Ａu、Ａlなど良好な導電性が
ある金属なら何れでも良い。さらに基板１は前述した
他、Ｓi 、Ｃu などの半導体や導体でもよく、半導体や
導体を使用した場合はカソード２は形成せず、基板１を
カソード電極として使用してもよい。
【００３１】そして、このカソード電極２の形成には、
例えばスパッタリング法や真空蒸着法、ＭＢＥ法(分子
線エピタキシ法)などを用いれば良い。
例えばスパッタリング法や真空蒸着法、ＭＢＥ法(分子
線エピタキシ法)などを用いれば良い。
【００３２】次に、カソード電極２上に厚さ５００ｎｍ
〜２μｍの多孔質絶縁層３を形成する。このため、まず
上記したカソード電極２と同様な成膜方法により、例え
ばＡl膜をカソード電極２上に形成させる。次に、この
Ａl 膜を陽極酸化し、Ａl2 Ｏ3 からなる多孔質絶縁層
３を形成するのである。
〜２μｍの多孔質絶縁層３を形成する。このため、まず
上記したカソード電極２と同様な成膜方法により、例え
ばＡl膜をカソード電極２上に形成させる。次に、この
Ａl 膜を陽極酸化し、Ａl2 Ｏ3 からなる多孔質絶縁層
３を形成するのである。
【００３３】ここで、この多孔質絶縁層３の材質として
は、Ａl2 Ｏ3 に限ることはなく、陽極酸化により多孔
質になる絶縁層が得られるものであれば何れでも良い。
こうして形成した多孔質絶縁層３には、陽極酸化の結
果、図示のように、多孔質絶縁層３の厚み方向に延びた
多数の微細孔４が内包されている。なお、このことは、
既に図９で説明した通りである。
は、Ａl2 Ｏ3 に限ることはなく、陽極酸化により多孔
質になる絶縁層が得られるものであれば何れでも良い。
こうして形成した多孔質絶縁層３には、陽極酸化の結
果、図示のように、多孔質絶縁層３の厚み方向に延びた
多数の微細孔４が内包されている。なお、このことは、
既に図９で説明した通りである。
【００３４】そして、このとき、陽極酸化に用いる電解
液の組成や化成電圧の選択により、多孔質絶縁層３に内
包される微細孔４の大きさと、それらの密度が容易に制
御でき、この結果、内径が１０〜２００ｎｍ、相互間の
間隙が５０〜５００ｎｍの範囲で任意に選択した微細孔
４を有する多孔質絶縁層３が容易に得られることにな
る。
液の組成や化成電圧の選択により、多孔質絶縁層３に内
包される微細孔４の大きさと、それらの密度が容易に制
御でき、この結果、内径が１０〜２００ｎｍ、相互間の
間隙が５０〜５００ｎｍの範囲で任意に選択した微細孔
４を有する多孔質絶縁層３が容易に得られることにな
る。
【００３５】また、このときの微細孔４の深さは、陽極
酸化のためにカソード電極２の上面に形成したＡl 膜な
どの膜厚と、陽極酸化時での化成時間の選択により、こ
れも容易に制御できるので、前記したタワー型のような
アスペクト比の高いエミッタから前記コーン型のような
アスペクト比の低いエミッタまで、任意の形状のエミッ
タをもったものに適用することができる。
酸化のためにカソード電極２の上面に形成したＡl 膜な
どの膜厚と、陽極酸化時での化成時間の選択により、こ
れも容易に制御できるので、前記したタワー型のような
アスペクト比の高いエミッタから前記コーン型のような
アスペクト比の低いエミッタまで、任意の形状のエミッ
タをもったものに適用することができる。
【００３６】この他、基板１上に、上記の場合と同様に
してカソード電極２を形成後、このカソード電極２上に
ＣＶＤ法、スパッタ法などにより、例えばＳi Ｏ2 など
の絶縁層を形成させた後、別に陽極酸化法により、多孔
質化された例えばＡl2 Ｏ3膜をエッチングマスクとして
用い、反応性イオンエッチング法などによって前記Ｓi
Ｏ2 絶縁層を多孔質化することにより多孔質絶縁層３を
形成しても良く、これによっても同様の機能が得られ
る。
してカソード電極２を形成後、このカソード電極２上に
ＣＶＤ法、スパッタ法などにより、例えばＳi Ｏ2 など
の絶縁層を形成させた後、別に陽極酸化法により、多孔
質化された例えばＡl2 Ｏ3膜をエッチングマスクとして
用い、反応性イオンエッチング法などによって前記Ｓi
Ｏ2 絶縁層を多孔質化することにより多孔質絶縁層３を
形成しても良く、これによっても同様の機能が得られ
る。
【００３７】次に、多孔質絶縁層３の微細孔４中にエミ
ッタ５を形成する。このエミッタ５は、微細孔４の中
に、例えばＭo、Ｗなどの金属を鍍金することにより形
成するのであるが、このとき、エミッタ５の材質として
は、Ｍo、Ｗの他に鍍金処理が可能なＭg、Ａl、Ｃr、Ｆ
e、Ｃo、Ｎi、Ｃu、Ｚn、Ｚr、Ｒh、Ｐd、Ａg、Ｒe、Ｐ
t、Ａu などの金属、又はそれらを含む合金、乃至は非
晶質金属の何れでも良い。
ッタ５を形成する。このエミッタ５は、微細孔４の中
に、例えばＭo、Ｗなどの金属を鍍金することにより形
成するのであるが、このとき、エミッタ５の材質として
は、Ｍo、Ｗの他に鍍金処理が可能なＭg、Ａl、Ｃr、Ｆ
e、Ｃo、Ｎi、Ｃu、Ｚn、Ｚr、Ｒh、Ｐd、Ａg、Ｒe、Ｐ
t、Ａu などの金属、又はそれらを含む合金、乃至は非
晶質金属の何れでも良い。
【００３８】このとき、エミッタ５の高さは、多孔質絶
縁層３の上端より低い位置にすることが望ましいが、こ
のことは、エミッタ５の高さが鍍金処理時間により正確
に調整できることから、容易に実現することができる。
最後に、多孔質絶縁層３上面に厚さ１０〜２００ｎｍの
ゲート電極６を形成する。
縁層３の上端より低い位置にすることが望ましいが、こ
のことは、エミッタ５の高さが鍍金処理時間により正確
に調整できることから、容易に実現することができる。
最後に、多孔質絶縁層３上面に厚さ１０〜２００ｎｍの
ゲート電極６を形成する。
【００３９】このゲート電極６は、真空蒸着法によりＭ
o などの導電性材料の蒸着により形成するのであるが、
このとき、斜め上方、例えば４５度の斜め上方から蒸着
するようにし、これによりゲート電極用の金属が微細孔
４内部に蒸着されないようにする。このゲート電極６を
形成する材料も、上記したＭo に限ることなく、Ｗ、Ｎ
bなど良好な導電性を有するものなら何れでも良い。
o などの導電性材料の蒸着により形成するのであるが、
このとき、斜め上方、例えば４５度の斜め上方から蒸着
するようにし、これによりゲート電極用の金属が微細孔
４内部に蒸着されないようにする。このゲート電極６を
形成する材料も、上記したＭo に限ることなく、Ｗ、Ｎ
bなど良好な導電性を有するものなら何れでも良い。
【００４０】なお、上記したように、斜め上方から蒸着
することが望ましいが、エミッタ５の先端部がゲート電
極６と同種の金属で被覆されても、エミッタ５とゲート
電極６との間に絶縁性が保たれている限りは特に問題は
ないので、斜め上方からの蒸着が必要要件というわけで
はなく、任意の方法でゲート電極６を形成して構わな
い。
することが望ましいが、エミッタ５の先端部がゲート電
極６と同種の金属で被覆されても、エミッタ５とゲート
電極６との間に絶縁性が保たれている限りは特に問題は
ないので、斜め上方からの蒸着が必要要件というわけで
はなく、任意の方法でゲート電極６を形成して構わな
い。
【００４１】一方、上記したように、ゲート電極６とエ
ミッタ５を順次形成する代りに、真空蒸着法、スパッタ
リング法、イオンプレーティング法など広義の鍍金法を
用いることにより、これらを同時に形成するようにして
も良い。
ミッタ５を順次形成する代りに、真空蒸着法、スパッタ
リング法、イオンプレーティング法など広義の鍍金法を
用いることにより、これらを同時に形成するようにして
も良い。
【００４２】従って、この第１の実施形態によれば、内
径が１０〜２００ｎｍの微細孔４が５０〜５００ｎｍの
間隔で形成された多孔質絶縁層３が、陽極酸化処理によ
り簡単に形成され、この微細孔４の中にコーン型、或い
はタワー型のエミッタ５を形成することができるので、
フォトエッチング工程の限界を超えた微細なエミッタを
高密度で簡単に形成でき、この結果、前記コーン型に較
べ、１／１０以下の低電圧で電子の放出が可能で、電子
ビーム径が極めて細い電界放出型電子源を容易に得るこ
とができる。
径が１０〜２００ｎｍの微細孔４が５０〜５００ｎｍの
間隔で形成された多孔質絶縁層３が、陽極酸化処理によ
り簡単に形成され、この微細孔４の中にコーン型、或い
はタワー型のエミッタ５を形成することができるので、
フォトエッチング工程の限界を超えた微細なエミッタを
高密度で簡単に形成でき、この結果、前記コーン型に較
べ、１／１０以下の低電圧で電子の放出が可能で、電子
ビーム径が極めて細い電界放出型電子源を容易に得るこ
とができる。
【００４３】次に、本発明の第２の実施の形態につい
て、図２により説明する。この第２の実施形態は、エミ
ッタがＭo、Ｗとダイヤモンド微粒子の共折により形成
されている点が異なるだけで、その他の点は、図１の実
施形態と同じである。すなわち、図２において、１５
が、Ｍo、Ｗとダイヤモンド微粒子の共折により形成さ
れエミッタであり、その他、基板１、カソード電極２、
多孔質絶縁層３、微細孔４、それにゲート電極６は、図
１の実施形態と同じである。
て、図２により説明する。この第２の実施形態は、エミ
ッタがＭo、Ｗとダイヤモンド微粒子の共折により形成
されている点が異なるだけで、その他の点は、図１の実
施形態と同じである。すなわち、図２において、１５
が、Ｍo、Ｗとダイヤモンド微粒子の共折により形成さ
れエミッタであり、その他、基板１、カソード電極２、
多孔質絶縁層３、微細孔４、それにゲート電極６は、図
１の実施形態と同じである。
【００４４】このエミッタ１５は、Ｍo、Ｗなどの鍍金
浴中に粒径１０〜１００ｎｍのダイヤモンドの微粒子を
分散させた複合鍍金法を用い、微細孔４の中にＭo、Ｗ
の金属とダイヤモンド微粒子１７を共折させて形成した
ものである。このとき複合鍍金法で共折される材料とし
ては、ダイヤモンドの微粒子に限ることはなく、炭化珪
素、アルミナなどの超微粒子、またはグラファイト、２
硫化モリブデンなどの潤滑性材料の微粒子でも良い。
浴中に粒径１０〜１００ｎｍのダイヤモンドの微粒子を
分散させた複合鍍金法を用い、微細孔４の中にＭo、Ｗ
の金属とダイヤモンド微粒子１７を共折させて形成した
ものである。このとき複合鍍金法で共折される材料とし
ては、ダイヤモンドの微粒子に限ることはなく、炭化珪
素、アルミナなどの超微粒子、またはグラファイト、２
硫化モリブデンなどの潤滑性材料の微粒子でも良い。
【００４５】ダイヤモンド微粒子を共折させたエミッタ
を用いると、エミッタの仕事関数が低くなる。従って、
この図２の実施形態によれば、さらに低電圧で電子の放
出が可能な電界放出型電子源を得ることができる。
を用いると、エミッタの仕事関数が低くなる。従って、
この図２の実施形態によれば、さらに低電圧で電子の放
出が可能な電界放出型電子源を得ることができる。
【００４６】ここで、微粒子に代えて、エミッタの少な
くとも先端部分に、Ｍo、Ｗ、Ｎb、Ｃu、Ａl、Ａu、Ｐt
などの少なくとも１種の金属及び／又はダイヤモン
ド、ＤＬＣ(ダイヤモンドライクカーボン)、ボロンナイ
トライドの少なくとも１種を被覆してもよい。
くとも先端部分に、Ｍo、Ｗ、Ｎb、Ｃu、Ａl、Ａu、Ｐt
などの少なくとも１種の金属及び／又はダイヤモン
ド、ＤＬＣ(ダイヤモンドライクカーボン)、ボロンナイ
トライドの少なくとも１種を被覆してもよい。
【００４７】次に、図３は本発明の第３の実施の形態
で、この実施形態は、エミッタを下部部分と上部部分と
に分けて形成したもので、その他の点は、図１の実施形
態と同じである。すなわち、図３において、２５が、下
部部分と上部部分とに分けて形成したエミッタであり、
その他、基板１、カソード電極２、多孔質絶縁層３、微
細孔４、それにゲート電極６は、図１の実施形態と同じ
である。
で、この実施形態は、エミッタを下部部分と上部部分と
に分けて形成したもので、その他の点は、図１の実施形
態と同じである。すなわち、図３において、２５が、下
部部分と上部部分とに分けて形成したエミッタであり、
その他、基板１、カソード電極２、多孔質絶縁層３、微
細孔４、それにゲート電極６は、図１の実施形態と同じ
である。
【００４８】このエミッタ２５を形成しているのは、融
点の異なる金属からなるエミッタ下部２５ａとエミッタ
上部２５ｂであり、ここで、エミッタ下部２５ａは、例
えばＮi−Ｂ−Ｐ合金を用いて、鍍金法により形成した
もので、エミッタ上部２５ｂは、エミッタ下部２５ａを
形成する材料よりも高融点の、例えばＭo、Ｗ、Ｎb、Ｐ
t、Ｐd などの金属又はこれらの合金、或いは非晶質金
属を用いて、同じく鍍金法により形成したものである。
点の異なる金属からなるエミッタ下部２５ａとエミッタ
上部２５ｂであり、ここで、エミッタ下部２５ａは、例
えばＮi−Ｂ−Ｐ合金を用いて、鍍金法により形成した
もので、エミッタ上部２５ｂは、エミッタ下部２５ａを
形成する材料よりも高融点の、例えばＭo、Ｗ、Ｎb、Ｐ
t、Ｐd などの金属又はこれらの合金、或いは非晶質金
属を用いて、同じく鍍金法により形成したものである。
【００４９】このように、低融点のエミッタ下部２５ａ
と高融点のエミッタ上部２５ｂにより形成したエミッタ
２５によれば、Ｎi−Ｂ−Ｐ合金によるエミッタ下部２
５ａが、過電流が流れた際のヒューズとしての役目を果
たすことになり、従って、この実施形態によれば、過電
流防止機能を備えた電界放出型電子源を得ることができ
る。
と高融点のエミッタ上部２５ｂにより形成したエミッタ
２５によれば、Ｎi−Ｂ−Ｐ合金によるエミッタ下部２
５ａが、過電流が流れた際のヒューズとしての役目を果
たすことになり、従って、この実施形態によれば、過電
流防止機能を備えた電界放出型電子源を得ることができ
る。
【００５０】なお、エミッタ上部２５ｂの形成について
は、真空蒸着法、スパッタリング法、イオンプレーティ
ング法などの広義の鍍金法で形成しても良い。すなわ
ち、鍍金法によりエミッタ下部２５ａを形成後、真空蒸
着法、スパッタリング法、イオンプレーティング法など
の広義の鍍金法によりエミッタ上部２５ｂを形成するの
であり、この場合でも同様の効果を得ることができる。
は、真空蒸着法、スパッタリング法、イオンプレーティ
ング法などの広義の鍍金法で形成しても良い。すなわ
ち、鍍金法によりエミッタ下部２５ａを形成後、真空蒸
着法、スパッタリング法、イオンプレーティング法など
の広義の鍍金法によりエミッタ上部２５ｂを形成するの
であり、この場合でも同様の効果を得ることができる。
【００５１】次に、図４は、本発明の第４の実施の形態
で、この実施形態は、エミッタ５を多孔質絶縁層３の微
細孔４の中に形成した後、このエミッタ５が形成された
微細孔４の内壁を再度陽極酸化することにより、微細孔
３４ａ、３４ｂ、３４ｃで示すように、その内壁を広げ
たものであり、その他の点は、図１の実施形態と同じで
ある。
で、この実施形態は、エミッタ５を多孔質絶縁層３の微
細孔４の中に形成した後、このエミッタ５が形成された
微細孔４の内壁を再度陽極酸化することにより、微細孔
３４ａ、３４ｂ、３４ｃで示すように、その内壁を広げ
たものであり、その他の点は、図１の実施形態と同じで
ある。
【００５２】従って、この図４の実施形態によれば、エ
ミッタ５が多孔質絶縁層３に接触している部分が少なく
されているので、エミッタ５から多孔質絶縁層３へのリ
ーク電流が抑えられた電界放出型電子源を得ることがで
きる。
ミッタ５が多孔質絶縁層３に接触している部分が少なく
されているので、エミッタ５から多孔質絶縁層３へのリ
ーク電流が抑えられた電界放出型電子源を得ることがで
きる。
【００５３】次に、本発明の第５の実施の形態につい
て、図５により説明する。この図５に示した電界放出型
電子源は、以下のようにして作られる。まず基板１上に
スパッタ法、ＣＶＤ法などによりＳi Ｏ2 などの絶縁層
４３を形成後、図示しないフォトレジスト膜を用い、フ
ォトリソグラフィ法により絶縁層４３にストライプ状の
開口部４８を設ける。
て、図５により説明する。この図５に示した電界放出型
電子源は、以下のようにして作られる。まず基板１上に
スパッタ法、ＣＶＤ法などによりＳi Ｏ2 などの絶縁層
４３を形成後、図示しないフォトレジスト膜を用い、フ
ォトリソグラフィ法により絶縁層４３にストライプ状の
開口部４８を設ける。
【００５４】次いで、この開口部４８内部に、例えばＭ
o、Ｃu などの導電性を有する材料によりストライプ状
のカソード電極２を形成し、続いてこのカソード電極２
上面に陽極酸化可能な例えばＡl 膜を形成する。次に、
同じく図示しないフォトレジスト膜を用い、フォトリソ
グラフィ法によりカソード電極２と直交するようにゲー
ト電極４７ａを形成する。
o、Ｃu などの導電性を有する材料によりストライプ状
のカソード電極２を形成し、続いてこのカソード電極２
上面に陽極酸化可能な例えばＡl 膜を形成する。次に、
同じく図示しないフォトレジスト膜を用い、フォトリソ
グラフィ法によりカソード電極２と直交するようにゲー
ト電極４７ａを形成する。
【００５５】その後、図示しないフォトレジスト膜を用
い、ゲート電極４７ａとカソード電極２が交わる領域内
のゲート電極４７ａの一部又は全体を矩形、円形など任
意の形状に除去し、Ａl 膜を表面に露出させる。次に、
この露出したＡl 膜を陽極酸化処理することにより、微
細孔４が多数内包されたＡl2 Ｏ3 からなる多孔質絶縁
層３を形成する。
い、ゲート電極４７ａとカソード電極２が交わる領域内
のゲート電極４７ａの一部又は全体を矩形、円形など任
意の形状に除去し、Ａl 膜を表面に露出させる。次に、
この露出したＡl 膜を陽極酸化処理することにより、微
細孔４が多数内包されたＡl2 Ｏ3 からなる多孔質絶縁
層３を形成する。
【００５６】この後、さらに多孔質絶縁層３の微細孔４
の中に、電界折出法によりエミッタ５を形成し、その
後、真空蒸着法などにより、例えばＭo、Ｗ、Ｎb など
の高融点金属からなるゲート電極４７ｂとストライプ状
のゲート電極６を形成するのである。以上の構成におい
て、カソード電極２とゲート電極６の間に電圧が印加さ
れると、カソード電極２とゲート電極６が交わる領域の
エミッタ５から電子が真空中に放出されることになり、
従って、この実施形態によれば、アレイ構造の電界放出
型電子源構造体が得られ、ディスプレイや撮像素子への
適用が可能になる。
の中に、電界折出法によりエミッタ５を形成し、その
後、真空蒸着法などにより、例えばＭo、Ｗ、Ｎb など
の高融点金属からなるゲート電極４７ｂとストライプ状
のゲート電極６を形成するのである。以上の構成におい
て、カソード電極２とゲート電極６の間に電圧が印加さ
れると、カソード電極２とゲート電極６が交わる領域の
エミッタ５から電子が真空中に放出されることになり、
従って、この実施形態によれば、アレイ構造の電界放出
型電子源構造体が得られ、ディスプレイや撮像素子への
適用が可能になる。
【００５７】
【発明の効果】本発明によれば、エミッタを設けるため
の絶縁層として、厚さ方向に向かう微細孔が陽極酸化に
より多数内包された多孔質絶縁層を用いているので、高
度なフォトリソグラフィ技術を用いることなく、サブミ
クロンからナノオーダーのエミッタが高密度に形成され
た電界放出型電子源を容易に、且つローコストで提供す
ることができる。
の絶縁層として、厚さ方向に向かう微細孔が陽極酸化に
より多数内包された多孔質絶縁層を用いているので、高
度なフォトリソグラフィ技術を用いることなく、サブミ
クロンからナノオーダーのエミッタが高密度に形成され
た電界放出型電子源を容易に、且つローコストで提供す
ることができる。
【００５８】また、本発明によれば、鍍金法によりエミ
ッタが形成されているので、電界折出が可能な様々金属
とダイヤモンドなどの超微粒子を共折させることがで
き、この結果、低電圧で電子を放出することができる電
界放出型電子源を容易に提供することができる。
ッタが形成されているので、電界折出が可能な様々金属
とダイヤモンドなどの超微粒子を共折させることがで
き、この結果、低電圧で電子を放出することができる電
界放出型電子源を容易に提供することができる。
【図１】本発明による電界放出型電子源の第１の実施形
態を示す断面図である。
態を示す断面図である。
【図２】本発明による電界放出型電子源の第２の実施形
態を示す断面図である。
態を示す断面図である。
【図３】本発明による電界放出型電子源の第３の実施形
態を示す断面図である。
態を示す断面図である。
【図４】本発明による電界放出型電子源の第４の実施形
態を示す断面図である。
態を示す断面図である。
【図５】本発明による電界放出型電子源の第５の実施形
態を示す断面図である。
態を示す断面図である。
【図６】従来技術による電界放出型電子源の一例を示す
断面図である。
断面図である。
【図７】従来技術による電界放出型電子源の他の一例を
示す断面図である。
示す断面図である。
【図８】従来技術による電界放出型電子源のさらに別の
一例を示す断面図である。
一例を示す断面図である。
【図９】ハニカム構造をもった陽極酸化被膜の説明図で
ある。
ある。
１ 基板 ２ カソード電極 ３ 多孔質絶縁層 ４、３４ａ、３４ｂ、３４ｃ 微細孔 ５、１５、２５ エミッタ ６、４７、４７ａ、４７ｂ ゲート電極 ２５ａ エミッタ下部 ２５ｂ エミッタ上部 １７ 超微粒子 ４３ 絶縁層 ４８ 開口部
フロントページの続き (72)発明者 難波 正和 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 岡崎 三郎 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 平野 喜之 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 岡村 憲伯 山梨県北巨摩郡小渕沢町上笹尾3434−１ 日立電子株式会社小渕沢工場内 (72)発明者 勝原 幸典 山梨県北巨摩郡小渕沢町上笹尾3434−１ 日立電子株式会社小渕沢工場内 (72)発明者 井上 茂 山梨県北巨摩郡小渕沢町上笹尾3434−１ 日立電子株式会社小渕沢工場内
Claims (12)
- 【請求項１】 絶縁層を挟んで対抗するカソード電極と
ゲート電極の間に電圧を印加し、エミッタから電子を放
出させる方式の電界放出型電子源において、 前記絶縁層として、陽極酸化処理により厚さ方向に向か
って延びる微細孔が多数形成された多孔質絶縁層を用
い、 前記微細孔内部に前記エミッタが形成されていることを
特徴とする電界放出型電子源。 - 【請求項２】 絶縁層を挟んで対抗するカソード電極と
ゲート電極の間に電圧を印加し、エミッタから電子を放
出させる方式の電界放出型電子源において、 前記絶縁層として、陽極酸化処理により厚さ方向に垂直
な微細孔が多数形成された多孔質酸化膜をエッチングマ
スクとするエッチングにより、厚さ方向に向かって延び
る微細孔が多数形成された多孔質絶縁層を用い、 前記多孔質絶縁層に形成された微細孔内部に前記エミッ
タが形成されていることを特徴とする電界放出型電子
源。 - 【請求項３】 請求項１に記載の発明において、 前記多孔質絶縁層が、少なくともアルミニウム、チタ
ン、タンタル、ニオブ、ハフニウム、ジルコニウム、亜
鉛、マグネシウム、シリコンの内の１種の金属又は１種
の金属を含んだ合金の陽極酸化処理により形成されてい
ることを特徴とする電界放出型電子源。 - 【請求項４】 請求項１に記載の発明において、 前記多孔質絶縁層が、陽極酸化によるアルミナで形成さ
れていることを特徴とする電界放出型電子源。 - 【請求項５】 請求項１〜請求項４に記載の何れかの発
明において、 前記エミッタが、炭素、マグネシウム、アルミニウム、
クローム、鉄、コバルト、ニッケル、銅、亜鉛、ジルコ
ニウム、モリプデン、ロジウム、パラジウム、銀、タン
グステン、レニウム、白金、金のうちの少なくとも１種
の金属又は１種の金属を含んだ合金乃至は非晶質金属で
形成されていることを特徴とする電界放出型電子源。 - 【請求項６】 請求項５に記載の発明において、 前記エミッタが鍍金法により前記微細孔内部に形成され
ていることを特徴とする電界放出型電子源。 - 【請求項７】 請求項６に記載の発明において、 前記エミッタが、粒径１〜１００ｎｍの炭化珪素、アル
ミナ、ダイヤモンドなどの超微粒子又はグラファイト、
２硫化モリブデンなどの潤滑性粒子の内の少なくとも１
種が分散された複合鍍金法により形成され、 これらの粒子が、前記エミッタの内部及び／又は前記エ
ミッタの表面全体又は一部に含んだ状態で前記微細孔内
部に形成されていることを特徴とする電界放出型電子
源。 - 【請求項８】 請求項５又は請求項６に記載の発明にお
いて、 前記エミッタが、融点の異なる複数の層から構成されて
いることを特徴とする電界放出型電子源。 - 【請求項９】 請求項１〜請求項８に記載の何れかの発
明において、 前記エミッタの少なくとも先端部分が、モリブデン、タ
ングステン、ニオブ、銅、アルミニウム、金、白金など
の少なくとも１種の金属及び／又はダイヤモンド、ダイ
ヤモンドライクカーボン、ボロンナイトライドの少なく
とも１種により被覆されていることを特徴とする電界放
出型電子源。 - 【請求項１０】 請求項１又は請求項３或いは請求項４
に記載の何れかの発明において、 前記微細孔内壁面の少なくとも一部が陽極酸化法或いは
エッチング法により溶解処理され、 前記エミッタと前記微細孔内壁面の間に間隙が形成され
ていることを特徴とする電界放出型電子源。 - 【請求項１１】 請求項１〜請求項１０に記載の何れか
の発明において、 前記カソード電極が、ガラス、セラミックスなどの絶縁
体又はシリコンなどの半導体或いはアルミニウムなどの
導体又は表面に絶縁層が形成された半導体或いは導体か
らなる基板上に形成されていることを特徴とする電界放
出型電子源。 - 【請求項１２】 請求項１１に記載の発明において、 前記エミッタとカソード電極及びゲート電極からなる単
位部分が前記基板に複数個形成されていることを特徴と
する電界放出型電子源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12912299A JP2000323011A (ja) | 1999-05-10 | 1999-05-10 | 電界放出型電子源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12912299A JP2000323011A (ja) | 1999-05-10 | 1999-05-10 | 電界放出型電子源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323011A true JP2000323011A (ja) | 2000-11-24 |
Family
ID=15001633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12912299A Pending JP2000323011A (ja) | 1999-05-10 | 1999-05-10 | 電界放出型電子源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000323011A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266735A (ja) * | 2000-03-22 | 2001-09-28 | Lg Electronics Inc | 電界放出型冷陰極構造及びこの陰極を備えた電子銃 |
| WO2002061789A1 (fr) * | 2001-02-01 | 2002-08-08 | Sharp Kabushiki Kaisha | Dispositif d'emission electronique et affichage d'emission de champ |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| WO2016024878A1 (en) * | 2014-08-13 | 2016-02-18 | Siemens Aktiengesellschaft | Device for the extraction of electrons in field emission systems and method to form the device |
| WO2018120997A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 主动阵列基板及其制造方法 |
-
1999
- 1999-05-10 JP JP12912299A patent/JP2000323011A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266735A (ja) * | 2000-03-22 | 2001-09-28 | Lg Electronics Inc | 電界放出型冷陰極構造及びこの陰極を備えた電子銃 |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| WO2002061789A1 (fr) * | 2001-02-01 | 2002-08-08 | Sharp Kabushiki Kaisha | Dispositif d'emission electronique et affichage d'emission de champ |
| US7030550B2 (en) | 2001-02-01 | 2006-04-18 | Sharp Kabushiki Kaisha | Electron emission device with multi-layered fate electrode |
| WO2016024878A1 (en) * | 2014-08-13 | 2016-02-18 | Siemens Aktiengesellschaft | Device for the extraction of electrons in field emission systems and method to form the device |
| WO2018120997A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 主动阵列基板及其制造方法 |
| US10672798B2 (en) | 2016-12-30 | 2020-06-02 | HKC Corporation Limited | Active array substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7070472B2 (en) | Field emission display and methods of forming a field emission display | |
| US6891319B2 (en) | Field emission display and methods of forming a field emission display | |
| US5578185A (en) | Method for creating gated filament structures for field emision displays | |
| US6568979B2 (en) | Method of manufacturing a low gate current field emitter cell and array with vertical thin-film-edge emitter | |
| JP3007654B2 (ja) | 電子放出素子の製造方法 | |
| US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
| US6448701B1 (en) | Self-aligned integrally gated nanofilament field emitter cell and array | |
| JP3886082B2 (ja) | ナノ構造体及びその製造方法 | |
| US6590322B2 (en) | Low gate current field emitter cell and array with vertical thin-film-edge emitter | |
| JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
| JP4681939B2 (ja) | ナノ構造体の製造方法 | |
| JP2004202602A (ja) | 微小構造体の製造方法、及び型材の製造方法 | |
| JP2000323011A (ja) | 電界放出型電子源 | |
| JP2005535075A (ja) | 陽極酸化工程を用いて製造された３極構造を有する電界放出素子及びその製造方法 | |
| JP2001291465A (ja) | 冷陰極及びその製造方法 | |
| JPH08227653A (ja) | マイクロチップ電子源の製造方法 | |
| JPH07272651A (ja) | 針状結晶構造とその製造方法 | |
| US20070200478A1 (en) | Field Emission Device | |
| US5665421A (en) | Method for creating gated filament structures for field emission displays | |
| KR100492509B1 (ko) | 양극 산화 공정을 이용한 일체형 3극 구조 전계방출 소자및 제조방법 | |
| RU2678192C1 (ru) | Способ изготовления полевого эмиссионного элемента | |
| JPH07220619A (ja) | 冷陰極電極構造とその製造方法 | |
| US7025892B1 (en) | Method for creating gated filament structures for field emission displays | |
| KR100635003B1 (ko) | 스핀트형 3극관 전계방출소자 제조방법 | |
| JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |