JPH0868644A - 更新可能なナビゲーションソフトウェア及びフレキシブルメモリ構成を備えた車両ナビゲーションシステム - Google Patents

Abstract

(57)【要約】 【課題】 ユーザが、ナビゲーションソフトウェアが記
憶されているメモリをシステムから取り外す必要なくナ
ビゲーションソフトウェアを更新できるメモリ構成を得
ることにある。 【解決手段】 本発明の車両ナビゲーションシステムの
ＣＰＵは関連ＣＰＵメモリスペースを備え、ＣＰＵメモ
リスペース内の絶対アドレスにおいて実行コードを開始
すべく作動できる。ＣＰＵには１次メモリが接続され、
該１次メモリは絶対アドレスを備えている。また、２次
メモリを有し、該２次メモリはＣＰＵメモリスペース内
の第２メモリスペースを占拠する。ＣＰＵには、２次メ
モリが着脱可能に接続されるインターフェースが接続さ
れ、該インターフェースは、ＣＰＵと２次メモリとの間
の通信を行う。また、ＣＰＵメモリスペース内の第１メ
モリスペースと第２メモリスペースとを切り換える手段
が更に設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は車両ナビゲーション
システムに関する。より詳しくは、本発明は、ナビゲー
ションソフトウェアコードを容易に更新でき且つ別の作
動モードを遂行できる車両ナビゲーションシステム用の
フレキシブルメモリ構成を提供する。

【０００２】

【従来の技術】車両ナビゲーションシステムは、これら
がやがて自動車産業全体に亘って標準的様相を呈すると
ころまで精度及び複雑さの点で改善されている。しかし
ながら、このようになっても、システムのコストは納得
できるレベルに維持されなくてはならない。この目的を
達成する１つの方法は、システムを制御するナビゲーシ
ョンソフトウェアの更新コストを最小にすることであ
る。

【０００３】ナビゲーションソフトウェアの開発に要す
る時間と、システムハードウェアの開発に要する時間と
は一般に異なっている。システムハードウェアの設計が
完了した後でも、しばしば、ナビゲーションソフトウェ
アコードの数回の反復が望まれる。これは、これまで、
従来のシステムが消去プログラム可能読取り専用メモリ
（ＥＰＲＯＭ）に記憶されたナビゲーションソフトウェ
アにより設計されていた点で問題をもたらしている。ナ
ビゲーションソフトウェアの更新が必要になった場合に
は、ＥＰＲＯＭをシステムから取り外し、再プログラミ
ングし、次に交換しなければならなかった。これは、時
間を要し且つ労働集約的であるだけでなく、製造業者が
行なわなくてはならず、車両ナビゲーションシステムの
エンドユーザにとって他のレベルの不便さを付加してい
る。

【０００４】全システムコストを増大させる従来の車両
ナビゲーションシステムの他の欠点は、製造時及び現場
でのシステムの試験が困難なことである。従来のシステ
ムは、特定のシステム作動時にデータを収集する容易で
効率的な方法を有していない。従来のいずれのシステム
も、特定の試験条件又は特定ユーザの特定ニーズに合う
ように試験手順を容易に適合させることができない。

【０００５】

【発明が解決しようとする課題】かくして、ユーザが、
ナビゲーションソフトウェアが記憶されているメモリを
システムから取り外す必要なくしてナビゲーションソフ
トウェアを更新できるメモリ構成を採用することが望ま
れている。また、メモリ構成が、製造試験、データ収集
及び現場メンテナンス機能を、これらの機能をよりフレ
キシブル且つコスト有効性に優れたものとする方法で遂
行することも望まれている。

【０００６】

【課題を解決するための手段】本発明によれば、ナビゲ
ーションソフトウェアコードの更新が容易に行なえる車
両ナビゲーションシステムが提供される。ナビゲーショ
ンコードが記憶される主メモリは、ＳＲＡＭ、ＤＲＡＭ
又は疑似ＳＲＡＭ等のフラッシュ強誘電ランダムアクセ
スメモリ（ｆｌａｓｈ，ｆｅｒｒｏ−ｅｌｅｃｔｒｉｃ
ｒａｎｄｏｍａｃｃｅｓｓ ｍｅｍｏｒｙ）又はバッ
クアップパワーを備えたランダムアクセスメモリのよう
な再プログラミング可能な不揮発性メモリである。シス
テムには、種々の形式のメモリカードの挿入及び取出し
が行なえるインターフェースも設けられている。マップ
データベース及びナビゲーションソフトウェアの最終バ
ージョンが入ったデータベース媒体もこのシステムに包
含されている。主メモリに記憶されたブートプログラム
を用いてシステムがブートアップされると、中央処理装
置（ＣＰＵ）は、データベース媒体のナビゲーションソ
フトウェアのバージョンが、主メモリに記憶されたバー
ジョンよりも新しいものであるか否かを判断する。一実
施例では、データベース媒体のバージョンの方が新しい
場合には、データベース媒体のバージョンが自動的に主
メモリにローディングされる。他の実施例では、データ
ベース媒体のナビゲーションソフトウェアの方が新しい
とＣＰＵが判断すると、システムは、ナビゲーションソ
フトウェアを更新すべきであるか否か、又は主メモリに
現在記憶されているソフトウェアを使用し続けるべきで
あるか否かをユーザに尋ねる。幾つかの実施例では、デ
ータベース媒体は、インターフェースに挿入されるハー
ドディスクメモリカードで構成できる。種々の機能をも
つ１つ以上の２次メモリカードをインターフェースに挿
入することもできる。例えば、２次メモリカードには、
車両ナビゲーションシステムの試験及び／又はトラブル
シューティング（故障探究）のための診断ソフトウェア
を組み込むことができる。２次メモリカードには、特定
地域についての紀行映画又はゲームソフトウェア等の非
ナビゲーションソフトウェアを組み込むこともできる。
本発明は、２次メモリにより占拠されたメモリスペース
と、主メモリのメモリスペースとを切り換え、またＣＰ
Ｕは、２次メモリのコードがあたかも主メモリのコード
であるかのようにして２次メモリのコードを実行する。
また、２次メモリカードは、データロギングの目的及び
システムの通常の作動中の増補ナビゲーションモードに
使用することもできる。この場合、メモリスペーススイ
ッチは働いていないけれども、ＣＰＵは依然として２次
メモリの情報にアクセスしている。

【０００７】本発明の特定実施例によれば、関連ＣＰＵ
メモリスペースを備えたＣＰＵを有する車両ナビゲーシ
ョンシステムが提供される。ＣＰＵは、ＣＰＵメモリス
ペース内の絶対アドレスで実行コードを開始すべく作動
できる。主メモリは、絶対アドレスを有するＣＰＵメモ
リスペース内で第１メモリスペースを占拠するＣＰＵに
接続される。また、システムは、ＣＰＵメモリスペース
内で第２メモリスペースを占拠する着脱可能な２次メモ
リを有する。ＣＰＵには、２次メモリが着脱可能に接続
されるインターフェースが接続される。このインターフ
ェースは、ＣＰＵと２次メモリとの間の通信を行なうた
めのものである。最後に、第２メモリスペースが絶対ア
ドレスをもつように、ＣＰＵメモリスペース内で第１メ
モリスペースと第２メモリスペースとを切り換える手段
が設けられている。より特殊な実施例では、車両ナビゲ
ーションシステムは、マップデータベース及び更新され
たナビゲーションコードを記憶するためのデータベース
媒体を有している。一実施例では、車両ナビゲーション
システムがブートアップされ且つ第１ナビゲーションコ
ードが更新されたナビゲーションコードとは異なるバー
ジョンであるときに、第１ナビゲーションコードは、主
メモリ内で、データベースメモリからの更新されたナビ
ゲーションコードと置換される。別の実施例では、異な
るバージョンが検出されると、ナビゲーションソフトウ
ェアを更新するオプションをユーザに促す。

【０００８】

【発明の実施の形態】本発明の性質及び長所は、明細書
の以降の部分及び図面を参照することにより一層理解さ
れるであろう。

【０００９】本発明は、広くは、一般譲渡された係属中
の１９９２年５月１５日付米国特許出願第０７／８８
３，８５９号（名称「道筋案内のオンオフ道筋状態フィ
ルタ（ＲＯＵＴＥ ＧＵＩＤＡＮＣＥ ＯＮ／ＯＦＦ−
ＲＯＵＴＥ ＳＴＡＴＥ ＦＩＬＴＥＲ）」）、１９９
２年５月１５日付米国特許出願第０７／８８４，７４９
号（名称「車両ナビゲーションシステムの位置補正法
（ＰＯＳＩＴＩＯＮ ＣＯＲＲＥＣＴＩＯＮ ＭＥＴＨ
ＯＤ ＦＯＲ ＶＥＨＩＣＬＥ ＮＡＶＩＧＡＴＩＯＮ
ＳＹＳＴＥＭ）」）、及び１９９３年７月２９日付米
国特許出願第０８／０９９，２０７号（名称「車両ナビ
ゲーションシステムにおける目的地選択方法（ＭＥＴＨ
ＯＤ ＦＯＲ ＳＥＬＥＣＴＩＮＧ Ａ ＤＥＳＴＩＮ
ＡＴＩＯＮＩＮ Ａ ＶＥＨＩＣＬＥ ＮＡＶＩＧＡＴ
ＩＯＮ ＳＹＳＴＥＭ）」）に関し、これらの明細書全
体は本願に援用する。

【００１０】図１は、本発明に使用する車両ナビゲーシ
ョンシステム１０の特定実施例を示すブロック図であ
る。センサ１２、１４及びＧＰＳ受信器１８は、センサ
／ＧＰＳインターフェース２２を介して計算手段２０に
接続されている。一般的な実施例では、走行距離センサ
１２はオドメータからなり、角速度センサ１４はジャイ
ロスコープ、又は車両の車輪に連結される差動オドメー
タからなる。広域測位システム（ｇｌｏｂａｌ ｐｏｓ
ｉｔｉｏｎｉｎｇ ｓｙｓｔｅｍ： ＧＰＳ）データ受
信器１８は、例えば衛星基準ナビゲーションシステムか
らの信号を受信するためのものである。センサ／ＧＰＳ
インターフェース２２からのデータはＣＰＵ２４に送信
され、該ＣＰＵ２４は、キャリブレーション、信号処
理、推測航法計算、車両測位及び道筋案内の機能を遂行
する。マップ情報が入ったデータベースはデータベース
媒体２６に記憶させることができ、計算手段２０の作動
を指示するソフトウェアは主メモリ２８に記憶され、Ｃ
ＰＵ２４により実行される。メモリ２８は、フラッシュ
メモリ又はＳＲＡＭ等の再プログラミング可能な不揮発
性メモリで構成できる。システムＲＡＭ３０は、このよ
うなソフトウェアプログラムの実行に必要な情報の読取
り及び書込みを行なう。データベース媒体２６は、デジ
タル信号化されたマップ情報が記憶される不揮発性メモ
リ、ハードディスクドライブ、ＣＤ−ＲＯＭ又は集積回
路で構成できる。本発明の一実施例では、データベース
媒体２６は、インターフェーススロット２７内に挿入さ
れる着脱可能なハードディスクカードからなる。出力コ
ントローラ３２（この出力コントローラはグラフィック
コントローラで構成できる）はＣＰＵ２４により処理さ
れるデータを受信し、且つ該データをディスプレイコン
ソール４０（このディスプレイコンソールは、通常ディ
スプレイスクリーンからなる出力コミュニケータ３４を
備えている）に送信する。ユーザは、ユーザインターフ
ェース３６（このユーザインターフェースは、一般にキ
ーボードからなる）を介して所望の目的地等のデータを
入力する。また、システムはインターフェーススロット
４４に挿入される交換可能メモリ４２を有するが、その
目的については後述する。

【００１１】データベース媒体２６に記憶されるマップ
データベースは、例えば、道路交差点、道路区間、陸
標、関心事項及び他の地理的情報を記述するための緯度
座標及び経度座標等の位置的データからなるのが好まし
い。またデータベースには、道路名及び地名等、分岐
点、一方通行規制、路面、制限速度、海抜高度及び他の
特徴等の道路又は場所の特徴を示すデータを含めること
ができる。マップデータベースに記憶されたデータを用
いて、車両ナビゲーションシステムは、データベースに
記憶された道路区間、交差点及び他の地理的位置と、推
測航法位置とを比較することにより、車両の１つ以上の
可能位置を発生する。次にシステムは、位置可能性の組
をフィルタリングし、残りの位置可能性から、車両の現
在位置と考えられる位置を選択する。

【００１２】図２には、本発明の一実施例の基本的メモ
リ構成が示されている。ＣＰＵメモリスペース５０は、
不揮発性主メモリ２８、システムＲＡＭ３０、交換可能
メモリ４２及びＩ／Ｏデバイス５２により占拠されるメ
モリスペースを有している。不揮発性主メモリ２８は、
フラッシュメモリ又はスタティックＲＡＭ（ｓｔａｔｉ
ｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ： Ｓ
ＲＡＭ）で構成できる。交換可能メモリ４２は、パーソ
ナルコンピュータメモリカード国際協会（Ｐｅｒｓｏｎ
ａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ
（ＰＣＭＣＩＡ）」のメモリカードで構成できる。ＰＣ
ＭＣＩＡは、データ記憶（メモリ）カード及び周辺拡張
（Ｉ／Ｏ）カード（ｐｅｒｉｐｈｅｒａｌ ｅｘｐａｎ
ｓｉｏｎ （Ｉ／Ｏ） ｃａｒｄ）の両者を制御する６
８ピン集積回路用規格を促進すべく構成されたものであ
る。また、システムは、ナビゲーションプログラムセク
ション５４のナビゲーションソフトウェアの最終バージ
ョンと、データベースセクション５６のマップデータベ
ースとを記憶するデータベース媒体２６を有する。前述
のように、データベース媒体２６はハードディスクメモ
リカードで構成できる。

【００１３】ブートアップ時には、殆どのＣＰＵは、特
定絶対アドレスにおけるＣＰＵのメモリスペースにおい
て実行コードを開始し、そのロケーションは、使用する
ＣＰＵの形式に基づいて変化する。例えば、インテル８
６ＸＸＣＰＵはＣＰＵメモリスペースの「頂」からブー
トするのに対し、モトローラ６８ＸＸＸＣＰＵはＣＰＵ
メモリスペースの「底」からブートする。本発明の一実
施例では、システムＣＰＵは、ＣＰＵメモリスペース５
０の絶対アドレス（この絶対アドレスは、不揮発性主メ
モリ２８により占拠されるメモリスペースのアドレスと
一致する）から実行コードを開始する。主メモリ２８
は、ブートセクション５８、パラメータセクション６０
及び主プログラムセクション６２を有している。通常、
システムがパワーアップされると、ＣＰＵは、主メモリ
２８のブートセクション５８において開始する実行コー
ドを開始する。次にＣＰＵは、主プログラムセクション
６２のコードを実行する（一般に、パラメータセクショ
ン６０は実行不可能なデータを記憶する）。図３のフロ
ーチャートには、本発明の一実施例による通常作動のス
タートが示されている。ＣＰＵが主プログラムセクショ
ン６２に記憶されたナビゲーションプログラムの実行を
開始すると（ステップ７０）、主メモリ２８のナビゲー
ションソフトウェアがデータベース媒体２６のナビゲー
ションソフトウェアと比較される（ステップ７２）。主
メモリ２８のナビゲーションソフトウェアが異なるバー
ジョンである場合には（ステップ７４）、ＣＰＵは、該
バージョンをデータベース媒体２６から主メモリ２８に
ローディングし且つナビゲーティングを開始する（ステ
ップ７６）。ＮＯの場合には、ＣＰＵは、主メモリ２８
に既に記憶されているソフトウェアを用いてナビゲーテ
ィングを開始する（ステップ７８）。

【００１４】他の実施例による通常作動のスタートが図
４のフローチャートにより示されている。ＣＰＵが主プ
ログラムセクション６２に記憶されたナビゲーションプ
ログラムの実行を開始すると、主メモリ２８のナビゲー
ションソフトウェアがデータベース媒体２６のナビゲー
ションソフトウェアと比較される（ステップ８２）。主
メモリ２８のナビゲーションソフトウェアが異なるバー
ジョンである場合には（ステップ８４）、ＣＰＵは、主
メモリ２８のソフトウェアを更新すべきであるか否かを
システムのユーザに尋ねる（ステップ８６）。ユーザが
肯定的に応答する場合には（ステップ８８）、ＣＰＵ
は、データベース媒体２６からのバージョンを主メモリ
２８にローディングし且つナビゲーティングを開始する
（ステップ９０）。ユーザが肯定的に応答しない場合に
は、ＣＰＵは、主メモリ２８に既に記憶されているソフ
トウェアを用いてナビゲーティングを開始する（ステッ
プ９２）。主メモリ２８のナビゲーションソフトウェア
がデータベース媒体２８のバージョンとは異なっていな
い場合には、ＣＰＵはまた、主メモリ２８のソフトウェ
アを用いてナビゲーティングを開始する（ステップ９
２）。

【００１５】特定実施例では、システムは、２つの異な
るアドレスモードを用いて作動する。図５に示すよう
に、通常のアドレスモードでは、主メモリ２８により占
拠されたメモリスペースがＣＰＵメモリスペース５０の
第１部分を占拠し且つ絶対アドレス５１（該絶対アドレ
スからＣＰＵが実行コードを開始する）を入れる。スワ
ップアドレスモードでは、主メモリ２８及び交換可能メ
モリ４２により占拠されたメモリスペースの位置が反転
され、交換可能メモリ４２が、前に主メモリ２８により
占拠されたメモリスペース５０の部分を占拠する。かく
して、前述の通常作動の代わりに、システムは交換可能
メモリ４２からのＣＰＵ実行コード（このＣＰＵ実行コ
ードは、スワップアドレスモード中、絶対アドレス５１
を有する）から開始する。一方のアドレスモードから他
方のアドレスモードへの切換えはスイッチング手段４６
（図１）により達成され、このスイッチング手段４６は
種々の方法が考えられる。別の方法として、ハードウェ
ア信号により変更を行なうことができる。

【００１６】図６の（ａ）及び（ｂ）は、電圧Ｖとアー
ス（接地）との間でモード制御信号ライン１０２を切り
換えるハードウェアジャンパ１００を用いたスイッチン
グ手段４６の一実施例を示す簡単なブロック図である。
モード制御信号ライン１０２は、ハードウェアジャンパ
１００が図６の（ｂ）に示すように接続されるとき、主
メモリのアドレスロケーションと交換可能メモリのアド
レスロケーションとをスワップ（交換）するアドレスデ
コーダ回路１０４への入力として使用される。アドレス
デコーダ１０４は、システムＣＰＵ（図示せず）からバ
ス１０６を介してアドレス信号及び制御信号を受信す
る。図７の（ａ）及び（ｂ）は、電圧Ｖとアースとの間
でモード制御信号ライン１０２を切り換える手動スイッ
チ１１０を用いたスイッチング手段４６の別の実施例を
示すブロック図である。図７の（ｂ）は、スイッチ１１
０が閉じられたときのメモリスワップを示す。最後に、
図８の（ａ）及び（ｂ）は、モード制御信号ライン１０
２へのハードウェア信号を用いる構成のブロック図であ
り、この構成は、アース（論理“０”）とＶ（論理
“１”）との間でハードウェア信号を切り換える。

【００１７】両アドレスモードは異なる作動モードをサ
ポートする。通常アドレスモードは、システムが主メモ
リ２８に記憶されたナビゲーションソフトウェアを用い
てナビゲートする通常作動をサポートする。また、通常
アドレスモードは、種々のデータを交換可能メモリ４２
内に作表及び記憶できるデータロギングモード（図９）
をサポートする。一実施例によれば、ＣＰＵが主メモリ
２８のナビゲーションソフトウェアを実行している間、
ナビゲーションソフトウェアも、例えば車両状態、ＧＰ
Ｓ情報又はシステム作動に関する他のあらゆる種類の情
報に関するデータを収集する。次に、データは、着脱可
能ＰＣＭＣＩＡメモリカード４２に記憶される。特定実
施例では、メモリスワップに関して上述したものを備え
た種々の手段によりデータロギングできるように構成で
きる。

【００１８】スワップアドレスモードは、幾つかの異な
る作動モードをサポートする。図１０は、ブートコード
及び主プログラムコードが最初に主メモリ２８にローデ
ィングされる作動モードを示す。メモリがスワップアド
レスモードに置かれた後、ＣＰＵは、プログラムローダ
ルーチン７９及びブートコード５８及び主プログラムコ
ード６２の両コードが入った着脱可能なメモリカード４
２から実行することを開始する。この時点で主メモリ２
８は空になる。プログラムローダ７９の実行により、Ｃ
ＰＵは、ブートコード５８及び主プログラムコード６２
を主メモリ２８にコピーする。

【００１９】スワップアドレスモードによりサポートさ
れる他の作動モードは、診断モードすなわち試験モード
（図１１）である。異なる試験プログラムが入った異な
るメモリカード４２は、遂行すべき試験環境又は試験の
種類に基づいて用いることができる。例えば、メモリカ
ード４２Ａは製造環境で用いられ、一方、メモリカード
４２Ｂは現場での使用を意図したものである。この作動
モードでは、主メモリ２８は無視できる。すなわち、シ
ステムは、或る場合には、主メモリ２８とは全く無関係
にメモリカード４２のコードに従って作動できる。他の
場合には、メモリカード４２に記憶された情報は、主メ
モリ２８のコードと関連して使用される。種々の手段を
用いて、メモリカード４２がＰＣＭＣＩＡスロット４４
（図１）内に存在しない場合にスワップアドレスモード
を不能にすることができる。

【００２０】スワップアドレスモードによりサポートさ
れる他の作動モードは、交換可能メモリ４２に記憶され
た非ナビゲーションソフトウェアが実行されるモードで
ある（図１２）。このモードは、上記診断モードと作動
的に同様である。異なるソフトウェアを遂行するのに異
なるメモリカード４２を用いることができる。例えば、
メモリカード４２Ｃには、特定地域におけるツーリスト
にとって魅力的なもの、宿泊施設又はレストランに関す
る情報を入れることができるツーリストガイドプログラ
ムを含めることができる。メモリカード４２Ｄには、例
えばゲームプログラムを入れることができる。このよう
なシステムで多くの異なる種類のソフトウェアを遂行で
きることは理解されよう。

【００２１】図１３には、通常アドレスモードによりサ
ポートされる増補ナビゲーションモードが示されてい
る。システムに通常作動時の付加機能を与えるため、別
のＰＣＭＣＩＡカード４２Ｅ〜４２Ｇをインターフェー
ススロット４４（図１）に付加できる。これらの付加的
カードは交換可能メモリスペース４２の部分を占拠する
であろう。この実施例によれば、数種の機能がシステム
に付加される。例えば、付加的システムＲＡＭ３０を備
えたメモリカード４２Ｅを付加することにより、道筋計
算時間又はブートアップ時間のようなパラメータに関す
るシステム性能を更新できる。メモリカード４２Ｆを付
加して、メモリに用途の多様性を与えることができる。
このような用途として、例えば、メモパッド機能等の付
加的機能、又はカストマイズド目的地リスト、電話帳又
は好ましい道路／道筋情報等の付加的ユーザ情報のため
の付加的データベース記憶スペースのための任意のシス
テムメモリを含めることができる。拡張システムＩ／Ｏ
用メモリを備えたメモリカード４２Ｇを付加することも
できる。このような拡張Ｉ／Ｏとして、例えば、モデム
インターフェース又は無線通信インターフェースを含め
ることができる。本発明の種々の実施例によれば、この
ようなメモリカードの任意（オプショナル）の組合せを
用いることができる。

【００２２】以上、本発明をその特定実施例に関連して
特別に図示し且つ説明したが、当業者には、本発明の精
神及び範囲から逸脱することなく特定実施例の形態及び
細部における上記及び他の変更をなし得ることが理解さ
れよう。

【図面の簡単な説明】

【図１】本発明に使用する車両ナビゲーションシステム
の特定実施例を示すブロック図である。

【図２】本発明の一実施例のメモリ構成を示す図面であ
る。

【図３】本発明の一実施例による通常システム作動の開
始を示すフローチャートである。

【図４】本発明の他の実施例による通常システム作動の
開始を示すフローチャートである。

【図５】通常アドレスモードとスワップアドレスモード
との差異を示すメモリスペース図である。

【図６】（ａ）及び（ｂ）は、図１の切換え手段の第１
実施例を示す図面である。

【図７】（ａ）及び（ｂ）は、図１の切換え手段の第２
実施例を示す図面である。

【図８】（ａ）及び（ｂ）は、図１の切換え手段の第３
実施例を示す図面である。

【図９】データロギング作動のためのメモリ構成を示す
図面である。

【図１０】主メモリの初期ローディングのためのメモリ
構成を示す図面である。

【図１１】診断作動のためのメモリ構成を示す図面であ
る。

【図１２】他の非ナビゲーションソフトウェアを実行す
るためのメモリ構成を示す図面である。

【図１３】増補ナビゲーションモードのためのメモリ構
成を示す図面である。

【符号の説明】

１０ 車両ナビゲーションシステム １２ センサ １４ センサ １８ ＧＰＳ受信器 ２０ 計算手段 ２２ センサ／ＧＰＳインターフェース ２４ ＣＰＵ ２６ データベース媒体 ２７ インターフェーススロット ２８ 主メモリ ３０ システムＲＡＭ ３４ 出力コミュニケータ ３６ ユーザインターフェース ４０ ディスプレイコンソール ４２ 交換可能メモリ ４４ インターフェーススロット ５０ ＣＰＵメモリスペース ５２ Ｉ／Ｏデバイス ５４ ナビゲーションプログラムセクション ５６ データベースセクション ５８ ブートセクション ６０ パラメータセクション ６２ 主プログラムセクション ７９ プログラムローダ １００ ハードウェアジャンパ １０２ モード制御信号ライン １０４ アドレスデコーダ回路 １０６ バス １１０ 手動スイッチ

Claims (20)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵメモリスペースを備えた中央処理
   装置（ＣＰＵ）を有し、該ＣＰＵはＣＰＵメモリスペー
   ス内の絶対アドレスにおいて実行コードを開始すべく作
   動でき、 ＣＰＵに接続された１次メモリを有し、該１次メモリは
   ＣＰＵメモリスペース内の第１メモリスペースを占拠
   し、該第１メモリスペースが絶対アドレスを備え、 着脱可能な２次メモリを有し、該２次メモリはＣＰＵメ
   モリスペース内の第２メモリスペースを占拠し、 ２次メモリが着脱可能に接続されるＣＰＵに接続される
   インターフェースを有し、該インターフェースはＣＰＵ
   と２次メモリとの間の通信を行い、 第２メモリスペースが絶対アドレスをもつように、ＣＰ
   Ｕメモリスペース内の第１メモリスペースと第２メモリ
   スペースとを切り換える手段を更に有することを特徴と
   する車両ナビゲーションシステム。
2. 【請求項２】 前記１次メモリは第１ナビゲーションコ
   ードを記憶するためのものであり、車両ナビゲーション
   システムが更に、マップデータベース及び更新されたナ
   ビゲーションコードを記憶するためのＣＰＵに接続され
   るデータベース媒体を有し、第１ナビゲーションコード
   は、車両ナビゲーションシステムがブートアップされ且
   つ第１ナビゲーションコードが更新されたナビゲーショ
   ンコードとは異なるときに、１次メモリにおいて、デー
   タベース媒体からの更新されたナビゲーションコードと
   置換される、請求項１に記載の車両ナビゲーションシス
   テム。
3. 【請求項３】 前記データベース媒体は、インターフェ
   ースを介してＣＰＵに着脱可能に接続されるハードディ
   スクメモリからなる、請求項２に記載の車両ナビゲーシ
   ョンシステム。
4. 【請求項４】 前記データベース媒体は不揮発性メモリ
   からなる、請求項２に記載の車両ナビゲーションシステ
   ム。
5. 【請求項５】 前記データベース媒体がＣＤ−ＲＯＭか
   らなる、請求項２に記載の車両ナビゲーションシステ
   ム。
6. 【請求項６】 前記１次メモリは第１ナビゲーションコ
   ードを記憶するためのものであり、車両ナビゲーション
   システムが更に、マップデータベース及び更新されたナ
   ビゲーションコードを記憶するためのインターフェース
   に接続されるデータベース媒体を有し、車両ナビゲーシ
   ョンのユーザには、車両ナビゲーションシステムがブー
   トアップされ且つ第１ナビゲーションコードが更新され
   たナビゲーションコードとは異なるときに、第１ナビゲ
   ーションコードを更新されたナビゲーションコードと置
   換することが提供される、請求項１に記載の車両ナビゲ
   ーションシステム。
7. 【請求項７】 前記データベース媒体は、インターフェ
   ースを介してＣＰＵに着脱可能に接続されるハードディ
   スクメモリからなる、請求項６に記載の車両ナビゲーシ
   ョンシステム。
8. 【請求項８】 前記データベース媒体は不揮発性メモリ
   からなる、請求項６に記載の車両ナビゲーションシステ
   ム。
9. 【請求項９】 前記データベース媒体がＣＤ−ＲＯＭか
   らなる、請求項６に記載の車両ナビゲーションシステ
   ム。
10. 【請求項１０】 前記１次メモリは不揮発性メモリから
    なる、請求項１に記載の車両ナビゲーションシステム。
11. 【請求項１１】 前記不揮発性メモリは、フラッシュメ
    モリ、強誘電ランダムアクセスメモリ（ＦＲＡＭ）、ス
    タティックＲＡＭ、ダイナミックＲＡＭ及び疑似ＲＡＭ
    からなる群から選択されるメモリからなる、請求項１０
    に記載の車両ナビゲーションシステム。
12. 【請求項１２】 前記着脱可能な２次メモリはＰＣＭＣ
    ＩＡメモリカードからなる、請求項１に記載の車両ナビ
    ゲーションシステム。
13. 【請求項１３】 前記着脱可能な２次メモリは、車両ナ
    ビゲーションシステムを試験する診断コードを記憶する
    メモリからなる、請求項１に記載の車両ナビゲーション
    システム。
14. 【請求項１４】 前記着脱可能な２次メモリは、１次メ
    モリにローディングする第１ナビゲーションコードを記
    憶するメモリからなる、請求項１に記載の車両ナビゲー
    ションシステム。
15. 【請求項１５】 前記着脱可能な２次メモリは、１次メ
    モリに記憶された第１ナビゲーションコードに関連して
    使用するオプショナルナビゲーションソフトウェアを記
    憶するメモリからなる、請求項１に記載の車両ナビゲー
    ションシステム。
16. 【請求項１６】 前記着脱可能な２次メモリは、システ
    ムＲＡＭを拡張するランダムアクセスメモリ（ＲＡＭ）
    からなる、請求項１に記載の車両ナビゲーションシステ
    ム。
17. 【請求項１７】 前記着脱可能な２次メモリは、拡張Ｉ
    ／Ｏ機能をサポートするＩ／Ｏデバイスからなる、請求
    項１に記載の車両ナビゲーションシステム。
18. 【請求項１８】 前記ＣＰＵは、第１メモリスペースと
    第２メモリスペースとを切り換える切換え手段が用いら
    れていない場合でも、２次メモリスペースにアクセスで
    きる、請求項１に記載の車両ナビゲーションシステム。
19. 【請求項１９】 前記２次メモリはデータロギングデバ
    イスからなる、請求項１８に記載の車両ナビゲーション
    システム。
20. 【請求項２０】 前記データロギングデバイスは、ナビ
    ゲーションデータ、ハードウェアデータ及び製造ライン
    データからなる群から選択されるデータをログする、請
    求項１９に記載の車両ナビゲーションシステム。