JPH0864602A - バンプ付き半導体装置の製造方法 - Google Patents

バンプ付き半導体装置の製造方法

Info

Publication number
JPH0864602A
JPH0864602A JP6217958A JP21795894A JPH0864602A JP H0864602 A JPH0864602 A JP H0864602A JP 6217958 A JP6217958 A JP 6217958A JP 21795894 A JP21795894 A JP 21795894A JP H0864602 A JPH0864602 A JP H0864602A
Authority
JP
Japan
Prior art keywords
bump
bumps
semiconductor device
ball
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6217958A
Other languages
English (en)
Other versions
JP3090853B2 (ja
Inventor
Yoji Kawakami
洋司 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP06217958A priority Critical patent/JP3090853B2/ja
Publication of JPH0864602A publication Critical patent/JPH0864602A/ja
Application granted granted Critical
Publication of JP3090853B2 publication Critical patent/JP3090853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 バンプ欠落が生じた場合でもこれを確実に補
填し、有効に良品率を向上させ得るバンプ付き半導体装
置の製造方法を提供する。 【構成】 半導体素子1の電極パッド部2上にメッキ法
によりバンプ3を形成する。これらのバンプ3の欠落箇
所4にボールバンプ10を接合するようにしたものであ
る。特にボールバンプ10の硬度又は高さを、他の製造
方法によって電極パッド部2上に既に形成されているバ
ンプ3に合わせるようにしたものである。メッキ法によ
り半導体素子1の電極パッド部2上にバンプ3を形成す
る際、いずれかの電極パッド部2においてバンプ欠落4
が生じた場合、その電極パッド部2に対してはボールバ
ンプ10が接合され、これにより半導体素子1における
バンプ欠落箇所を確実に補填する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に半導体素子の電極部におけるバンプの形成方法
に関する。
【0002】
【従来の技術】半導体装置の製造工程において、半導体
素子の電極部(電極パッド)をリード等と接続するため
に、微小金属ボールで成るバンプが用いられる。従来の
半導体素子の製造方法において、所謂ウェハバンプにお
いてはメッキ法によりウェハ上に一括でバンプを形成す
る方法や、或いはまた、バンプ形成用基板上のバンプと
リードとを位置合わせして、加熱・加圧によりリード側
にバンプを転写させる方法等が行われている。
【0003】例えば、メッキ法においては、半導体素子
の電極パッドに対してアンダーバンプメタル(バリヤメ
タル)を被着後、バンプ形成のためのフォトリソグラフ
ィ処理を行い、フォトレジストによるメッキ用パターン
が形成される。そしてこのパターン内にバンプを形成さ
せる。次に、不要なフォトレジストを除去し、バリヤメ
タルをエッチングする。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法において、特にメッキ法の場合、
前述のようにウェハ上に一括でバンプを形成するように
しているため、メッキ液の循環不良等に起因して一部の
電極パッドにおいてメッキ不良が生じるという問題があ
った。つまり、例えばメッキ液中に混入した空気等のた
めに、その電極パッド上に適正にバンプが形成されず、
従って、そのようなバンプ欠落が生じた半導体素子は、
不良品として扱われざるを得なかった。
【0005】また、転写バンプの場合においても、バン
プの欠落が生じると、その半導体素子はもはや不良品扱
いとなり、このようにバンプ欠落が製品の良品率に著し
く影響していた。
【0006】本発明はかかる実情に鑑み、特にバンプ欠
落が生じた場合でもこれを確実に補填し、有効に良品率
を向上させ得るバンプ付き半導体装置の製造方法を提供
することを目的とする。
【0007】
【課題を解決するための手段】本発明のバンプ付き半導
体装置の製造方法は、半導体素子の電極パッド部上にメ
ッキ法によりバンプを形成し、これらのバンプの欠落箇
所にボールバンプを接合するようにしたものである。
【0008】また、本発明のバンプ付き半導体装置の製
造方法は、半導体素子の電極パッド部上にメッキ法によ
りバンプを形成し、これらのバンプ上にボールバンプを
重ねて接合するようにしたものである。
【0009】これらのバンプ付き半導体装置の製造方法
において、特に前記ボールバンプの硬度を、他の製造方
法によって前記電極パッド部上に既に形成されている前
記バンプに合わせるようにしてもよい。また、前記ボー
ルバンプの高さを、他の製造方法によって前記電極パッ
ド部上に既に形成されている前記バンプに合わせるよう
にしてもよい。
【0010】更に、本発明のバンプ付き半導体装置の製
造方法は、基板上にメッキ法によりバンプを形成し、こ
れらのバンプをリードに転写することにより転写バンプ
を形成し、これらの転写バンプの欠落箇所にボールバン
プを接合するようにしたものである。このバンプ付き半
導体装置の製造方法において、前記バンプ形成用基板の
前記バンプの欠落箇所にボールバンプを接合するように
したものである。
【0011】
【作用】メッキ法により半導体素子の電極パッド部上に
バンプを形成する際、いずれかの電極パッド部において
バンプ欠落が生じると、そのままではその半導体素子は
不良品となってしまう。本発明方法によれば、そのよう
なバンプが欠落した電極パッド部に対してはボールバン
プが接合され、これにより半導体素子におけるバンプ欠
落箇所を補填する。
【0012】また、本発明方法によれば、半導体素子の
電極パッド部上にメッキ法により形成されたバンプ上に
ボールバンプが重ねて接合される。例えば、このメッキ
法によって電極パッド部上にバンプを形成する場合、そ
の電極パッド部が狭ピッチ化すると、一般にはバンプ自
体が小さくなり、従ってそのバンプ高さを確保すること
が困難になる。このような場合、メッキ法によって形成
さたバンプ上にボールバンプを重ねて接合することによ
り、特に電極パッド部の狭ピッチ化に対して有効に対応
することができる。
【0013】これらの場合において、接合されるべきボ
ールバンプの硬度又は高は、他の製造方法、即ちメッキ
法によって形成されるバンプのものよりも容易に調整可
能であり、バンプ補填を効果的に行うことができる。
【0014】更に、転写バンプにより半導体装置のリー
ドに対してバンプを形成する場合においても、そのリー
ドにおける転写バンプの欠落箇所にボールバンプを接合
することにより、そのバンプ欠落箇所を確実に補填する
ことができる。また、この転写バンプ方式の場合におい
て、バンプ形成用基板にてバンプ欠落が生じたとき、そ
のバンプ欠落箇所にボールバンプを接合することによ
り、リードに対するバンプ転写前にバンプ形成用基板の
段階でバンプ欠落箇所を補填することができる。
【0015】
【実施例】以下、図面を参照して本発明のバンプ付き半
導体装置の製造方法の好適な実施例を説明する。図1及
び図2は、本実施例に係る半導体素子1及びその要部を
それぞれ示している。この実施例において、半導体素子
1は、その四辺に沿って多数の電極パッド部2(図2)
を有しているものとする。そして、各電極パッド部2上
にウェハバンプとしてのバンプ3が形成される。このバ
ンプ3は、従来例において説明したようにメッキ法によ
って形成するものである。
【0016】バンプ3を形成する際、図示例のような電
極パッド部2においてバンプ欠落4が生じた場合を考え
る。この場合、図3に示したようにその電極パッド部2
に対して、ボールバンプ10が接合される。このボール
バンプ10は、熱圧着等により電極パッド部2に接合す
ることができるが、その接合後の高さは、図4に示され
るようにバンプ3の高さHと同一に設定される。これに
より半導体素子1におけるバンプ欠落箇所を補填する。
【0017】そして、バンプ欠落箇所に補填されたボー
ルバンプ10を介して、半導体素子1をリード等と適正
に接続することにより、半導体装置が構成される。ボー
ルバンプ10の高さは、図4に示したようにバンプ3の
高さHと整合しており、半導体素子1をリード等と接続
させる場合においても確実に接続することができる。ま
たウェハバンプにおいてはこれがメッキ法によって形成
されるため、その硬度の選択が制約されざるを得ないの
に対して、ボールバンプ10は、その形成材料における
添加物の調整によってかなりの自由度でその硬度を変化
させることが可能である。従って、ボールバンプ10の
硬度をバンプ3の硬度に合わせ易く、そのようにするこ
とによりバンプ欠落4に対するバンプ補填を効果的に行
うことができる。
【0018】次に、本発明のバンプ付き半導体装置の製
造方法の他の実施例を説明する。ところで、半導体素子
1において特に電極パッド部2が狭ピッチ化した場合、
その電極パッド部2上に形成されるバンプ3の面積も小
さくなり、そのままではバンプ3高さを確保することが
困難である。つまり、例えば特にメッキ法によりバンプ
3を形成する際、前述したようにフォトリソグラフィ工
程にてフォトレジストによるメッキ用パターンが形成さ
れるが、そのパターンにおけるフォトレジスト開口が狭
くなり、その開口内にバンプ形成用のメッキ液が浸入し
難い。従ってバンプ3の高さも制限されざるを得ない
が、その結果形成される高さの低いバンプ3では、その
ままではリード等の接触不良の危険がある。
【0019】さて、この実施例においては、図5及び図
6に示したように半導体素子1において狭ピッチ化した
電極パッド部上にメッキ法によりバンプ3が形成され
る。そして図7に示されるように、各バンプ3上にボー
ルバンプ10が重ねて接合される。電極パッド部が狭ピ
ッチ化し、従ってバンプ3自体が小さくなりその高さを
確保し得ない場合でも、ボールバンプ10を重ねて接合
することにより、必要且つ十分なバンプ高さを有効に確
保するこができる。従って、リード等の接触不良の危険
を解消し、半導体素子1をリード等と適正に接続するこ
とができる。
【0020】更に、本発明のバンプ付き半導体装置の製
造方法の別の実施例を説明する。この実施例は、転写バ
ンプ方式に対して本発明方法を適用したものである。転
写バンプ方式においては、バンプ形成用基板上のバンプ
とリードとを位置合わせして、加熱・加圧によりリード
側にバンプを転写させる。例えば図8に示したように、
バンプ形成用基板20において、ガラス基板21上にメ
ッキ用マスク材としてのフォトレジスト膜22が形成さ
れ、この上にバンプ23が形成される。バンプ形成用基
板20上のバンプ23は次に、ボンディングツール24
を用いて、半導体装置を構成すべきリード25と熱圧着
され、これによりバンプ23は図中、実線で示されるよ
うにリード25の端部に接合される。
【0021】ところが、このような転写バンプ方式にお
いて、バンプ23の転写が適正に行われず、つまり例え
ば、バンプ23が図示のようにバンプ形成用基板20側
に残留すると、そのバンプ23に対応するバンプ欠落2
6(点線参照)が生じる。そしてこの場合には、そのリ
ード25、即ち半導体装置は不良品となる。
【0022】本発明方法によれば、このような転写バン
プにおける欠落箇所にボールバンプ10を接合する。ボ
ールバンプ10は、図中、一点鎖線で示したようにバン
プ23が正規に接合されるべきであったリード25の端
部に接合される。この場合、ボールバンプ10は熱圧着
等の方法によりリード25に接合されるが、このように
転写バンプ方式によりリード25に対してバンプ23を
形成する場合においても、リード25における転写バン
プの欠落箇所にボールバンプ10を接合することによ
り、バンプ欠落26を確実に補填することができる。
【0023】また、かかる転写バンプ方式の場合におい
て、バンプ形成用基板20にてメッキ不良等に起因する
バンプ23の欠落が生じたとき、その欠落箇所にボール
バンプ10を接合することにより、リード25に対する
バンプ転写前にバンプ形成用基板20の段階でバンプ欠
落箇所を補填することができる。なお、ボールバンプ1
0の高さや硬度をバンプ23の高さ,硬度に合わせるこ
とにより、バンプ形成用基板20におけるバンプ欠落に
対しても有効に対応することができる。
【0024】
【発明の効果】以上説明したように本発明によれば、バ
ンプを介して半導体素子及びリード等の接続を行う際、
バンプ欠落が生じた場合でもこれを確実に補填し、製品
の良品率を格段に向上させることができる。また、その
場合において、バンプ欠落を補填するためのボールバン
プの硬度,高さ等を調整し易く、適正なバンプ接合を保
証する。更に、特に電極パッドのピッチが狭小化した場
合、バンプ高さを容易且つ確実に確保することができ、
かかる狭ピッチ化に有効に対応することができる等の利
点を有している。
【図面の簡単な説明】
【図1】本発明のバンプ付き半導体装置の製造方法の一
実施例に係る半導体素子の斜視図である。
【図2】本発明のバンプ付き半導体装置の製造方法の一
実施例に係る上記半導体素子の要部斜視図である。
【図3】本発明のバンプ付き半導体装置の製造方法の一
実施例における半導体素子のバンプ欠落箇所にボールバ
ンプを補填した例を示す要部斜視図である。
【図4】本発明のバンプ付き半導体装置の製造方法の一
実施例におけるバンプ欠落箇所に補填された上記ボール
バンプの高さ調整の例を示す要部斜視図である。
【図5】本発明のバンプ付き半導体装置の製造方法の他
の実施例に係る半導体素子の斜視図である。
【図6】本発明のバンプ付き半導体装置の製造方法の他
の実施例に係る上記半導体素子の要部斜視図である。
【図7】本発明のバンプ付き半導体装置の製造方法の他
の実施例における半導体素子のの電極部にボールバンプ
を重ねて接合した例を示す要部斜視図である。
【図8】本発明のバンプ付き半導体装置の製造方法の更
に別の実施例におけるバンプ形成用基板の部分断面図で
ある。
【図9】本発明のバンプ付き半導体装置の製造方法の更
に別の実施例における転写バンプの接合工程例を示す部
分断面図である。
【符号の説明】
1 半導体素子 2 電極パッド部 3 バンプ 4 バンプ欠落 10 ボールバンプ 20 バンプ形成用基板 21 ガラス基板 22 フォトレジスト膜 23 バンプ 24 ボンディングツール 25 リード 26 バンプ欠落

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極パッド部上にメッキ法
    によりバンプを形成し、これらのバンプの欠落箇所にボ
    ールバンプを接合するようにしたことを特徴とするバン
    プ付き半導体装置の製造方法。
  2. 【請求項2】 半導体素子の電極パッド部上にメッキ法
    によりバンプを形成し、これらのバンプ上にボールバン
    プを重ねて接合するようにしたことを特徴とするバンプ
    付き半導体装置の製造方法。
  3. 【請求項3】 前記ボールバンプの硬度を、他の製造方
    法によって前記電極パッド部上に既に形成されている前
    記バンプの硬度に合わせるようにしたことを特徴とする
    請求項1又は2に記載のバンプ付き半導体装置の製造方
    法。
  4. 【請求項4】 前記ボールバンプの高さを、他の製造方
    法によって前記電極パッド部上に既に形成されている前
    記バンプの高さに合わせるようにしたことを特徴とする
    請求項1又は2に記載のバンプ付き半導体装置の製造方
    法。
  5. 【請求項5】 バンプ形成用基板上にメッキ法によりバ
    ンプを形成し、これらのバンプをリードに転写すること
    により転写バンプを形成し、これらの転写バンプの欠落
    箇所にボールバンプを接合するようにしたことを特徴と
    するバンプ付き半導体装置の製造方法。
  6. 【請求項6】 請求項5に記載の方法において、 前記バンプ形成用基板の前記バンプの欠落箇所にボール
    バンプを接合するようにしたことを特徴とするバンプ付
    き半導体装置の製造方法。
JP06217958A 1994-08-19 1994-08-19 バンプ付き半導体装置の製造方法 Expired - Fee Related JP3090853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06217958A JP3090853B2 (ja) 1994-08-19 1994-08-19 バンプ付き半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06217958A JP3090853B2 (ja) 1994-08-19 1994-08-19 バンプ付き半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0864602A true JPH0864602A (ja) 1996-03-08
JP3090853B2 JP3090853B2 (ja) 2000-09-25

Family

ID=16712393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06217958A Expired - Fee Related JP3090853B2 (ja) 1994-08-19 1994-08-19 バンプ付き半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3090853B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038482A1 (en) * 2006-09-28 2008-04-03 Ibiden Co., Ltd. Production method and production equipment of printed wiring board
US7749756B2 (en) 2006-02-02 2010-07-06 Wacker Chemie Ag Microorganism strain for producing recombinant proteins

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749756B2 (en) 2006-02-02 2010-07-06 Wacker Chemie Ag Microorganism strain for producing recombinant proteins
WO2008038482A1 (en) * 2006-09-28 2008-04-03 Ibiden Co., Ltd. Production method and production equipment of printed wiring board
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
JP5098648B2 (ja) * 2006-09-28 2012-12-12 イビデン株式会社 プリント配線板の製造方法及び製造装置

Also Published As

Publication number Publication date
JP3090853B2 (ja) 2000-09-25

Similar Documents

Publication Publication Date Title
US6578755B1 (en) Polymer collar for solder bumps
US6624004B2 (en) Flip chip interconnected structure and a fabrication method thereof
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US7598121B2 (en) Method of manufacturing a semiconductor device
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
US6312974B1 (en) Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated
US7067350B1 (en) Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer
JPH06326111A (ja) 半導体素子のバンプ形成方法
JPH0864602A (ja) バンプ付き半導体装置の製造方法
TWI226691B (en) Selective C4 connection in IC packaging
JPS6349900B2 (ja)
JP2836027B2 (ja) 半田バンプの形成方法
JPH0437148A (ja) Lsiモジュールの製造方法
JP2615744B2 (ja) 半田バンプの形成方法
JPH0750316A (ja) 電子回路のフリップチップ接合方法
JPH09213743A (ja) 電子部品およびその製造方法
JPH05218136A (ja) フリップチップ・ボンディング方法
JPH03217024A (ja) 半導体装置
JPH07249732A (ja) 半導体素子の接合方法
US6465338B1 (en) Method of planarizing die solder balls by employing a die's weight
JPH06275628A (ja) Ccbバンプ形成用部品及びこれを用いた半導体装置の製造方法
JP3003423B2 (ja) 半導体装置の製造方法
JPH10135223A (ja) はんだバンプの転写形成方法およびはんだバンプ転写用チップならびに半導体装置
JP3850354B2 (ja) 半導体装置の製造方法
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees