JPH0862637A - アクティブマトリクス型表示装置の駆動回路及びその製造方法 - Google Patents

アクティブマトリクス型表示装置の駆動回路及びその製造方法

Info

Publication number
JPH0862637A
JPH0862637A JP12067695A JP12067695A JPH0862637A JP H0862637 A JPH0862637 A JP H0862637A JP 12067695 A JP12067695 A JP 12067695A JP 12067695 A JP12067695 A JP 12067695A JP H0862637 A JPH0862637 A JP H0862637A
Authority
JP
Japan
Prior art keywords
source follower
source
display device
active matrix
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12067695A
Other languages
English (en)
Other versions
JP3101178B2 (ja
Inventor
Jun Koyama
潤 小山
Yuji Kawasaki
祐司 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26447595&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0862637(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12067695A priority Critical patent/JP3101178B2/ja
Publication of JPH0862637A publication Critical patent/JPH0862637A/ja
Application granted granted Critical
Publication of JP3101178B2 publication Critical patent/JP3101178B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス表示装置において、画
素の表示むらを低減するための方法を提供する。 【構成】 アクティブマトリクス表示装置の駆動回路に
関し、駆動回路のアナログバッファを並列接続された複
数のソースフォロワで構成する。このことにより、アナ
ログバッファの薄膜トランジスタのしきい値のばらつき
が小さくなり、それに伴い液晶パネルの透過率のばらつ
きも小さくなり、画面のむらを防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタによ
り構成されたアクティブマトリクス型表示装置の駆動回
路に関し、特にソースフォロワをアナログバッファとし
て備え、その特性のばらつきを小さく抑えたアクティブ
マトリクス型表示装置の駆動回路に関する。
【0002】
【従来の技術】アクティブマトリクス型の表示装置と
は、マトリクスの各交差部に画素が配置され、全ての画
素にはスイッチング用の素子が設けられており、画像情
報はスイッチング素子のオン・オフによって制御される
ものをいう。このような表示装置の表示媒体としては液
晶、プラズマ、その他、電気的に光学特性(反射率、屈
折率、透過率、発光強度等)を変化させることが可能な
物体、状態を用いる。本発明ではスイッチング素子とし
て、特に三端子素子、すなわち、ゲイト、ソース、ドレ
インを有する電界効果型トランジスタを用いる。
【0003】また、本発明の記述においては、マトリク
スにおける行とは、当該行に平行に配置された信号線
(ゲイト線)が当該行のトランジスタのゲイト電極に接
続されているものを言い、列とは、当該列に平行に配置
された信号線(ソース線)が当該列のトランジスタのソ
ース(もしくはドレイン)電極に接続されているものを
言う。さらに、ゲイト線を駆動する回路をゲイト駆動回
路、ソース線を駆動する回路をソース駆動回路と称す
る。前記ゲイト駆動回路ではアクティブマトリクス型表
示装置の垂直方向走査タイミングの信号を発生するた
め、垂直方向のゲイト線数のシフトレジスタが1列に直
列に接続している。このようにして、該ゲイト駆動回路
でアクティブマトリクス型表示装置内の薄膜トランジス
タのスイッチングを行なっている。
【0004】前記ソース駆動回路ではアクティブマトリ
クス型表示装置の表示する画像データの水平方向画像デ
ータを表示させるため、水平方向のソース線数のシフト
レジスタが1列に直列に接続している。また水平走査信
号に同期したラッチパルスで前記アナログスイッチをオ
ン・オフする。このようにして、該ソース駆動回路でア
クティブマトリクス型表示装置内の薄膜トランジスタに
電流を流し、液晶セルの配向をコントロールしている。
図9に従来のアクティブマトリクス型表示装置の概略図
を示す。多結晶シリコン薄膜トランジスタの製造工程に
ついては、高温プロセスと低温プロセスの2種類の製造
方法がある。高温プロセスの場合、石英基板上の絶縁膜
上に多結晶シリコンを成膜し、そして、ゲイト絶縁膜に
熱酸化SiO2 膜を成膜する。その後、ゲイト電極を形
成し、NイオンまたはPイオンを打ち込みを行い、ソー
ス・ドレイン電極を形成し、多結晶シリコン薄膜トラン
ジスタを製造する。
【0005】低温プロセスでは、シリコンの結晶化の方
法として、固相成長法とレーザ・アニール法の2種類が
あり、第一に固相成長法は、ガラス基板上の絶縁膜上の
アモーファスシリコン膜に600℃で20時間の熱処理
を加えることで、多結晶シリコン膜を得ることができ、
第二にレーザ・アニール法は、ガラス基板表面のアモー
ファスシリコンにレーザを照射し、膜表面だけを高温で
熱処理することによって、多結晶シリコン膜を得ること
ができる。一般には、この方法のいずれかまたは両方を
使用して結晶化をはかる。そして、ゲイト絶縁膜にはプ
ラズマCVD法でSiO2 膜を成膜する。その後、ゲイ
ト電極を形成し、NイオンまたはPイオンを打ち込みを
行い、ソース・ドレイン電極を形成し、多結晶シリコン
薄膜トランジスタを製造する。
【0006】前記ソース線駆動回路は、アクティブマト
リクス型表示装置のアクティブマトリクスパネルに画像
データを垂直方向に走査するための回路で、シフトレジ
スタと、薄膜トランジスタで形成されるアナログスイッ
チと、コンデンサで構成されるアナログメモリと、薄膜
トランジスタで形成されるアナログバッファから構成さ
れている。
【0007】ソース線は負荷容量が大きいので前記アナ
ログメモリでアクティブマトリクス型表示装置内の薄膜
トランジスタを直接駆動できないため、アナログバッフ
ァが必要とされる。前記アナログバッファは薄膜トラン
ジスタをソースフォロワで形成し、図6に示すように1
本のデータ保持用の制御信号の配線に対して、1つの薄
膜トランジスタが単独で一定間隔に配置製造されてい
る。図6aはNチャネル型の例であるが、図6bのよう
にPチャネル型もしくは両方を用いてもよい。
【0008】
【発明が解決しようとする課題】従来のアクティブマト
リクス型表示装置のソース線駆動回路を構成するアナロ
グバッファは、次のような課題があった。前記アナログ
バッファは、薄膜トランジスタをソースフォロワで単独
に接続して形成している。前述したように、結晶化の手
段の1つとしてレーザ・アニール法を使用する場合、大
型基板を一括照射で処理できる大口径レーザ装置がない
ため、前記薄膜トランジスタ製造工程でガラス基板上の
シリコンをレーザ結晶化する際、図7aに示すように、
帯状の幅Lのレーザ光源をX軸方向に水平にシリコン上
に照射していく。レーザ光源はX軸方向に一定の間隔で
移動して照射をする際、レーザ処理の重なりの部分がで
きてしまう。レーザ光源の照射の帯の幅Lが図7bに示
す前記ソースフォロワの間隔dと必ずしも一致しないた
め、レーザ結晶化工程時にシリコンの場所により照射さ
れるレーザの光量が異なる。
【0009】そのため、シリコンから製造される前記薄
膜トランジスタに場所的なばらつきが生じ特性も異な
り、図8に示すように薄膜トランジスタのしきい値電圧
thは、X軸の値の変化に対してある範囲VthH からV
thL で変化する。レーザが重複している場所ではしきい
値電圧Vthは下がり、重複していない場所では上がる。
これによって、ソースフォロワの出力電圧も高低のばら
つきを生ずることになり、そのばらつきがそのまま液晶
素子の印加電圧のばらつきとなってしまう。
【0010】図11にノーマリホワイトの液晶表示素子
の透過率、印加電圧の特性を示す。このように液晶素子
に加わる印加電圧のばらつきは、その幅△Vthの分だけ
透過率のばらつきとなってしまう。
【0011】以上のことから、前記ソース線駆動回路は
場所によって出力電圧が異なり、アクティブマトリクス
型表示装置の画素の表示むらの原因となっている。
【0012】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は次に示す手段を施す。従来は、1本のデー
タ線に対するデータ保持用の制御信号に1個のアナログ
バッファが配置されていたのに対して、本発明では、デ
ータ保持用の制御信号を並列接続した複数のソースフォ
ロワに接続したことを特徴とする。さらに、ソースフォ
ロワの並列接続の仕方として、レーザ照射を1度しか受
けないものと、2度受けたものを組み合わせて接続する
ことを特徴とする。レーザ結晶化のためのレーザ光源の
照射の幅Lは、ソースフォロワの間隔dより広く、かつ
前記ソースフォロワの間隔dの整数n倍(3以上)にす
ることを特徴とする。なお、上記レーザ光源の照射の幅
Lの設定は、多少の余裕を持って設定してもよい。即
ち、L+ΔLと設定し、位置合わせに余裕を持たせても
よい。
【0013】また、並列接続するソースフォロワの個数
は2以上(n−1)以下とすることを特徴とする。照射
回数の異なるものを組み合わせることによって、薄膜ト
ランジスタのしきい値電圧のばらつきを小さく抑えるこ
とができる。ここでは、ソースフォロワの間隔とレーザ
照射の幅について述べたが、一般には画素の間隔とソー
スフォロワの間隔は等しいため、上記のソースフォロワ
の間隔を画素の間隔と言い換えることができる。
【0014】
【実施例】以下、本発明の実施例を説明する。図1は本
発明の第1の実施例の回路図であり、レーザ光の進行方
向と平行にソースフォロワを2個ずつ並列接続した例で
ある。ソースフォロワの間隔をdとし、レーザ光線の照
射幅をL=3dとする。ソースフォロワの行列を(l,
m)と記述するとき、最初に,最左側の点線で示す矩形
内のソースフォロワ(p,q)、ソースフォロワ(p+
1,q)、ソースフォロワ(p+2,q)、ソースフォ
ロワ(p,q+1)、ソースフォロワ(p+1,q+
1)、及びソースフォロワ(p+2,q+1)にレーザ
ー光が照射される。なお、ここでは予めソースフォロワ
(p,q)、ソースフォロワ(p+1,q)にはレーザ
光が1回照射されている。
【0015】次にレーザ光は右方に移動して、中央の点
線で示す矩形内のソースフォロワ(p+2,q)、ソー
スフォロワ(p+3,q)、ソースフォロワ(p+4,
q)、ソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+3,q+1)、及びソースフォロワ(p+
4,q+1)に照射される。更に、レーザ光は右方に移
動し,最右側の点線で示す矩形内のソースフォロワ(p
+4,q)、ソースフォロワ(p+5,q)、ソースフ
ォロワ(p+6,q)、ソースフォロワ(p+4,q+
1)、ソースフォロワ(p+5,q+1)、ソースフォ
ロワ(p+6,q+1)に照射される。
【0016】このような照射を行うと、斜線で示す領域
内のソースフォロワ(p,q)、ソースフォロワ(p,
q+1)、ソースフォロワ(p+2,q)、ソースフォ
ロワ(p+2,q+1)、ソースフォロワ(p+4,
q)、ソースフォロワ(p+4,q+1)、ソースフォ
ロワ(p+6,q)、及びソースフォロワ(p+6,q
+1)はレーザ光が2回照射されることになるため、し
きい値電圧は図8に示すようにVthL になる。
【0017】他方,白抜きの領域内のソースフォロワ
(p+1,q)、ソースフォロワ(p+1,q+1)ソ
ースフォロワ(p+3,q)、ソースフォロワ(p+
3,q+1)、ソースフォロワ(p+5,q)、ソース
フォロワ(p+5,q+1)はそれぞれ、レーザ光が1
回のみ照射されるため、しきい値電圧は図8に示すよう
にVthH になる。
【0018】このように、しきい値電圧が互いに異なる
2種類のソースフォロワがレーザ光の進行方向に対して
交互、または複数個毎に作製されることになる。
【0019】一般に、レーザ結晶化工程において、レー
ザ光が照射されない領域がないようにするために、レー
ザ光を1回前の照射領域と重なるように照射している。
【0020】そこで、本実施例では、レーザ光の照射の
幅Lをソースフォロワの幅dの整数倍(L=3d)、ま
たは概略整数倍とする。このようにして、レーザ光の照
射領域の重複部分の長さをソースフォロワの幅dの整数
倍(d)とすることで、レーザ光の照射量の異なるソー
スフォロワをレーザ光線の移動方向に対して、規則的に
配列して作製できる。
【0021】図1に示す回路配置においては、ソースフ
ォロワ(p,q)とソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)とソースフォロワ(p+
3,q)、ソースフォロワ(p+4,q)とソースフォ
ロワ(p+5,q)、ソースフォロワ(p+1,q+
1)とソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+3,q+1)とソースフォロワ(p+4,q
+1)、ソースフォロワ(p+5,q+1)とソースフ
ォロワ(p+6,q+1)がそれぞれ並列に接続されて
いる。
【0022】このような接続をした状態において、上述
したようなレーザ光の照射を行うと、しきい値電圧がV
thL のソースフォロワとVthH のソースフォロワとがそ
れぞれ1個ずつ並列に接続された状態が得られる。この
ような構成とすることで、ソースフォロワ全体の特性が
平均化され、レーザ照射により生じた特性のばらつきを
軽減することができる。
【0023】図2は本発明の第2の実施例の回路図であ
り、レーザ光の進行方向に対して、ースフォロワを3個
並列接続した例である。この例では、ソースフォロワの
間隔をdとし、レーザ光線の照射幅をL=4dとする。
先ず、ある所定のレーザー光の照射によって、レーザ光
がソースフォロ(p,q)、ソースフォロワ(p+1,
q)、ソースフォロワ(p+2,q)、ソースフォロワ
(p+3,q)、ソースフォロワ(p,q+1)、ソー
スフォロワ(p+1,q+1)、ソースフォロワ(p+
2,q+1)、ソースフォロワ(p+3,q+1)、ソ
ースフォロワ(p,q+2)、ソースフォロワ(p+
1,q+2)、ソースフォロワ(p+2,q+2)、ソ
ースフォロワ(p+3,q+2)に照射される。
【0024】ここで、ソースファロワ(p,q)、ソー
スファロワ(p,q+1)、ソースファロワ(p,q+
2)には、1段階前のレーザー光の照射において、レー
ザ光が照射されているので、この3つのソースファロワ
には、2回目のレーザ光の照射が行われることとなる。
【0025】次にレーザ光が1段階移動して、レーザ光
の照射が行われる。すると、ソースフォロワ(p+3,
q)、ソースフォロワ(p+4,q)、ソースフォロワ
(p+5,q)、ソースフォロワ(p+6,q)、ソー
スフォロワ(p+3,q+1)、ソースフォロワ(p+
4,q+1)、ソースフォロワ(p+5,q+1)、ソ
ースフォロワ(p+6,q+1)、ソースフォロワ(p
+3,q+2)、ソースフォロワ(p+4,q+2)、
ソースフォロワ(p+5,q+2)、及びソースフォロ
ワ(p+6,q+2)にレーザ光が照射されることとな
る。
【0026】それにより、ソースフォロワ(p+3,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+3,q+2)には、2回目のレーザ光の照射
が行われることになる。
【0027】そして、次に段階のレーザ光の照射が行わ
れることにより、ソースフォロワ(p+6,q)、ソー
スフォロワ(p+6,q+1)、ソースフォロワ(p+
6,q+2)に2回目のレーザ光の照射が行われること
になる。
【0028】2回目のレーザ光の照射が行われたソース
フォロワでは、しきい値電圧は図8に示すようにVthL
になる。
【0029】一方、1回したレーザ光の照射が行われな
かったソースフォロワ(p+1,q)、ソースフォロワ
(p+2,q)、ソースフォロワ(p+1,q+1)、
ソースフォロワ(p+2,q+1)、ソースフォロワ
(p+1,q+2)、ソースフォロワ(p+2,q+
2)、ソースフォロワ(p+4,q)、ソースフォロワ
(p+5,q)、ソースフォロワ(p+4,q+1)、
ソースフォロワ(p+5,q+1)、ソースフォロワ
(p+4,q+2)、ソースフォロワ(p+5,q+
2)は、図8に示すようにしきい値電圧がVthH にな
る。
【0030】ここでは、図の点線で示される領域に1回
のレーザ光の照射を行い、それを一部が重なるようにし
て照射していく例を示す。しかし、1か所に複数回のレ
ーザ光が照射されるようにしてもよい。ただしその回数
は定めたものとする必要がある。
【0031】図2に示すように、ソースフォロワ(p,
q)とソースフォロワ(p+1,q)とソースフォロワ
(p+2,q)、ソースフォロワ(p+3,q)とソー
スフォロワ(p+4,q)とソースフォロワ(p+5,
q)、ソースフォロワ(p+1,q+1)とソースフォ
ロワ(p+2,q+1)とソースフォロワ(p+3,q
+1)、ソースフォロワ(p+4,q+1)とソースフ
ォロワ(p+5,q+1)とソースフォロワ(p+6,
q+1)、ソースフォロワ(p+2,q+2)とソース
フォロワ(p+3,q+2)とソースフォロワ(p+
4,q+2)というような組み合わせで、3個のソース
フォロワを並列接続することにより、2回レーザ照射を
受けたソースフォロワが1個と、1回レーザ照射を受け
たソースフォロワ2個とを並列に接続した構成とするこ
とができる。そしてこのような構成とすることによっ
て、すべての組のソースフォロワの特性を均一化し、レ
ーザ照射によって生じた特性のばらつきを抑制すること
ができる。
【0032】図3は本発明の第3の実施例の回路図であ
り、レーザ光の進行方向に対して、ソースフォロワを1
個おきにとばして2個ずつ並列接続した例である。本実
施例では、図2に示す第2の実施例と同様に、ソースフ
ォロワの間隔をdとし、レーザ光線照射の幅LをL=4
dとして、照射領域が幅dだけ重複するように、レーザ
光を照射する。
【0033】先ず、ソースフォロワ(p,q)、ソース
フォロワ(p,q+1)には、レーザー光が照射された
状態とする。そして、レーザ光がソースフォロワ(p,
q)、ソースフォロワ(p+1,q)、ソースフォロワ
(p+2,q)、ソースフォロワ(p+3,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+1,
q+1)、ソースフォロワ(p+2,q+1)、ソース
フォロワ(p+3,q+1)に照射される。
【0034】次にレーザ光は移動して、ソースフォロワ
(p+3,q)、ソースフォロワ(p+4,q)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+6,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+4,q+1)、ソースフォロワ(p+5,q
+1)、ソースフォロワ(p+6,q+1)にレーザー
光が照射される。
【0035】次にレーザー光は移動して、ソースフォロ
ワ(p+6,q)、ソースフォロワ(p+6,q+1)
にレーザー光が照射される。
【0036】ここで、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+3,
q)、ソースフォロワ(p+3,q+1)、ソースフォ
ロワ(p+6,q)、ソースフォロワ(p+6,q+
1)には、2回レーザ光が照射されるため、しきい値電
圧は図8に示すようにVthL になる。
【0037】一方、ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)、ソースフォロワ(p+
1,q+1)、ソースフォロワ(p+2,q+1)、ソ
ースフォロワ(p+4,q)、ソースフォロワ(p+
5,q)、ソースフォロワ(p+4,q+1)、ソース
フォロワ(p+5,q+1)には、レーザ光が1回した
照射されないため、しきい値電圧は図8に示すようにV
thH になる。
【0038】図3に示すようにして、ソースフォロワ
(p,q)とソースフォロワ(p+2,q)、ソースフ
ォロワ(p+1,q)とソースフォロワ(p+3,
q)、ソースフォロワ(p+4,q)とソースフォロワ
(p+6,q)、ソースフォロワ(p,q+1)とソー
スフォロワ(p+2,q+1)、ソースフォロワ(p+
1,q+1)とソースフォロワ(p+3,q+1)、ソ
ースフォロワ(p+4,q+1)とソースフォロワ(p
+6,q+1)というような組み合わせで2個のソース
フォロワを1個おきに並列接続することで、全ての並列
回路において、2個のうちいずれか1個のソースファロ
ワが2回のレーザ照射を受け、他の1個が1回レーザ照
射を受けているような組み合わせを実現することができ
る。図3に示す構成の等価回路は図1に示す構成と同じ
であり、図1に示す配置とした場合と同様の効果を図3
に示す構成を採用した場合も得ることができる。
【0039】図4は本発明の第4の実施例の回路図であ
り、レーザの進行方向に対して、ソースフォロワを斜め
に2個並列接続した例である。図1に示す第1の実施例
と同様に、ソースフォロワ間隔をdとして、レーザ光線
の照射幅LをL=3dとしてレーザ光を照射する。
【0040】従って、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p+2,
q)、ソースフォロワ(p+2,q+1)、ソースフォ
ロワ(p+4,q)、ソースフォロワ(p+4,q+
1)、ソースフォロワ(p+6,q)、及びソースフォ
ロワ(p+6,q+1)にはレーザ光が2回照射される
ことになるため、しきい値電圧は図8に示すようにV
thL になる。
【0041】他方,ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+1,q+1)、ソースフォロワ(p
+3,q)、ソースフォロワ(p+3,q+1)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+5,
q+1)はそれぞれ、レーザ光が1回のみ照射されるた
め、しきい値電圧は図8に示すようにVthH になる。
【0042】図4に示すように、ソースフォロワ(p,
q)とソースフォロワ(p+1,q+1)、ソースフォ
ロワ(p+1,q)とソースフォロワ(p+2,q+
1)、ソースフォロワ(p+2,q)とソースフォロワ
(p+3,q+1)、ソースフォロワ(p+3,q)と
ソースフォロワ(p+4,q+1)、ソースフォロワ
(p+4,q)とソースフォロワ(p+5,q+1)、
ソースフォロワ(p+5,q)とソースフォロワ(p+
6,q+1)とを並列接続すると、これらの並列回路は
図1に示す第1の実施例の並列回路と接続のパターンが
異なるが、回路的には等価であるで、同じ効果を得るこ
とができる。
【0043】図5は本発明の第5の実施例の回路図であ
り、ソースフォロワを斜めに3個並列接続した例であ
る。本実施例では、図2に示す第2の実施例と同様に、
ソースフォロワの間隔をdとし、レーザ光線照射の幅L
をL=4dとして、照射領域が幅dだけ重複するよう
に、レーザ光を照射する。
【0044】従って、ソースフォロワ(p,q)、ソー
スフォロワ(p,q+1)、ソースフォロワ(p,q+
2)、ソースフォロワ(p+3,q)、ソースフォロワ
(p+3,q+1)、ソースフォロワ(p+3,q+
2)、ソースフォロワ(p+6,q)、ソースフォロワ
(p+6,q+1)、ソースフォロワ(p+6,q+
2)には、2回レーザ光が照射されるため、しきい値電
圧は図8に示すようにVthL になる。
【0045】一方、ソースフォロワ(p+1,q)、ソ
ースフォロワ(p+2,q)、ソースフォロワ(p+
1,q+1)、ソースフォロワ(p+2,q+1)、ソ
ースフォロワ(p+1,q+2)、ソースフォロワ(p
+2,q+2)、ソースフォロワ(p+4,q)、ソー
スフォロワ(p+5,q)、ソースフォロワ(p+4,
q+1)、ソースフォロワ(p+5,q+1)、ソース
フォロワ(p+4,q+2)、ソースフォロワ(p+
5,q+2)は1回のみレーザ光が照射されるため、し
きい値電圧は図8に示すようにVthH になる。
【0046】図5に示すようにして、ソースフォロワ
(p,q)とソースフォロワ(p+1,q+1)とソー
スフォロワ(p+2,q+2)、ソースフォロワ(p+
1,q)とソースフォロワ(p+2,q+1)とソース
フォロワ(p+3,q+2)、ソースフォロワ(p+
2,q)とソースフォロワ(p+3,q+1)とソース
フォロワ(p+4,q+2)、ソースフォロワ(p+
3,q)とソースフォロワ(p+4,q+1)とソース
フォロワ(p+5,q+2)、ソースフォロワ(p+
4,q)とソースフォロワ(p+5,q+1)とソース
フォロワ(p+6,q+2)というような組み合わせで
3個のソースフォロワを並列接続すると、これらの回路
は図2に示す第2の実施例と同様に、3個のソースフォ
ロワのうち1個が2回レーザ照射を受け、他の2個が1
回レーザ照射を受けているという組み合わせとすること
ができる。そして、第2の実施例と同じ効果を得ること
ができる。
【0047】以下に、薄膜トランジスタを利用して構成
されたソースファロワの例についてその作製工程を図1
0を用いて説明する。ここでは相補型インバータ回路を
例にとる。
【0048】まず、ガラス基板(コーニング7059等
の低アルカリガラスまたは石英ガラス等を使用する。)
上に下地酸化膜として厚さ1000〜3000Åの酸化
珪素膜を形成した。この酸化膜の形成方法としては、酸
素雰囲気中でのスパッタ法を使用した。しかし、より量
産性を高めるには、TEOSをプラズマCVD法で分解
・堆積した膜を用いてもよい。
【0049】その後、プラズマCVD法やLPCVD法
によって非晶質珪素膜を300〜5000Å、好ましく
は500〜1000Å堆積し、これを、550〜600
℃の還元雰囲気に4〜48時間放置して、結晶化せしめ
た。この工程の後に、レーザ照射によっておこなって、
さらに結晶化の度合いを高めた。また、レーザ光源は3
08nmまたは248nmの波長光を発するものを使用
した。そして、このようにして結晶化させた珪素膜をパ
ターニングして島状領域1、2を形成した。さらに、こ
の上にスパッタ法によって厚さ700〜1500Åの酸
化珪素膜3を形成した。
【0050】その後、厚さ1000Å〜3μmのアルミ
ニウム(1wt%のSi、もしくは0.1〜0.3wt
%のSc(スカンジウム)を含む)膜を電子ビーム蒸着
法、もしくはスパッタ法によって形成した。そして、フ
ォトレジスト(例えば、東京応化製、OFPR800/
30cp)をスピンコート法によって形成した。なお、
フォトレジストの形成前に、陽極酸化法によって厚さ1
00〜1000Åの酸化アルミニウム膜を表面に形成し
ておくと、フォトレジストとの密着性が良くなると共
に、フォトレジストからの電流のリークを抑制すること
により、後述する陽極酸化工程において、多孔質陽極酸
化物を側面のみに形成するうえで有効であった。その
後、フォトレジストとアルミニウム膜をパターニングし
て、アルミニウム膜と一緒にエッチングし、ゲイト電極
4、5及びマスク膜6、7とした。(図10a)
【0051】さらに、これに電解液中で電流を通じて陽
極酸化し、厚さ3000〜6000Å、例えば、厚さ5
000Åの陽極酸化物を形成した。陽極酸化は、3〜2
0%のクエン酸もしくはショウ酸、燐酸、クロム酸、硫
酸等の酸性水溶液を用いておこない、10〜30Vの一
定電流をゲイト電極に印加すればよい。本実施例では、
シュウ酸溶液(30℃)中で電圧を10Vとし、20〜
40分、陽極酸化した。なお、陽極酸化物の厚さは陽極
酸化時間によって制御した。(図10b)
【0052】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。本実施例では、
3〜10%の酒石液、硼酸、硝酸が含まれたエチレング
ルコール溶液を用いた。溶液の温度は10℃前後の室温
より低い方が良好な酸化膜が得られた。このため、ゲイ
ト電極の上面および側面にバリヤ型の陽極酸化物10、
11が形成された。陽極酸化物10、11の厚さは印加
電圧に比例し、例えば、印加電圧が150Vでは200
0Åの陽極酸化物が形成された。陽極酸化物10、11
の厚さは必要とされるオフセットの大きさによって決定
した。3000Å以上の厚さの陽極酸化物を得るには2
50V以上の高電圧を印加するが必要であるが、薄膜ト
ランジスタの特性に悪影響を及ぼすので、3000Å以
下の厚さとすることが好ましい。本実施例では、印加電
圧を80〜150Vまで上昇させ、必要とする陽極酸化
膜10、11の厚さによって電圧を選択した。
【0053】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物10、11は多孔質陽極酸化物8、9とゲ
イト電極4、5の間に形成されることである。そして、
ドライエッチング法(もしくはウェットエッチング法)
によって絶縁膜3をエッチングした。このエッチング深
さは任意であり、下に存在する活性層が露出するまでエ
ッチングをおこなっても、その途中でとめてもよい。し
かし、量産性・歩留り・均一性の観点からは、活性層に
至るまでエッチングすることが望ましい。この際には陽
極酸化物8、9、およびゲイト電極4、5に覆われた領
域の下側の絶縁膜(ゲイト絶縁膜)には、もとの厚さの
絶縁膜12、13が残される。(図10c)
【0054】その後、陽極酸化物8、9を除去した。エ
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。この際、燐酸系のエッチ
ャントにおいては、多孔質陽極酸化物のエッチングレー
トはバリヤ型陽極酸化物のエッチングレートの10倍以
上である。したがって、バリヤ型の陽極酸化物10、1
1は、燐酸系のエッチャントでは実質的にエッチングさ
れないので、内側のゲイト電極を守ることができた。
【0055】この構造で加速したN型もしくはP型の不
純物のイオンを活性層に注入することによって、ソース
・ドレインを形成した。まず、左側の薄膜トランジスタ
領域をマスク14によって覆った状態で、イオンドーピ
ング法によって、比較的低速(典型的には、加速電圧は
5〜30kV)の燐イオンを照射した。本実施例では、
加速電圧は20kVとし、ドーピングガスとしてはフォ
スフィン(PH3 )を9い、ドーズ量は5×1014〜5
×1015cm-2とした。この工程では、燐イオンは絶縁
膜13を透過できないので、活性層のうち、表面の露出
された領域のみに燐イオンが注入され、Nチャネル型薄
膜トランジスタのドレイン15、ソース16が形成され
た。(図10d)
【0056】次に、同じくイオンドーピング法によっ
て、比較的高速(典型的には、加速電圧は60〜120
kV)の燐イオンを照射した。本実施例では、加速電圧
は90kVとし、ドーズ量は1×1013〜5×1014
-2とした。この工程では、燐イオンは絶縁膜13を透
過して、その下の領域にも到達するが、ドーズ量が少な
いので、低濃度のN型領域17、18が形成された。
(図10e)
【0057】燐イオンのドーピングが終了したのち、マ
スク14を除去し、今度は、Nチャネル型薄膜トランジ
スタをマスクして、同様に、Pチャネル型薄膜トランジ
スタにもソース19、ドレイン20、低濃度のP型領域
21、22を形成した。そして、KrFエキシマレーザ
(波長248nm、パルス幅20nsec)を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。
【0058】最後に、CVD法によって、全面に層間絶
縁物23として酸化珪素膜を厚さ3000〜6000Å
形成した。そして、薄膜トランジスタのソース・ドレイ
ンにコンタクトホールを形成し、アルミニウム配線・電
極24、25、26を形成した。さらに200〜400
℃で水素アニールをおこなった。以上によって、薄膜ト
ランジスタを用いた相補型インバータ回路が完成した。
(図10f) 以上において、インバータ回路で説明をおこなったが、
他の回路においても同様である。また、ここではコプラ
ナ型の薄膜トランジスタについて説明したが、コプラナ
型のみならず逆スタガ型など他の型の薄膜トランジスタ
でも本発明には対応できる。
【0059】
【発明の効果】本発明によると、例えばレーザ結晶化工
程おいて、アナログバッファを構成するソースフォロワ
のしきい値電圧Vthがばらついていても、ソースフォロ
ワを並列接続するようにしたため、アナログバッファの
薄膜トランジスタのしきい値電圧のばらつきを平均化す
ることができる。
【0060】また、アナログバッファを構成するソース
フォロワを複数個並列に構成し、その中の決まった数に
レーザ光が重なって照射されるようにすることで、アナ
ログバッファの特性のばらつきを抑制することができ
る。
【0061】具体的には、レーザ照射幅を所定の規則に
従って配置されたソースファロワの間隔のn倍(n≦
3)とし、かつ一部のソースファロワでレーザ光が重ね
るようにすることで、アナログバッファの特性を平均化
することができる。即ち、レーザ光の照射回数の異なる
ソースファロワの組合せを、複数のアナログバッファに
おいて、同じものとすることができるため、アナログバ
ッファ毎の特性のばらつきを平均化することができる。
【0062】そして、このようなアナログバッファを用
いることで、例えば、液晶表示装置において、表示のば
らつきのないものを実現することができる。
【図面の簡単な説明】
【図1】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
【図2】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
【図3】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
【図4】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
【図5】 本発明によるアクティブマトリクス型表示装
置における実施例のアナログバッファの回路図を示す。
【図6】 従来のアクティブマトリクス型表示装置にお
けるアナログバッファの回路図を示す。
【図7】 従来のアナログバッファ製造工程のレーザ照
射の概略図を示す。
【図8】 従来のアナログバッファに使用される薄膜ト
ランジスタ製造時のレーザ光源位置xと薄膜トランジス
タのしきい値電圧Vthの関係を示す図を示す。
【図9】 従来のアクティブマトリクス型表示装置の概
略図を示す。
【図10】 相補型インバータ回路の製造法を示す。
【図11】 従来のノーマリホワイトの液晶素子におけ
る印加電圧と透過率の係を表した図を示す。
【符号の説明】
1、2 島状領域(活性層) 3 酸化珪素膜(ゲイト絶縁膜) 4、5 ゲイト電極 6、7 マスク膜 8、9 陽極酸化物 10、11 バリア型の陽極酸化物 12、13 絶縁膜 14 マスク 15 ドレイン 16 ソース 17、18 低濃度のN型領域 19 ソース 20 ドレイン 20、21 P型領域 23 層間絶縁物 24、25、26 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09F 9/30 338 K 7426−5H G09G 3/36 H01L 29/786 21/336

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 アナログスイッチ及び、コンデンサから
    構成されるアナログメモリと、薄膜トランジスタで形成
    したアナログバッファから構成されたアクティブマトリ
    クス型表示装置の駆動回路において、前記アナログバッ
    ファが並列接続された複数のソースフォロワで構成され
    ていることを特徴としているアクティブマトリクス型表
    示装置の駆動回路。
  2. 【請求項2】 請求項1において、前記アクティブマト
    リクス型表示装置の駆動回路の製造工程において、レー
    ザ結晶化工程を含むことを特徴とするアクティマトリク
    ス型表示装置の駆動回路。
  3. 【請求項3】 請求項2において、nを3以上の自然数
    として、ソースフォロワの間隔dとレーザ照射幅Lと
    は,L=ndの関係にあることを特徴とするアクティブ
    マトリクス型表示装置の駆動回路。
  4. 【請求項4】 請求項3において、レーザ照射の進行方
    向に対して平行な方向に並んだ前記ソースフォロワを2
    個以上n個以下並列接続したことを特徴と するアクテ
    ィブマトリクス型表示装置の駆動回路。
  5. 【請求項5】 請求項3において、前記ソースフォロワ
    を(n−1)個並列接続し、そのうち1個のソースフォ
    ロワのみは、他のソースフォロワとレーザ照射された回
    数が異なることを特徴とするアクティブマトリクス型表
    示装置の駆動回路。
  6. 【請求項6】 請求項4において、並列接続されたソー
    スフォロワは,レーザ照射された回数の異なるものを組
    み合わせて並列接続されたことを特徴とするアクティブ
    マトリクス型表示装置の駆動回路。
  7. 【請求項7】 請求項3において、ソースフォロワをl
    行m列の行列状に配置し、p,q,u,vを次のような
    自然数とする。 1<p<l、1<q<m、0<u<(l−1)、0<v
    <(m−1) このとき、ソースフォロワ(p,q)、(p+1,q+
    1)、──(p+u,q+v)を並列接続したことを特
    徴とするアクティブマトリクス型表示装置の駆動回路。
  8. 【請求項8】 アナログスイッチ及びコンデンサから成
    るアナログメモリと、薄膜トランジスタで形成したアナ
    ログバッファとを要素として有するアクティブトリクス
    型表示装置の製造方法において、レーザ結晶化工程を含
    み、かつレーザ照射の幅Lは前記アナログバッファの幅
    dの整数n倍であることを特徴とするアクティブマトリ
    クス型表示装置の製造方法。
  9. 【請求項9】 請求項8において、前記レーザ結晶化工
    程において、レーザ照射時の重複部分の長さは、dの整
    数倍であることを特徴とするアクティブマトリクス型表
    示装置の製造方法。
  10. 【請求項10】 請求項8において、前記レーザ結晶化
    工程において、レーザ光の波長は308nmまたは24
    8nmであることを特徴としたアクティブマトリクス型
    表示装置の製造方法。
  11. 【請求項11】 請求項10において、前記レーザ結晶
    化工程において、レーザ照射前のシリコン膜は固相成長
    法によって結晶化した膜であることを特徴としたアクテ
    ィブマトリクス型表示装置の製造方法。
  12. 【請求項12】 請求項11において、レーザ照射前の
    前記シリコン膜は非結晶性の膜としたことを特徴とする
    アクティブマトリクス型表示装置の製造方法。
JP12067695A 1994-04-22 1995-04-20 アクティブマトリクス型表示装置の駆動回路及びその製造方法 Expired - Lifetime JP3101178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12067695A JP3101178B2 (ja) 1994-04-22 1995-04-20 アクティブマトリクス型表示装置の駆動回路及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-107573 1994-04-22
JP10757394 1994-04-22
JP12067695A JP3101178B2 (ja) 1994-04-22 1995-04-20 アクティブマトリクス型表示装置の駆動回路及びその製造方法

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP31439497A Division JPH10207397A (ja) 1997-10-30 1997-10-30 アクティブマトリクス型表示装置の作製方法
JP31439597A Division JPH10153800A (ja) 1997-10-30 1997-10-30 アクティブマトリクス型表示装置
JP36810799A Division JP3469835B2 (ja) 1994-04-22 1999-12-24 アクティブマトリクス型表示装置及びその作製方法
JP36778999A Division JP3472737B2 (ja) 1994-04-22 1999-12-24 アクティブマトリクス型表示装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0862637A true JPH0862637A (ja) 1996-03-08
JP3101178B2 JP3101178B2 (ja) 2000-10-23

Family

ID=26447595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12067695A Expired - Lifetime JP3101178B2 (ja) 1994-04-22 1995-04-20 アクティブマトリクス型表示装置の駆動回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP3101178B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496171B2 (en) 1998-01-23 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6538632B1 (en) 1998-04-28 2003-03-25 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and a semiconductor display device using the same
US6549184B1 (en) 1998-03-27 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
JP2003309456A (ja) * 1998-04-28 2003-10-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005164850A (ja) * 2003-12-01 2005-06-23 Mitsubishi Electric Corp 画像表示装置
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496171B2 (en) 1998-01-23 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US7315296B2 (en) 1998-03-27 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
US6549184B1 (en) 1998-03-27 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
US9262978B2 (en) 1998-03-27 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
US7304625B2 (en) 1998-03-27 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
US6538632B1 (en) 1998-04-28 2003-03-25 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and a semiconductor display device using the same
JP2003309456A (ja) * 1998-04-28 2003-10-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
US7746311B2 (en) 1998-04-28 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
US7042432B2 (en) 1998-04-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
KR100539335B1 (ko) * 2000-09-29 2005-12-28 산요덴키가부시키가이샤 반도체 장치
US7208763B2 (en) 2000-11-09 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7652289B2 (en) 2000-11-09 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8217395B2 (en) 2000-11-09 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9099362B2 (en) 2000-11-09 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6831299B2 (en) 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2005164850A (ja) * 2003-12-01 2005-06-23 Mitsubishi Electric Corp 画像表示装置
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
US8432380B2 (en) 2006-06-30 2013-04-30 Canon Kabushiki Kaisha Display apparatus and information processing apparatus using the same

Also Published As

Publication number Publication date
JP3101178B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US7027022B2 (en) Drive circuit of active matrix type display device having buffer with parallel connected elemental circuits and manufacturing method thereof
KR100310001B1 (ko) 액티브 매트릭스형 표시장치의 구동회로 및 그 구동회로를 구비한 표시장치
US5729308A (en) Active matrix display device
KR100312112B1 (ko) 액티브매트릭스표시장치
US5153702A (en) Thin film semiconductor device and method for fabricating the same
JPH07335903A (ja) アクティブマトリクス回路
JP3101178B2 (ja) アクティブマトリクス型表示装置の駆動回路及びその製造方法
JP3741741B2 (ja) 相補型集積回路の作製方法
JP3472737B2 (ja) アクティブマトリクス型表示装置の作製方法
JP2001125510A (ja) アクティブマトリクス型el表示装置
JP3469835B2 (ja) アクティブマトリクス型表示装置及びその作製方法
JP2717233B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3375814B2 (ja) アクティブマトリクス表示装置
JPH10153800A (ja) アクティブマトリクス型表示装置
JPH10207397A (ja) アクティブマトリクス型表示装置の作製方法
JP3946690B2 (ja) インバータ回路の作製方法
JP3530749B2 (ja) アクティブマトリクス装置
JP2652364B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3530750B2 (ja) アクティブマトリクス装置
JP3963663B2 (ja) 半導体装置
JP2003289147A (ja) 半導体装置
JP2003179073A (ja) アクティブマトリクス表示装置
JPH09102613A (ja) アクティブマトリクス表示装置
JPH088728A (ja) 冗長化シフトレジスタ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term