JPH0855865A - 半導体デバイスの製造方法および装置 - Google Patents
半導体デバイスの製造方法および装置Info
- Publication number
- JPH0855865A JPH0855865A JP6189158A JP18915894A JPH0855865A JP H0855865 A JPH0855865 A JP H0855865A JP 6189158 A JP6189158 A JP 6189158A JP 18915894 A JP18915894 A JP 18915894A JP H0855865 A JPH0855865 A JP H0855865A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- electrode substrate
- pressure
- semiconductor chips
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】共通電極基板上に並置搭載した複数個の半導体
チップを同じ高さに揃えて組立精度よくはんだマウント
できるようにした半導体デバイスの製造方法，および装
置を提供する。 【構成】共通電極基板１の上に複数個の半導体チップ２
をはんだ箔８と重ねて並置搭載したデバイス仮組立体７
に対し、発熱体１４，均熱体１５，断熱体１６から構成
して前記のデバイス仮組立体を上下から挟み込む固定
側，可動側の加圧ブロック９，１０と、可動側の加圧ブ
ロックに付設した加圧用シリンダ１１と、発熱体の外周
に配置した誘導加熱コイル１２を組合わせて製造装置を
構成し、前記加圧ブロックの間にデバイス仮組立体を挟
持した状態で、シリンダ操作により各半導体チップに均
一な加圧力を加えながら、誘導加熱コイルにより加熱し
て半導体チップをはんだマウントする。
チップを同じ高さに揃えて組立精度よくはんだマウント
できるようにした半導体デバイスの製造方法，および装
置を提供する。 【構成】共通電極基板１の上に複数個の半導体チップ２
をはんだ箔８と重ねて並置搭載したデバイス仮組立体７
に対し、発熱体１４，均熱体１５，断熱体１６から構成
して前記のデバイス仮組立体を上下から挟み込む固定
側，可動側の加圧ブロック９，１０と、可動側の加圧ブ
ロックに付設した加圧用シリンダ１１と、発熱体の外周
に配置した誘導加熱コイル１２を組合わせて製造装置を
構成し、前記加圧ブロックの間にデバイス仮組立体を挟
持した状態で、シリンダ操作により各半導体チップに均
一な加圧力を加えながら、誘導加熱コイルにより加熱し
て半導体チップをはんだマウントする。
Description
【０００１】
【産業上の利用分野】本発明は、インバータ装置に適用
する加圧接触形のＩＧＢＴモジュールなどを対象とした
半導体デバイスに対し、その共通電極基板上に複数個の
半導体チップをはんだマウントするための製造方法およ
び装置に関する。
する加圧接触形のＩＧＢＴモジュールなどを対象とした
半導体デバイスに対し、その共通電極基板上に複数個の
半導体チップをはんだマウントするための製造方法およ
び装置に関する。
【０００２】
【従来の技術】インバータ装置などに適用するＩＧＢＴ
モジュールとして、大容量化，小型軽量化を狙いに、図
３で示すように複数個のＩＧＢＴチップを共通電極基板
上に並置搭載して平形パッケージに組み込んだ加圧接触
式の平形ＩＧＢＴモジュールが開発されている。図３に
おいて、１はコレクタ側の共通電極基板（モリブデン
板）、２は共通電極基板１の上に並置搭載してはんだマ
ウントした半導体チップ（ＩＧＢＴ）、３は半導体チッ
プ２のエミッタ電極に接触させた端子ブロック、４は絶
縁外筒、５はエミッタ側の共通端子を兼ねた金属カバ
ー、６は半導体チップ２のゲート電極にワイヤボンディ
ングして引出したゲート端子であり、共通電極基板１に
は例えば４個ないし１２個の半導体チップ２が並置搭載
されている。
モジュールとして、大容量化，小型軽量化を狙いに、図
３で示すように複数個のＩＧＢＴチップを共通電極基板
上に並置搭載して平形パッケージに組み込んだ加圧接触
式の平形ＩＧＢＴモジュールが開発されている。図３に
おいて、１はコレクタ側の共通電極基板（モリブデン
板）、２は共通電極基板１の上に並置搭載してはんだマ
ウントした半導体チップ（ＩＧＢＴ）、３は半導体チッ
プ２のエミッタ電極に接触させた端子ブロック、４は絶
縁外筒、５はエミッタ側の共通端子を兼ねた金属カバ
ー、６は半導体チップ２のゲート電極にワイヤボンディ
ングして引出したゲート端子であり、共通電極基板１に
は例えば４個ないし１２個の半導体チップ２が並置搭載
されている。
【０００３】かかる構成の半導体デバイスに対し、共通
電極基板１に半導体チップ２をはんだマウントする際
に、従来では共通電極基板１の上にはんだ箔を挟んで半
導体チップ２を載せ、押さえ治具により各半導体チップ
を定位置に保持させた仮組立の状態で加熱炉に搬入して
はんだ付けを行うようにしている。
電極基板１に半導体チップ２をはんだマウントする際
に、従来では共通電極基板１の上にはんだ箔を挟んで半
導体チップ２を載せ、押さえ治具により各半導体チップ
を定位置に保持させた仮組立の状態で加熱炉に搬入して
はんだ付けを行うようにしている。
【０００４】
【発明が解決しようとする課題】ところで、前記の従来
方法によりはんだマウントして組立てた半導体デバイス
は、製造工程上で次記のような問題点が派生する。すな
わち、図３で示した平形半導体デバイスでは、半導体チ
ップ２と端子ブロック３との加圧接触により通電，放熱
を行うようにしている。したがって、共通電極基板１に
並置搭載した各半導体チップ２に対して均等な通電，放
熱性を確保するためには、共通電極基板１に半導体チッ
プ２をはんだマウントした状態で、各半導体チップ２の
上面が均一高さに揃っていることが必要である。仮には
んだマウントした状態で、各半導体チップ２の相互間で
高さ方向に大きなばらつきがあると端子ブロック３が均
一に加圧接触できないことから、高さ方向のばらつきは
±５μｍ以内に抑える組立精度が要求されている。
方法によりはんだマウントして組立てた半導体デバイス
は、製造工程上で次記のような問題点が派生する。すな
わち、図３で示した平形半導体デバイスでは、半導体チ
ップ２と端子ブロック３との加圧接触により通電，放熱
を行うようにしている。したがって、共通電極基板１に
並置搭載した各半導体チップ２に対して均等な通電，放
熱性を確保するためには、共通電極基板１に半導体チッ
プ２をはんだマウントした状態で、各半導体チップ２の
上面が均一高さに揃っていることが必要である。仮には
んだマウントした状態で、各半導体チップ２の相互間で
高さ方向に大きなばらつきがあると端子ブロック３が均
一に加圧接触できないことから、高さ方向のばらつきは
±５μｍ以内に抑える組立精度が要求されている。
【０００５】かかる点、従来のはんだマウント方法で
は、加熱炉の炉内温度分布にばらつきがあり、かつこの
炉内温度分布によって共通電極基板上に並ぶ個々の半導
体チップのはんだ付け条件が変わり、さらに、はんだ付
け工程中に各半導体チップ２を共通電極基板１へ均一に
加圧保持させることが困難であるなどの点が原因で、各
半導体チップ２の上面を均一な高さに揃えてはんだマウ
ントさせることが極めて困難であった。
は、加熱炉の炉内温度分布にばらつきがあり、かつこの
炉内温度分布によって共通電極基板上に並ぶ個々の半導
体チップのはんだ付け条件が変わり、さらに、はんだ付
け工程中に各半導体チップ２を共通電極基板１へ均一に
加圧保持させることが困難であるなどの点が原因で、各
半導体チップ２の上面を均一な高さに揃えてはんだマウ
ントさせることが極めて困難であった。
【０００６】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、共通電極基板上
に並置搭載した複数個の半導体チップを同じ高さに揃え
て組立精度よくはんだマウントできるようにした半導体
デバイスの製造方法，および装置を提供することにあ
る。
であり、その目的は前記課題を解決し、共通電極基板上
に並置搭載した複数個の半導体チップを同じ高さに揃え
て組立精度よくはんだマウントできるようにした半導体
デバイスの製造方法，および装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的は、本発明によ
り、共通電極基板上に複数個の半導体チップを並置して
はんだマウントする際に、共通電極基板の上にはんだ
箔，半導体チップを並置搭載したデバイス仮組立体を発
熱体を含む上下一対の加圧ブロックの間に一括挟持し、
かつ該加圧ブロックに外部から加圧力を加えながら誘導
加熱法により加熱して半導体チップをはんだマウントす
ることにより達成される。
り、共通電極基板上に複数個の半導体チップを並置して
はんだマウントする際に、共通電極基板の上にはんだ
箔，半導体チップを並置搭載したデバイス仮組立体を発
熱体を含む上下一対の加圧ブロックの間に一括挟持し、
かつ該加圧ブロックに外部から加圧力を加えながら誘導
加熱法により加熱して半導体チップをはんだマウントす
ることにより達成される。
【０００８】一方、前記の製造方法に使用する本発明の
製造装置は、発熱体と組合わせてデバイス仮組立体を上
下から挟み込む固定側，可動側の加圧ブロックと、可動
側の加圧ブロックを加圧操作するシリンダと、前記発熱
体の外周に配置した誘導加熱コイルとで構成するものと
する。また、前記構成における加圧ブロックは、発熱体
と、仮組立体との対向面側に配した伝熱性の高い均熱体
と、裏面側に配した断熱体との積層体とから構成して実
施するのがよい。
製造装置は、発熱体と組合わせてデバイス仮組立体を上
下から挟み込む固定側，可動側の加圧ブロックと、可動
側の加圧ブロックを加圧操作するシリンダと、前記発熱
体の外周に配置した誘導加熱コイルとで構成するものと
する。また、前記構成における加圧ブロックは、発熱体
と、仮組立体との対向面側に配した伝熱性の高い均熱体
と、裏面側に配した断熱体との積層体とから構成して実
施するのがよい。
【０００９】
【作用】共通電極基板上に複数個の半導体チップを並置
搭載したデバイス仮組立体を上下から発熱体を含む一対
の加圧ブロックで挟持し、シリンダ操作により一定の加
圧力を加えつつ誘導加熱により発熱体を加熱すると、仮
組立体の全域が素早く均一に加熱されるとともに、はん
だの溶融過程で余分なはんだが加圧力によりチップの周
域にはみ出して組立高さ方向のばらつきが吸収される。
この結果、はんだマウントされた状態では共通電極基板
上に並置搭載した複数個の半導体チップがばらつきなし
に同じ高さに揃って高い組立精度が得られる。
搭載したデバイス仮組立体を上下から発熱体を含む一対
の加圧ブロックで挟持し、シリンダ操作により一定の加
圧力を加えつつ誘導加熱により発熱体を加熱すると、仮
組立体の全域が素早く均一に加熱されるとともに、はん
だの溶融過程で余分なはんだが加圧力によりチップの周
域にはみ出して組立高さ方向のばらつきが吸収される。
この結果、はんだマウントされた状態では共通電極基板
上に並置搭載した複数個の半導体チップがばらつきなし
に同じ高さに揃って高い組立精度が得られる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。なお、図１は製造装置の構成図、図２はその加圧
圧力，加熱温度の制御系統図である。図１において、７
は共通電極基板１にはんだ箔８を介して複数個の半導体
チップ２を並置搭載した半導体デバイスの仮組立体であ
る。かかるデバイス仮組立体７に対して各半導体チップ
２を一括してはんだマウントするための製造装置は、大
別してデバイス仮組立体７を上下から平行に挟み込む固
定側の加圧ブロック９と可動側の加圧ブロック１０と、
加圧ブロック１０を押し上げ操作する加圧用のシリンダ
１１と、加圧ブロック９，１０を囲繞してその外周に配
した誘導加熱コイル１２と、これら部品を搭載した基台
１３とからなる。ここで、前記の加圧ブロック９，１０
は、発熱体（カーボン製）１４と、デバイス仮組立体７
との対向面側に配した平坦な均熱体（真ちゅう製）１５
と、裏面側に配した断熱体１６との積層体としてなり、
かつ発熱体１４には熱電対，サーミタスなどの温度セン
サ１７が埋め込まれている。また、シリンダ１１は単動
式のエアシリンダであり、そのピストンに連結したロッ
ド１１ａの先端が可動側の加圧ブロック１０に重ねた可
動盤１８の下面に当接し、シリンダ下端がロードセルな
どの圧力センサ１９を介して基台１３に連結されてい
る。
する。なお、図１は製造装置の構成図、図２はその加圧
圧力，加熱温度の制御系統図である。図１において、７
は共通電極基板１にはんだ箔８を介して複数個の半導体
チップ２を並置搭載した半導体デバイスの仮組立体であ
る。かかるデバイス仮組立体７に対して各半導体チップ
２を一括してはんだマウントするための製造装置は、大
別してデバイス仮組立体７を上下から平行に挟み込む固
定側の加圧ブロック９と可動側の加圧ブロック１０と、
加圧ブロック１０を押し上げ操作する加圧用のシリンダ
１１と、加圧ブロック９，１０を囲繞してその外周に配
した誘導加熱コイル１２と、これら部品を搭載した基台
１３とからなる。ここで、前記の加圧ブロック９，１０
は、発熱体（カーボン製）１４と、デバイス仮組立体７
との対向面側に配した平坦な均熱体（真ちゅう製）１５
と、裏面側に配した断熱体１６との積層体としてなり、
かつ発熱体１４には熱電対，サーミタスなどの温度セン
サ１７が埋め込まれている。また、シリンダ１１は単動
式のエアシリンダであり、そのピストンに連結したロッ
ド１１ａの先端が可動側の加圧ブロック１０に重ねた可
動盤１８の下面に当接し、シリンダ下端がロードセルな
どの圧力センサ１９を介して基台１３に連結されてい
る。
【００１１】また、前記装置の圧力，温度制御系統は図
２に示すごとくであり、図において、２０は誘導加熱コ
イル１２の高周波電源、２１は温度センサ１７の検出信
号を基に加熱温度を一定制御する温度調節器である。ま
た、シリンダ１１に対しては空気圧源との間に外部パイ
ロット式の圧力制御弁２２を介装し、圧力センサ１９の
検出信号を基にシリンダ１１の加圧力を一定制御するよ
うにしている。なお、２３はシリンダ１１のダンパ用と
してそのロッド側室と空気圧源との間に接続したエア／
ハイドロコンバータであり、図示の斜線はその系内に封
入した非圧縮性の油を示している。
２に示すごとくであり、図において、２０は誘導加熱コ
イル１２の高周波電源、２１は温度センサ１７の検出信
号を基に加熱温度を一定制御する温度調節器である。ま
た、シリンダ１１に対しては空気圧源との間に外部パイ
ロット式の圧力制御弁２２を介装し、圧力センサ１９の
検出信号を基にシリンダ１１の加圧力を一定制御するよ
うにしている。なお、２３はシリンダ１１のダンパ用と
してそのロッド側室と空気圧源との間に接続したエア／
ハイドロコンバータであり、図示の斜線はその系内に封
入した非圧縮性の油を示している。
【００１２】かかる構成の装置により、半導体チップの
はんだマウントは次のような手順で行われる。まず、シ
リンダ１１を後退させて加圧ブロック９と１０の間を開
いた状態で先記のデバイス仮組立体７を装置に搬入し、
可動側の加圧ブロック１０の上に載せる。続いてシリン
ダ１１を加圧操作し、仮組立体７を加圧ブロック９と１
０との間に挟持し、一定の加圧力を加えるように圧力セ
ンサ１９，圧力制御弁２２で圧力制御する。また、この
加圧操作と同時に誘導加熱コイル１２に通電して発熱体
１４を誘導加熱しつつ、その温度を温度センサ１７によ
り検出し、温度調節器２１により所定のはんだ付け温度
を維持するように誘導加熱コイル１２を通電制御する。
これにより、発熱体１４の発熱が均熱体１５を介してデ
バイス仮組立体７を均一に加熱し、この加熱によりはん
だ箔８が溶融して半導体チップ２が共通電極基板１には
んだマウントされる。
はんだマウントは次のような手順で行われる。まず、シ
リンダ１１を後退させて加圧ブロック９と１０の間を開
いた状態で先記のデバイス仮組立体７を装置に搬入し、
可動側の加圧ブロック１０の上に載せる。続いてシリン
ダ１１を加圧操作し、仮組立体７を加圧ブロック９と１
０との間に挟持し、一定の加圧力を加えるように圧力セ
ンサ１９，圧力制御弁２２で圧力制御する。また、この
加圧操作と同時に誘導加熱コイル１２に通電して発熱体
１４を誘導加熱しつつ、その温度を温度センサ１７によ
り検出し、温度調節器２１により所定のはんだ付け温度
を維持するように誘導加熱コイル１２を通電制御する。
これにより、発熱体１４の発熱が均熱体１５を介してデ
バイス仮組立体７を均一に加熱し、この加熱によりはん
だ箔８が溶融して半導体チップ２が共通電極基板１には
んだマウントされる。
【００１３】この場合に、共通電極基板１の上に並置し
て並ぶ各半導体チップ２は平行に配備した加圧ブロック
９，１０の間に挟持して一定圧力で加圧されており、こ
の加圧により各半導体チップ２に付いての余分な溶融は
んだは外側にはみ出して高さ方向のばらつきが吸収され
る。この結果、はんだ付け後の状態では、各半導体チッ
プ２の相互間でのばらつきを抑えて各チップが同じ高さ
に揃うようになる。なお、前記したエア／ハイドロコン
バータ２３はシリンダ１１のダンパとして機能し、はん
だの溶融過程でシリンダ１１の操作ロッドが急激に変位
するのを防ぐ役目を果たす。
て並ぶ各半導体チップ２は平行に配備した加圧ブロック
９，１０の間に挟持して一定圧力で加圧されており、こ
の加圧により各半導体チップ２に付いての余分な溶融は
んだは外側にはみ出して高さ方向のばらつきが吸収され
る。この結果、はんだ付け後の状態では、各半導体チッ
プ２の相互間でのばらつきを抑えて各チップが同じ高さ
に揃うようになる。なお、前記したエア／ハイドロコン
バータ２３はシリンダ１１のダンパとして機能し、はん
だの溶融過程でシリンダ１１の操作ロッドが急激に変位
するのを防ぐ役目を果たす。
【００１４】
【発明の効果】以上述べたように、本発明の製造方法，
装置を採用することにより、加圧接触式の平形ＩＧＢＴ
モジュールなどを対象した半導体デバイスに対し、その
共通電極基板上に並置搭載した複数個の半導体チップを
はんだマウントする際に、均一な加熱，加圧により高さ
方向のばらつきを吸収して各半導体チップを同じ高さに
揃えてはんだ付けすることができ、これにより組立精度
の向上化が図れる。
装置を採用することにより、加圧接触式の平形ＩＧＢＴ
モジュールなどを対象した半導体デバイスに対し、その
共通電極基板上に並置搭載した複数個の半導体チップを
はんだマウントする際に、均一な加熱，加圧により高さ
方向のばらつきを吸収して各半導体チップを同じ高さに
揃えてはんだ付けすることができ、これにより組立精度
の向上化が図れる。
【図１】本発明の実施例による半導体デバイス製造装置
の構成図
の構成図
【図２】図１における加圧圧力，加熱温度の制御系統図
【図３】本発明の実施対象となる加圧接触式の平形ＩＧ
ＢＴモジュールの組立構成図
ＢＴモジュールの組立構成図
１ 共通電極基板 ２ 半導体チップ ７ デバイス仮組立体 ８ はんだ箔 ９ 固定側の加圧ブロック １０ 可動側の加圧ブロック １１ シリンダ １２ 誘導加熱コイル １４ 発熱体 １５ 均熱体 １６ 断熱体 １７ 温度センサ １９ 圧力センサ ２１ 温度調節器 ２２ 圧力制御弁
Claims (3)
- 【請求項１】共通電極基板上に複数個の半導体チップを
並置搭載して組立てた半導体デバイスの製造方法であ
り、共通電極基板上に複数個の半導体チップを並置して
はんだマウントする際に、共通電極基板の上にはんだ
箔，半導体チップを並置搭載したデバイス仮組立体を発
熱体を含む上下一対の加圧ブロックの間に一括挟持し、
かつ該加圧ブロックに外部から加圧力を加えながら誘導
加熱法により加熱して半導体チップをはんだマウントす
ることを特徴とする半導体デバイスの製造方法。 - 【請求項２】請求項１記載の半導体デバイスの製造方法
に適用する製造装置であって、発熱体と組合わせてデバ
イス仮組立体を上下から挟み込む固定側，可動側の加圧
ブロックと、可動側の加圧ブロックを加圧操作するシリ
ンダと、前記発熱体の外周に配置した誘導加熱コイルと
で構成したことを特徴とする半導体デバイスの製造装
置。 - 【請求項３】請求項２記載の製造装置において、加圧ブ
ロックが、発熱体と、仮組立体との対向面側に配した伝
熱性の高い均熱体と、裏面側に配した断熱体との積層体
よりなることを特徴とする半導体デバイスの製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189158A JPH0855865A (ja) | 1994-08-11 | 1994-08-11 | 半導体デバイスの製造方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6189158A JPH0855865A (ja) | 1994-08-11 | 1994-08-11 | 半導体デバイスの製造方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855865A true JPH0855865A (ja) | 1996-02-27 |
Family
ID=16236426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6189158A Pending JPH0855865A (ja) | 1994-08-11 | 1994-08-11 | 半導体デバイスの製造方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004111306A3 (de) * | 2003-06-12 | 2005-03-03 | Mtu Aero Engines Gmbh | Verfahren zur schaufelspitzenpanzerung der laufschaufeln eines gasturbinentriebwerkes und vorrichtung zur durchführung des verfahrens |
| JP2010027841A (ja) * | 2008-07-18 | 2010-02-04 | Precise Gauges Co Ltd | 電子部品装着装置 |
-
1994
- 1994-08-11 JP JP6189158A patent/JPH0855865A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004111306A3 (de) * | 2003-06-12 | 2005-03-03 | Mtu Aero Engines Gmbh | Verfahren zur schaufelspitzenpanzerung der laufschaufeln eines gasturbinentriebwerkes und vorrichtung zur durchführung des verfahrens |
| JP2010027841A (ja) * | 2008-07-18 | 2010-02-04 | Precise Gauges Co Ltd | 電子部品装着装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379942A (en) | Method for producing a semiconductor modular structure | |
| JPH06302731A (ja) | 回路装置 | |
| US8941035B2 (en) | Soldering method | |
| CN105428266A (zh) | 具有介质桥的芯片倒装共晶键合方法及获得的产物 | |
| CN109920755A (zh) | 一种纳米银焊膏低压辅助烧结夹具及方法 | |
| US4184623A (en) | Process for bonding circuit modules onto a thin-film circuit | |
| US20170028494A1 (en) | Apparatus and method for soldering joining partners, said apparatus comprising a vacuum chamber and plate elements | |
| JPH0855865A (ja) | 半導体デバイスの製造方法および装置 | |
| US20080079109A1 (en) | Thermoelectric device and method for making the same | |
| CN110625015B (zh) | 一种提高铝合金热冲压件成形质量的分区冷却方法 | |
| CN113990651B (zh) | 多线圈的热压组装方法及热压组装装置 | |
| CN210190819U (zh) | 电子产品组件机械式层压装置 | |
| JPH0782026B2 (ja) | コンタクトプローブ | |
| JP3629124B2 (ja) | 半導体素子用冷却装置およびその製造方法 | |
| JPH0245334B2 (ja) | ||
| JP4633325B2 (ja) | 基板の接合装置 | |
| JPS6014487B2 (ja) | 避雷器用素子の接着方法 | |
| KR0151580B1 (ko) | 단자부품장착장치 | |
| US10940645B2 (en) | Vibration heat-pressing device | |
| CN218874082U (zh) | 一种搅拌摩擦焊工装 | |
| CN214201559U (zh) | 一种压接治具及压接测试装置 | |
| JPH0513660U (ja) | 熱電変換モジユール接合装置 | |
| JP4072934B2 (ja) | 金型予熱ヒーター | |
| JP2005246722A (ja) | プレス成形装置およびプレス成形方法 | |
| CN116666259A (zh) | 一种防溢胶的固化系统及方法 |