JPH0854459A - ビーム整形器およびビーム整形器の信号を生成する方法 - Google Patents
ビーム整形器およびビーム整形器の信号を生成する方法Info
- Publication number
- JPH0854459A JPH0854459A JP7170040A JP17004095A JPH0854459A JP H0854459 A JPH0854459 A JP H0854459A JP 7170040 A JP7170040 A JP 7170040A JP 17004095 A JP17004095 A JP 17004095A JP H0854459 A JPH0854459 A JP H0854459A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adder
- data
- memory
- digital sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
- G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
- G01S7/52085—Details related to the ultrasound signal acquisition, e.g. scan sequences
- G01S7/52095—Details related to the ultrasound signal acquisition, e.g. scan sequences using multiline receive beamforming
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
- G10K11/18—Methods or devices for transmitting, conducting or directing sound
- G10K11/26—Sound-focusing or directing, e.g. scanning
- G10K11/34—Sound-focusing or directing, e.g. scanning using electrical steering of transducer arrays, e.g. beam steering
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
- G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
- G01S7/52023—Details of receivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】
【課題】 別個のスキャンビーム線路の信号を同時に処
理し、有効な信号処理レートを増加させるビーム整形器
を提供すること。 【解決手段】 多相のビーム整形線路を設け、制御信号
によりメモリの読み出しを制御して大まかな遅延時間を
決定し、受信サンプル値を所要の位相経路に割り振るこ
とによりより詳細に遅延時間を決定するように構成す
る。
理し、有効な信号処理レートを増加させるビーム整形器
を提供すること。 【解決手段】 多相のビーム整形線路を設け、制御信号
によりメモリの読み出しを制御して大まかな遅延時間を
決定し、受信サンプル値を所要の位相経路に割り振るこ
とによりより詳細に遅延時間を決定するように構成す
る。
Description
【０００１】
【発明の属する技術分野】米国特許第０８／０３７７６
５号明細書（発明の名称は"DIGITAL BEAMFORMERHAVING
MULTI-PHASE PARALLEL PROCESSING" である）、および
米国特許第０８／０３８５７２号明細書（発明の名称
は"PARTIAL BEAMFORMING" である）は関連技術の明細書
である。
５号明細書（発明の名称は"DIGITAL BEAMFORMERHAVING
MULTI-PHASE PARALLEL PROCESSING" である）、および
米国特許第０８／０３８５７２号明細書（発明の名称
は"PARTIAL BEAMFORMING" である）は関連技術の明細書
である。
【０００２】本発明は、ディジタル信号処理技術、たと
えばアナログ−ディジタル変換器、ディジタルメモリ、
加算器、乗算器、フィルタを用いる時間領域の受信用ビ
ーム整形器に関し、詳細には医療用超音波診断システム
におけるディジタルの受信用ビーム整形のための方法お
よび装置に関する。
えばアナログ−ディジタル変換器、ディジタルメモリ、
加算器、乗算器、フィルタを用いる時間領域の受信用ビ
ーム整形器に関し、詳細には医療用超音波診断システム
におけるディジタルの受信用ビーム整形のための方法お
よび装置に関する。
【０００３】
【従来の技術】システム内のビーム整形器の目的は、ノ
イズおよび他の部位からの干渉信号の存在下で、ナロー
ビームを整形し、所望の部位から到達する信号の受信の
向上を図ることである。ビーム整形は、エネルギ伝達つ
まりエネルギ受信中に実施することができる。本発明は
受信中のビーム整形に関する。
イズおよび他の部位からの干渉信号の存在下で、ナロー
ビームを整形し、所望の部位から到達する信号の受信の
向上を図ることである。ビーム整形は、エネルギ伝達つ
まりエネルギ受信中に実施することができる。本発明は
受信中のビーム整形に関する。
【０００４】ビーム整形は、多くの適用分野、たとえば
レーダー、ソーナー、通信、地球物理学、天体物理学の
分野で用いられている。本発明は超音波影像装置のビー
ム整形に関する。医療用超音波影像装置を用いて、患者
の体内の解剖学的体組織を表示し分析することができ
る。前記装置は、非常に高い周波数（一般には２ＭＨｚ
から１０ＭＨｚの周波数）の音波を患者に送出し、検査
される体組織から反射されたエコーを処理する。前記装
置の目的は、戻ってきたエコーを表示しおよび／または
分析することである。医療用超音波診断装置に用いられ
るディスプレイには多くの種類があるが、最も一般に用
いられるタイプは、検査される解剖学的体組織の選択さ
れた断面の２次元画像である。この重要な動作モードは
エコーモードまたはＢモードと呼ばれる。この動作モー
ドを用いて患者の多くの解剖学的な欠陥部を検出するこ
とができる。さらにこれらの欠陥部の大きさを幾分正確
に求めることができる。この動作モードでは、選択され
た断面からの全てのエコーが処理されて表示される。こ
の動作モードの性能に関する最も重大な動作パラメータ
は、解像セルの大きさである。ダイナミックフォーカス
および動的フィルタリング（マッチドフィルタリング）
を実施することにより、解像セルの大きさを減少させる
ことができる（したがって解像度は増加する）。これら
の技術は、アナログのビーム整形器よりディジタルのビ
ーム整形器を用いる方が実行が容易である。
レーダー、ソーナー、通信、地球物理学、天体物理学の
分野で用いられている。本発明は超音波影像装置のビー
ム整形に関する。医療用超音波影像装置を用いて、患者
の体内の解剖学的体組織を表示し分析することができ
る。前記装置は、非常に高い周波数（一般には２ＭＨｚ
から１０ＭＨｚの周波数）の音波を患者に送出し、検査
される体組織から反射されたエコーを処理する。前記装
置の目的は、戻ってきたエコーを表示しおよび／または
分析することである。医療用超音波診断装置に用いられ
るディスプレイには多くの種類があるが、最も一般に用
いられるタイプは、検査される解剖学的体組織の選択さ
れた断面の２次元画像である。この重要な動作モードは
エコーモードまたはＢモードと呼ばれる。この動作モー
ドを用いて患者の多くの解剖学的な欠陥部を検出するこ
とができる。さらにこれらの欠陥部の大きさを幾分正確
に求めることができる。この動作モードでは、選択され
た断面からの全てのエコーが処理されて表示される。こ
の動作モードの性能に関する最も重大な動作パラメータ
は、解像セルの大きさである。ダイナミックフォーカス
および動的フィルタリング（マッチドフィルタリング）
を実施することにより、解像セルの大きさを減少させる
ことができる（したがって解像度は増加する）。これら
の技術は、アナログのビーム整形器よりディジタルのビ
ーム整形器を用いる方が実行が容易である。
【０００５】臨床検査の中には、解剖学的な欠陥部が比
較的小さく、大きな解剖学的体組織から反射されたエコ
ーによりマスクされるものがある。しかし血管を流れる
血液の流速を非常に大きく変化させることにより、欠陥
の内または近傍の小さな解剖学的欠陥部をはっきりさせ
ることができる。ドップラーシフトによるエコー処理技
術を移動対象の速度を求めるのに用いることができるこ
とは公知である。血液の流れに対するドップラーシフト
の表示により、比較的小さな解剖学的欠陥部を簡単に検
出することができる。たとえばＫｉｍによる米国特許第
４８００８９１号明細書に記載のこの動作モード（現在
一般にカラーフローと呼称されている）により、血液の
流速についてのドップラー情報を、解剖学的体組織の大
きく選択された断面から収集することができる。しかし
十分に高いフレームレートで、血液の流れの画像の正確
で高い解像度を実現するのに十分な超音波データを得る
ことは困難である。小さな断面領域から血液の流速につ
いての正確なドップラー情報を得るために、たとえばHe
wlett-Packard Journal に掲載されたHalberg およびTh
ieleによる文献（３５−４０ページ、１９８６年６月
版）から公知のドップラー処理技術を用いることができ
る。この技術を用いて、選択された小さな領域に長い時
間を割くことができる。ドップラーデータは通常ＦＦＴ
技術で処理され、スペクトルを用いて表示される。ドッ
プラーデータは音響信号としても呈示される。
較的小さく、大きな解剖学的体組織から反射されたエコ
ーによりマスクされるものがある。しかし血管を流れる
血液の流速を非常に大きく変化させることにより、欠陥
の内または近傍の小さな解剖学的欠陥部をはっきりさせ
ることができる。ドップラーシフトによるエコー処理技
術を移動対象の速度を求めるのに用いることができるこ
とは公知である。血液の流れに対するドップラーシフト
の表示により、比較的小さな解剖学的欠陥部を簡単に検
出することができる。たとえばＫｉｍによる米国特許第
４８００８９１号明細書に記載のこの動作モード（現在
一般にカラーフローと呼称されている）により、血液の
流速についてのドップラー情報を、解剖学的体組織の大
きく選択された断面から収集することができる。しかし
十分に高いフレームレートで、血液の流れの画像の正確
で高い解像度を実現するのに十分な超音波データを得る
ことは困難である。小さな断面領域から血液の流速につ
いての正確なドップラー情報を得るために、たとえばHe
wlett-Packard Journal に掲載されたHalberg およびTh
ieleによる文献（３５−４０ページ、１９８６年６月
版）から公知のドップラー処理技術を用いることができ
る。この技術を用いて、選択された小さな領域に長い時
間を割くことができる。ドップラーデータは通常ＦＦＴ
技術で処理され、スペクトルを用いて表示される。ドッ
プラーデータは音響信号としても呈示される。
【０００６】ビーム整形の質は、超音波影像装置の前述
の動作モードでの精度、解像度、および他のパラメータ
に大きな影響を与える。超音波の音圧場の信号伝搬遅延
と整合させるように、従来のビーム整形器は電子的な時
間遅延を生じさせ、この時間遅延は、特定の方向に対し
て超音波用ビーム整形器に生じる。この時間遅延（また
は空間処理）により、暗騒音および指向性干渉に対して
コヒーレントな波先の振幅が強調される。アナログのビ
ーム整形器ではこのことはアナログの遅延線と加算網を
用いて行われる。これらのアナログの構成部材は、現代
の超音波診断装置を様々に制限するので望ましいもので
はない。それらは非常に高価で不安定であり、かつ環境
条件と使用年数に影響される。さらにアナログの構成部
材は、注意深い製造工程とアセンブリ工程を必要とす
る。アナログの遅延線を使用することにより、現代の超
音波装置に望まれる柔軟性が制限される。前述の主要な
動作モードをサポートするために、アナログのビーム整
形器では多くの妥協をしなければならない。さらにビー
ム整形器がアナログ処理技術を用いて実施される場合、
並列処理の超音波装置（並列処理は実時間のフレームレ
ートを上げるのに必要である）は非常にコスト高であ
る。
の動作モードでの精度、解像度、および他のパラメータ
に大きな影響を与える。超音波の音圧場の信号伝搬遅延
と整合させるように、従来のビーム整形器は電子的な時
間遅延を生じさせ、この時間遅延は、特定の方向に対し
て超音波用ビーム整形器に生じる。この時間遅延（また
は空間処理）により、暗騒音および指向性干渉に対して
コヒーレントな波先の振幅が強調される。アナログのビ
ーム整形器ではこのことはアナログの遅延線と加算網を
用いて行われる。これらのアナログの構成部材は、現代
の超音波診断装置を様々に制限するので望ましいもので
はない。それらは非常に高価で不安定であり、かつ環境
条件と使用年数に影響される。さらにアナログの構成部
材は、注意深い製造工程とアセンブリ工程を必要とす
る。アナログの遅延線を使用することにより、現代の超
音波装置に望まれる柔軟性が制限される。前述の主要な
動作モードをサポートするために、アナログのビーム整
形器では多くの妥協をしなければならない。さらにビー
ム整形器がアナログ処理技術を用いて実施される場合、
並列処理の超音波装置（並列処理は実時間のフレームレ
ートを上げるのに必要である）は非常にコスト高であ
る。
【０００７】性能と信頼性の向上およびディジタルの構
成部材のコストの削減により、古典的なアナログのビー
ム整形と比較してディジタルのビーム整形は、有望な代
替手段となる。精度の良さ、安定性、および柔軟性は、
ディジタル信号処理技術の主要な利点である。現在の標
準のディジタル回路は、３０ＭＨｚを超えるナイキスト
速度で動作させることができる。これらのサンプリング
周波数は、現代の超音波信号のＲＦサンプリングおよび
時間処理に対して十分に高速である。しかしディジタル
のビーム整形器内で伝搬遅延と適切に整合させるのに必
要なサンプリングレートは、正確な信号の再生のための
ナイキスト速度より数倍大きい。つまりそれは１００Ｍ
Ｈｚより大きい。所要の精度と関連するこれらの処理速
度は、今日利用することのできるアナログ−デジタル変
換器（ＡＤＣ）の性能レベルをなお上回るものである。
標準のディジタルの構成部材を用いて並列処理すること
により、残りのディジタル機能（たとえばＡＤＣの機能
を除く機能）をこれらの速度で実施することができる。
成部材のコストの削減により、古典的なアナログのビー
ム整形と比較してディジタルのビーム整形は、有望な代
替手段となる。精度の良さ、安定性、および柔軟性は、
ディジタル信号処理技術の主要な利点である。現在の標
準のディジタル回路は、３０ＭＨｚを超えるナイキスト
速度で動作させることができる。これらのサンプリング
周波数は、現代の超音波信号のＲＦサンプリングおよび
時間処理に対して十分に高速である。しかしディジタル
のビーム整形器内で伝搬遅延と適切に整合させるのに必
要なサンプリングレートは、正確な信号の再生のための
ナイキスト速度より数倍大きい。つまりそれは１００Ｍ
Ｈｚより大きい。所要の精度と関連するこれらの処理速
度は、今日利用することのできるアナログ−デジタル変
換器（ＡＤＣ）の性能レベルをなお上回るものである。
標準のディジタルの構成部材を用いて並列処理すること
により、残りのディジタル機能（たとえばＡＤＣの機能
を除く機能）をこれらの速度で実施することができる。
【０００８】ＩＥＥＥの会報で公開された文献（第６７
巻、第６号、９０４−９１９ページ、１９７９年６月
版）でPridham およびMucci により提案された方法は、
ディジタルのインターポレート処理を用いることによ
り、ディジタルのビーム整形をする際にＡＤＣに要求さ
れる高速のサンプリングを容易にする。受信されたエコ
ーには、ナイキスト周波数ｆ0 を満足しまたは上回る間
隔でサンプリングすることだけが必要である。このＡＤ
Ｃのサンプリングレートの低減に対する価値は、ディジ
タル処理の要件を相応に高くさせることである。ビーム
整形に必要な精細な遅延増分が、ディジタルのインター
ポレート処理を用いて実行される。ディジタルのインタ
ーポレート処理では、データは最初に零を補間され（た
とえばデータに零を挿入する）、データレートが効果的
に増加する。処理の最後にデータレートを元の値に低減
するのにディジタルフィルタが用いられる。
巻、第６号、９０４−９１９ページ、１９７９年６月
版）でPridham およびMucci により提案された方法は、
ディジタルのインターポレート処理を用いることによ
り、ディジタルのビーム整形をする際にＡＤＣに要求さ
れる高速のサンプリングを容易にする。受信されたエコ
ーには、ナイキスト周波数ｆ0 を満足しまたは上回る間
隔でサンプリングすることだけが必要である。このＡＤ
Ｃのサンプリングレートの低減に対する価値は、ディジ
タル処理の要件を相応に高くさせることである。ビーム
整形に必要な精細な遅延増分が、ディジタルのインター
ポレート処理を用いて実行される。ディジタルのインタ
ーポレート処理では、データは最初に零を補間され（た
とえばデータに零を挿入する）、データレートが効果的
に増加する。処理の最後にデータレートを元の値に低減
するのにディジタルフィルタが用いられる。
【０００９】Pridham およびMucci は、２つの別のアプ
ローチを提案した。第１のアプローチつまりプレビーム
整形インターポレート処理のアプローチでは、各受信チ
ャネルに対する零補間回路およびインターポレート処理
用フィルタは、ＡＤＣの後にかつビーム整形回路の前に
配設されている。第２のアプローチつまりポストビーム
整形インターポレート処理のアプローチでは、インター
ポレート処理用フィルタはビーム整形回路の後に配設さ
れている。ビーム整形の後でフィルタリングできるの
は、ビーム整形が線形動作であるからである。第１のア
プローチでは、インターポレート処理用フィルタは各受
信チャネルに対して必要であるので、信号処理の要件は
最善なものではない。第２のアプローチでは、第１のア
プローチに要求される処理と比較して、各チャネルに対
する場合と違ってフィルタリングはわずか一度で済むの
で、インターポレート処理用のフィルタリングに要求さ
れるディジタル処理は低減される。ディジタルのビーム
整形器に後置された受信回路のディジタルフィルタにイ
ンターポレート処理用フィルタを組み込むことにより、
さらにディジタル処理の要件を低減することができる。
しかしビーム整形器の処理速度（これらは所要の時間遅
延を作るのに必要である）は、信号のナイキスト速度よ
りずっと高速であるので、ビーム整形用信号処理の要件
はこれでも最善のものではない。
ローチを提案した。第１のアプローチつまりプレビーム
整形インターポレート処理のアプローチでは、各受信チ
ャネルに対する零補間回路およびインターポレート処理
用フィルタは、ＡＤＣの後にかつビーム整形回路の前に
配設されている。第２のアプローチつまりポストビーム
整形インターポレート処理のアプローチでは、インター
ポレート処理用フィルタはビーム整形回路の後に配設さ
れている。ビーム整形の後でフィルタリングできるの
は、ビーム整形が線形動作であるからである。第１のア
プローチでは、インターポレート処理用フィルタは各受
信チャネルに対して必要であるので、信号処理の要件は
最善なものではない。第２のアプローチでは、第１のア
プローチに要求される処理と比較して、各チャネルに対
する場合と違ってフィルタリングはわずか一度で済むの
で、インターポレート処理用のフィルタリングに要求さ
れるディジタル処理は低減される。ディジタルのビーム
整形器に後置された受信回路のディジタルフィルタにイ
ンターポレート処理用フィルタを組み込むことにより、
さらにディジタル処理の要件を低減することができる。
しかしビーム整形器の処理速度（これらは所要の時間遅
延を作るのに必要である）は、信号のナイキスト速度よ
りずっと高速であるので、ビーム整形用信号処理の要件
はこれでも最善のものではない。
【００１０】
【発明が解決しようとする課題】本発明の課題は、信号
のナイキスト速度で動作するディジタル回路を用いてシ
ステムを構築することができるように、信号処理速度を
最小にするディジタルのビーム整形のための方法および
装置を提供することである。そのような方法または装置
を超音波診断システムに組み込むことにより、信号処理
のデータレートを最小にし、ディジタルビーム整形の全
ての利点、つまり種々の動作モードでの柔軟性、並列の
チャネルのビーム整形、ダイナミックフォーカス処理、
マッチドフィルタリング等が提供される。
のナイキスト速度で動作するディジタル回路を用いてシ
ステムを構築することができるように、信号処理速度を
最小にするディジタルのビーム整形のための方法および
装置を提供することである。そのような方法または装置
を超音波診断システムに組み込むことにより、信号処理
のデータレートを最小にし、ディジタルビーム整形の全
ての利点、つまり種々の動作モードでの柔軟性、並列の
チャネルのビーム整形、ダイナミックフォーカス処理、
マッチドフィルタリング等が提供される。
【００１１】本発明の別の課題は、信号処理が複数の並
列の走査ビーム線路（つまり複数のビームが並列に形成
される）に対して行われるディジタルのビーム整形のた
めの方法および装置を低供することである。所定の信号
処理のデータレートに対してこの課題を達成することに
より、ビーム整形器の有効なデータレートを増加させ
る。
列の走査ビーム線路（つまり複数のビームが並列に形成
される）に対して行われるディジタルのビーム整形のた
めの方法および装置を低供することである。所定の信号
処理のデータレートに対してこの課題を達成することに
より、ビーム整形器の有効なデータレートを増加させ
る。
【００１２】
【課題を解決するための手段】複数の並列の受信チャネ
ル手段と、それぞれの並列の受信チャネルに対する複数
の加算器と、複数のディテクタと、制御手段とを有し、
前記複数の並列の受信チャネル手段により、複数のスキ
ャンビーム線路からの超音波エコー信号を検出し、それ
に応答してそれぞれ複数のディジタルのサンプル信号を
生成し、前記並列の受信チャネルは、前記受信チャネル
と通信するメモリを有し、前記各メモリは、シーケンシ
ャルに前記ディジタルのサンプル信号を受信して記憶
し、各前記メモリは前記加算器と通信し、制御信号に応
答して前記ディジタルのサンプル信号を前記加算器に送
出し、各前記加算器はさらに、それぞれの他の並列の受
信チャネルの対応する加算器とシーケンシャルに通信
し、対応する加算器は、所定のスキャンビーム線路に対
してディジタルのサンプル信号を処理する一群の加算器
を構成し、前記各ディテクタは、前記一群の対応する加
算器の内の１つと通信してデータを受信し、前記各ディ
テクタはさらに、前記一群の対応する加算器の内の各１
つから受信されたディジタルのサンプル信号をフィルタ
リングしてビーム整形器の信号を生成し、前記制御手段
は、前記メモリおよび前記加算器と通信して前記制御信
号を供給し、各前記ディテクタは、前記複数のスキャン
ビーム線路の内の１つに沿って集中したビーム整形器の
信号を生成するビーム整形器により本発明の課題は達成
される。
ル手段と、それぞれの並列の受信チャネルに対する複数
の加算器と、複数のディテクタと、制御手段とを有し、
前記複数の並列の受信チャネル手段により、複数のスキ
ャンビーム線路からの超音波エコー信号を検出し、それ
に応答してそれぞれ複数のディジタルのサンプル信号を
生成し、前記並列の受信チャネルは、前記受信チャネル
と通信するメモリを有し、前記各メモリは、シーケンシ
ャルに前記ディジタルのサンプル信号を受信して記憶
し、各前記メモリは前記加算器と通信し、制御信号に応
答して前記ディジタルのサンプル信号を前記加算器に送
出し、各前記加算器はさらに、それぞれの他の並列の受
信チャネルの対応する加算器とシーケンシャルに通信
し、対応する加算器は、所定のスキャンビーム線路に対
してディジタルのサンプル信号を処理する一群の加算器
を構成し、前記各ディテクタは、前記一群の対応する加
算器の内の１つと通信してデータを受信し、前記各ディ
テクタはさらに、前記一群の対応する加算器の内の各１
つから受信されたディジタルのサンプル信号をフィルタ
リングしてビーム整形器の信号を生成し、前記制御手段
は、前記メモリおよび前記加算器と通信して前記制御信
号を供給し、各前記ディテクタは、前記複数のスキャン
ビーム線路の内の１つに沿って集中したビーム整形器の
信号を生成するビーム整形器により本発明の課題は達成
される。
【００１３】本発明の原理によると発明者は、信号デー
タ経路を多相経路とすること、つまりＮ個の並列の加算
経路の多相データを処理することにより、ディジタルの
ビーム整形器のディジタルのハードウェアの動作速度を
低減することができることを利用している。この技術に
よると、従来のポストビーム整形インターポレート処理
技術と比較して、所要のビーム整形の遅延を形成する各
ディジタル回路の動作速度は増加せず、有効なデータレ
ートはＮ倍に増加し、その結果遅延による量子化誤差が
１／Ｎに低減される。さらにインターポレート処理−デ
シメート処理フィルタが、ビーム整形器の最も有利な部
分に挿入されている。正確に言うと、受信チャネル群の
一部のビーム整形の後で、かつ最終的なビーム整形の前
でビーム整形器に挿入されている。このアプローチによ
り、最終的なビーム整形を簡単にし、比較的小さなデー
タレートで実施することができる。さらに受信チャネル
群を適切に選択することにより、多相データ処理および
後続のインターポレート処理を有利にも単一の集積回路
内または回路基板内で実施することができる。
タ経路を多相経路とすること、つまりＮ個の並列の加算
経路の多相データを処理することにより、ディジタルの
ビーム整形器のディジタルのハードウェアの動作速度を
低減することができることを利用している。この技術に
よると、従来のポストビーム整形インターポレート処理
技術と比較して、所要のビーム整形の遅延を形成する各
ディジタル回路の動作速度は増加せず、有効なデータレ
ートはＮ倍に増加し、その結果遅延による量子化誤差が
１／Ｎに低減される。さらにインターポレート処理−デ
シメート処理フィルタが、ビーム整形器の最も有利な部
分に挿入されている。正確に言うと、受信チャネル群の
一部のビーム整形の後で、かつ最終的なビーム整形の前
でビーム整形器に挿入されている。このアプローチによ
り、最終的なビーム整形を簡単にし、比較的小さなデー
タレートで実施することができる。さらに受信チャネル
群を適切に選択することにより、多相データ処理および
後続のインターポレート処理を有利にも単一の集積回路
内または回路基板内で実施することができる。
【００１４】さらにビーム整形器に各受信チャネルの制
御された読み出し回路を設けることにより、所定のチャ
ネルの信号データの所定のブロックを、種々の異なる時
間で２回以上読み出し、他の受信チャネルの信号データ
と一緒に処理することができる。このことによりビーム
整形器は、並列処理でいくつかのスキャンビーム線路か
らの信号データを、一度に同時に処理することができ、
そのことは有効なデータレートをさらに増加させる。
御された読み出し回路を設けることにより、所定のチャ
ネルの信号データの所定のブロックを、種々の異なる時
間で２回以上読み出し、他の受信チャネルの信号データ
と一緒に処理することができる。このことによりビーム
整形器は、並列処理でいくつかのスキャンビーム線路か
らの信号データを、一度に同時に処理することができ、
そのことは有効なデータレートをさらに増加させる。
【００１５】本発明の他の特徴部分および利点は、実施
態様から明らかである。
態様から明らかである。
【００１６】
【発明の実施の形態】本発明を完全に理解するために、
次に添付図面を参照して本発明を詳細に説明する。現代
の医療用超音波システムは、多数のトランスデューサ素
子を有するプローブを用いており、多数の信号処理用チ
ャネルを備えたビーム整形器が設けられている。チャネ
ル数を６４、１２８にすることができ、２５６にするこ
とさえある。一般に単一の回路基板上にビーム整形器の
信号処理用チャネルの全てを設けることは実用に適さな
い。したがって受信用ビーム整形器は、通常いくつかの
グループに分割されている。各グループは、多数の受信
チャネル（たとえば８または１６のチャネル）を含むビ
ーム整形器の一部分である。目標からのエコー信号は、
プローブのトランスデューサ素子で受信される。各素子
は別々の受信チャネルに接続されている。各受信チャネ
ルではトランスデューサ素子からの信号が増幅され、一
様なレートｆ0 でディジタル化される。
次に添付図面を参照して本発明を詳細に説明する。現代
の医療用超音波システムは、多数のトランスデューサ素
子を有するプローブを用いており、多数の信号処理用チ
ャネルを備えたビーム整形器が設けられている。チャネ
ル数を６４、１２８にすることができ、２５６にするこ
とさえある。一般に単一の回路基板上にビーム整形器の
信号処理用チャネルの全てを設けることは実用に適さな
い。したがって受信用ビーム整形器は、通常いくつかの
グループに分割されている。各グループは、多数の受信
チャネル（たとえば８または１６のチャネル）を含むビ
ーム整形器の一部分である。目標からのエコー信号は、
プローブのトランスデューサ素子で受信される。各素子
は別々の受信チャネルに接続されている。各受信チャネ
ルではトランスデューサ素子からの信号が増幅され、一
様なレートｆ0 でディジタル化される。
【００１７】直列のデータ加算経路を含むビーム整形器
を有する電子スキャン超音波診断装置を図１に示す。超
音波プローブ１はトランスデューサ素子Ｔ１〜ＴＭのア
レーから構成される。説明を簡単にするために前述のＭ
をＭ＝４と仮定するが、それはずっと大きくすることが
できる。４つのパルスジェネレータ１０〜１３は、公知
のようにトリガ信号によって従来の駆動パルスを発生
し、前記素子Ｔ１〜Ｔ４を用いて超音波信号を検査中の
生体組織に送出する。検査中の生体内部から反射された
超音波のエコー信号は、同一のトランスデューサ素子Ｔ
１〜Ｔ４で受信される。エコーに応答して各素子から発
生した信号は、増幅器１４〜１７の内のそれぞれ１つの
増幅器で増幅され、並列の受信チャネル２〜５内でＡＤ
Ｃ２０〜２３の内のそれぞれ１つのＡＤＣにより一様な
レートｆ0 でディジタル化される。並列の受信チャネル
から受信したディジタルデータは、メモリ２４〜２７に
それぞれ記憶される。加算器３０〜３３を含む直列の加
算経路により、メモリ２４〜２７から読み出されたデー
タは、すぐ上側の並列の受信チャネルからのデータと加
算される。加算器の出力側で加算値は、ラッチ３４〜３
７により一時的に記憶された後で、次のチャネルに送出
される。加算器３０〜３３による直列のデータの加算に
よって生じる信号処理の時間遅延を考慮しかつ補償する
ために、メモリ２４〜２７の読み出しまたは書き込みを
遅らせることにより遅延時間を発生させる。直列の加算
により信号処理のデータ経路が簡単になる。最後の加算
器３３の出力側で発生したビーム信号（整形されてい
る）は、ディテクタ６で検出される。ディスプレイ９に
データを表示するためには、公知のようにディジタルス
キャンコンバータ（ＤＳＣ）を用いてディジタルのデー
タ信号をビデオ信号に変換する必要がある。
を有する電子スキャン超音波診断装置を図１に示す。超
音波プローブ１はトランスデューサ素子Ｔ１〜ＴＭのア
レーから構成される。説明を簡単にするために前述のＭ
をＭ＝４と仮定するが、それはずっと大きくすることが
できる。４つのパルスジェネレータ１０〜１３は、公知
のようにトリガ信号によって従来の駆動パルスを発生
し、前記素子Ｔ１〜Ｔ４を用いて超音波信号を検査中の
生体組織に送出する。検査中の生体内部から反射された
超音波のエコー信号は、同一のトランスデューサ素子Ｔ
１〜Ｔ４で受信される。エコーに応答して各素子から発
生した信号は、増幅器１４〜１７の内のそれぞれ１つの
増幅器で増幅され、並列の受信チャネル２〜５内でＡＤ
Ｃ２０〜２３の内のそれぞれ１つのＡＤＣにより一様な
レートｆ0 でディジタル化される。並列の受信チャネル
から受信したディジタルデータは、メモリ２４〜２７に
それぞれ記憶される。加算器３０〜３３を含む直列の加
算経路により、メモリ２４〜２７から読み出されたデー
タは、すぐ上側の並列の受信チャネルからのデータと加
算される。加算器の出力側で加算値は、ラッチ３４〜３
７により一時的に記憶された後で、次のチャネルに送出
される。加算器３０〜３３による直列のデータの加算に
よって生じる信号処理の時間遅延を考慮しかつ補償する
ために、メモリ２４〜２７の読み出しまたは書き込みを
遅らせることにより遅延時間を発生させる。直列の加算
により信号処理のデータ経路が簡単になる。最後の加算
器３３の出力側で発生したビーム信号（整形されてい
る）は、ディテクタ６で検出される。ディスプレイ９に
データを表示するためには、公知のようにディジタルス
キャンコンバータ（ＤＳＣ）を用いてディジタルのデー
タ信号をビデオ信号に変換する必要がある。
【００１８】図２に示すように、組込型の検査手段を並
列の受信チャネルの各グループに設ける。データトラン
スミッタ４４がデータ加算経路の初段に接続され、デー
タレシーバ４５がデータ加算経路の終段に接続されてい
る。コントローラ８はデータトランスミッタ４４に対し
て、予め求められたディジタル検査データのパターンを
設定し、前記パターンはデータ加算経路で処理されデー
タレシーバ４５で受信される。コントローラ８は受信デ
ータを解析して、データ加算後の予測データと一致する
かを調べる。ビーム整形モードでは、メモリ２４〜２７
からのデータの直列の加算が妨げられないように、零を
データトランスミッタ４４により発生させる。
列の受信チャネルの各グループに設ける。データトラン
スミッタ４４がデータ加算経路の初段に接続され、デー
タレシーバ４５がデータ加算経路の終段に接続されてい
る。コントローラ８はデータトランスミッタ４４に対し
て、予め求められたディジタル検査データのパターンを
設定し、前記パターンはデータ加算経路で処理されデー
タレシーバ４５で受信される。コントローラ８は受信デ
ータを解析して、データ加算後の予測データと一致する
かを調べる。ビーム整形モードでは、メモリ２４〜２７
からのデータの直列の加算が妨げられないように、零を
データトランスミッタ４４により発生させる。
【００１９】本発明の１つの実施態様によると、ダイナ
ミックフォーカス時の遅延に対して小さな量子化誤差を
達成するために、ビーム整形器の新しいインターポレー
ト処理装置が設けられている。前述のように従来のビー
ム整形器のインターポレート処理ではデータレートがＮ
倍に増加する場合、加算器の処理速度およびクロック周
波数は同一倍に増加する。高周波のクロックと高速の加
算器の使用を避けるために、ビーム整形器の新しいイン
ターポレート処理装置は、多相メモリの読み出し技術を
用いており、それによりビーム整形処理を通して、１）
量子化誤差を低減し、２）そのままのクロック周波数ｆ
0 を用いることができる。この構成により単一のインタ
ーポレータ処理−デシメータ処理フィルタを用いて、受
信チャネルのグループを合体させることができ、受信チ
ャネルの各グループを用いて局所的なビームを形成す
る。
ミックフォーカス時の遅延に対して小さな量子化誤差を
達成するために、ビーム整形器の新しいインターポレー
ト処理装置が設けられている。前述のように従来のビー
ム整形器のインターポレート処理ではデータレートがＮ
倍に増加する場合、加算器の処理速度およびクロック周
波数は同一倍に増加する。高周波のクロックと高速の加
算器の使用を避けるために、ビーム整形器の新しいイン
ターポレート処理装置は、多相メモリの読み出し技術を
用いており、それによりビーム整形処理を通して、１）
量子化誤差を低減し、２）そのままのクロック周波数ｆ
0 を用いることができる。この構成により単一のインタ
ーポレータ処理−デシメータ処理フィルタを用いて、受
信チャネルのグループを合体させることができ、受信チ
ャネルの各グループを用いて局所的なビームを形成す
る。
【００２０】多相メモリの読み出し構成を有する新しい
ビーム整形器を図３に示す。メモリ２４〜２７に書き込
まれたデータは、サンプリングレートつまりｆ0 と同一
のレートでクロック同期される。読み出しクロックもｆ
0 であるがそれは一様ではない。さらに遅延時間が必要
な場合、読み出しは数クロックの間停止される。このこ
とにより１／ｆ0 の遅延時間調整（ここではラフ遅延単
位時間と呼称する）が得られる。遅延時間による量子化
誤差をさらに低減するために、読み出されたデータはＮ
個の並列の加算経路Ｐ１およびＰ２に供給され、遅延時
間をラフ遅延単位時間の（ｎ−１）／Ｎ（但しｎ＝１，
・・・，Ｎである）に精細に調整する(図３ではＮ＝２
である）。各並列の加算経路は読み出されたデータの異
なる位相を表している。したがって読み出されたデータ
を次の位相経路にシフトすることにより、遅延調整が１
／（Ｎｆ0 ）に調整される（ここではファイン遅延単位
時間と呼称する）。多相の読み出しを用いることによ
り、ダイナミック受信フォーカスをファイン遅延単位時
間を用いて調整することができる。所定のチャネルから
の各データのサンプル値は、位相経路Ｐ１およびＰ２の
内の１つだけに向けられる。しかしデータを選択された
並列の加算経路に向ける前に、近隣のチャネルからのデ
ータのサンプル値と加算する必要がある。セレクタ７０
〜７７、５０〜５３、加算器３０〜３３、およびラッチ
６０〜６７は、データのサンプル値を並列の加算経路に
向けさせ、直列の加算を実施する。たとえばメモリ２５
からのデータを位相経路Ｐ１に向けさせる場合、位相経
路Ｐ１から出力されるラッチ６０からのデータは、セレ
クタ５１を介して加算器３１に供給される。同時にセレ
クタ７５は、ラッチ６４から出力された位相経路Ｐ２か
らのデータをラッチ６５に供給する。次にセレクタ７１
は、加算器３１からのデータを選択し、そのデータをラ
ッチ６１に供給する。コントローラ８０〜８３は、Ｎ個
の位相経路の内のどれにメモリ２４〜２７からのデータ
を向けるべきかを決定し、セレクタを制御し、したがっ
てそれと協動するラッチを制御する。インターポレート
処理−デシメート処理フィルタ９０は多相のデータを結
合し、システムクロックデータｆ0 で結合データを超音
波システムの他の装置に出力する。
ビーム整形器を図３に示す。メモリ２４〜２７に書き込
まれたデータは、サンプリングレートつまりｆ0 と同一
のレートでクロック同期される。読み出しクロックもｆ
0 であるがそれは一様ではない。さらに遅延時間が必要
な場合、読み出しは数クロックの間停止される。このこ
とにより１／ｆ0 の遅延時間調整（ここではラフ遅延単
位時間と呼称する）が得られる。遅延時間による量子化
誤差をさらに低減するために、読み出されたデータはＮ
個の並列の加算経路Ｐ１およびＰ２に供給され、遅延時
間をラフ遅延単位時間の（ｎ−１）／Ｎ（但しｎ＝１，
・・・，Ｎである）に精細に調整する(図３ではＮ＝２
である）。各並列の加算経路は読み出されたデータの異
なる位相を表している。したがって読み出されたデータ
を次の位相経路にシフトすることにより、遅延調整が１
／（Ｎｆ0 ）に調整される（ここではファイン遅延単位
時間と呼称する）。多相の読み出しを用いることによ
り、ダイナミック受信フォーカスをファイン遅延単位時
間を用いて調整することができる。所定のチャネルから
の各データのサンプル値は、位相経路Ｐ１およびＰ２の
内の１つだけに向けられる。しかしデータを選択された
並列の加算経路に向ける前に、近隣のチャネルからのデ
ータのサンプル値と加算する必要がある。セレクタ７０
〜７７、５０〜５３、加算器３０〜３３、およびラッチ
６０〜６７は、データのサンプル値を並列の加算経路に
向けさせ、直列の加算を実施する。たとえばメモリ２５
からのデータを位相経路Ｐ１に向けさせる場合、位相経
路Ｐ１から出力されるラッチ６０からのデータは、セレ
クタ５１を介して加算器３１に供給される。同時にセレ
クタ７５は、ラッチ６４から出力された位相経路Ｐ２か
らのデータをラッチ６５に供給する。次にセレクタ７１
は、加算器３１からのデータを選択し、そのデータをラ
ッチ６１に供給する。コントローラ８０〜８３は、Ｎ個
の位相経路の内のどれにメモリ２４〜２７からのデータ
を向けるべきかを決定し、セレクタを制御し、したがっ
てそれと協動するラッチを制御する。インターポレート
処理−デシメート処理フィルタ９０は多相のデータを結
合し、システムクロックデータｆ0 で結合データを超音
波システムの他の装置に出力する。
【００２１】図４は、４相のデータ経路（Ｐ１〜Ｐ４）
つまりエコーデータに対する４つの並列の加算経路と、
ダイナミック遅延時間コントローラ８０とを有するビー
ム整形器の実施例である。ダイナミック遅延時間コント
ローラ８０は、メモリ読み出し制御信号線Ｒを介して、
それぞれのクロックで各チャネルに必要な位相情報およ
びセレクタ用制御信号Ｓ１〜Ｓ４を出力する。たとえば
ある時間に、あるチャネルに対するメモリ読み出しの位
相経路が位相経路Ｐ２であるとすると、すぐ上のチャネ
ルからのＰ２の加算経路のデータがセレクタ５０を介し
て、加算器３０によりチャネルｉからの新しいデータと
加算される（それがＦＩＦＯメモリ２８から読み出され
た時に加算される）。加算器３０からの加算値はセレク
タ１７１を介して、次の並列の受信チャネルｉ＋１に供
給される。他の並列の加算経路Ｐ１、Ｐ３、Ｐ４は、セ
レクタ１７０、１７２、１７３、およびラッチ１６０、
１６２、１６３を介して直接（次の並列の受信チャネル
ｉ＋１に）接続され、このことはこれらの他の位相経路
のｉ番目のチャネルのエコーデータに零を補間すること
と等価である。したがって遅延時間コントローラ８０
は、各チャネルメモリから読み出された各データのサン
プル値に対して位相経路を制御するものである。遅延デ
ータメモリ８５（ビーム整形器の全てのチャネルに対し
てフォーカス用遅延データを記憶するルックアップテー
ブル８６、クロススイッチ８７、およびシフトレジスタ
８８（各チャネルに対して１つのシフトレジスタがあ
る）を含むことができる）は、各チャネルに対して１ビ
ットのデータストリームを出力する。遅延データメモリ
８５から出力される’１’（位相シフトパルスと呼称す
る）は、さらにファイン遅延単位時間が必要であること
を示し、位相シフトを生じさせる。５ビットのシフトレ
ジスタ８９（各並列の受信チャネルに対して１つのレジ
スタがある）は、位相情報セレクタ用制御信号Ｓ１〜Ｓ
４を生成し、ＯＲゲート９１、およびｆ0 とクロック同
期したＡＮＤゲート９２を介して、メモリ読み出し禁止
信号Ｒが生成される。５ビットのレジスタ８９では一度
に１ビットだけが’１’に設定され、ｉ番目のチャネル
からのデータを４つの位相経路の内のどれに向けるべき
かが示される。シフトレジスタがそのような位相シフト
パルスを受信するときは常に、’１’は右方向にシフト
され、選択される位相経路を位相経路Ｐ１から位相経路
Ｐ２に、または位相経路Ｐ２から位相経路Ｐ３に、また
は位相経路Ｐ３から位相経路Ｐ４に変化させる。さらに
図示するようにＯＲゲート９３およびＡＮＤゲート９４
が、シフトレジスタの出力側（Ｐ４側の出力側）とシフ
トレジスタの入力側との間に接続されている。したがっ
て遅延データメモリ８５からの位相シフトパルスがない
場合、セレクタ用制御信号Ｓ１〜Ｓ４は変化しない。シ
フトレジスタの状態位置０は一時的な状態位置である。
位相経路Ｐ４が選択されていた場合、シフトパルスによ
りシフトレジスタ内で’１’は状態位置４から状態位置
０に一時的にシフトされる。シフトレジスタ８９に入力
される次のクロックは、状態位置を状態位置０から状態
位置１に変化させる。次の位相シフトパルス’１’が入
力されるまで、シフトレジスタ８９は状態位置１に’
１’がある状態にある。状態位置が０である場合のクロ
ック期間中には、データはメモリ２８から読み出され
ず、メモリ２８からのデータに対する遅延の長さは１だ
け長くなる。このようにこのメカニズムにより、４つの
ファイン遅延単位時間がラフ遅延単位時間に切り換えら
れる。
つまりエコーデータに対する４つの並列の加算経路と、
ダイナミック遅延時間コントローラ８０とを有するビー
ム整形器の実施例である。ダイナミック遅延時間コント
ローラ８０は、メモリ読み出し制御信号線Ｒを介して、
それぞれのクロックで各チャネルに必要な位相情報およ
びセレクタ用制御信号Ｓ１〜Ｓ４を出力する。たとえば
ある時間に、あるチャネルに対するメモリ読み出しの位
相経路が位相経路Ｐ２であるとすると、すぐ上のチャネ
ルからのＰ２の加算経路のデータがセレクタ５０を介し
て、加算器３０によりチャネルｉからの新しいデータと
加算される（それがＦＩＦＯメモリ２８から読み出され
た時に加算される）。加算器３０からの加算値はセレク
タ１７１を介して、次の並列の受信チャネルｉ＋１に供
給される。他の並列の加算経路Ｐ１、Ｐ３、Ｐ４は、セ
レクタ１７０、１７２、１７３、およびラッチ１６０、
１６２、１６３を介して直接（次の並列の受信チャネル
ｉ＋１に）接続され、このことはこれらの他の位相経路
のｉ番目のチャネルのエコーデータに零を補間すること
と等価である。したがって遅延時間コントローラ８０
は、各チャネルメモリから読み出された各データのサン
プル値に対して位相経路を制御するものである。遅延デ
ータメモリ８５（ビーム整形器の全てのチャネルに対し
てフォーカス用遅延データを記憶するルックアップテー
ブル８６、クロススイッチ８７、およびシフトレジスタ
８８（各チャネルに対して１つのシフトレジスタがあ
る）を含むことができる）は、各チャネルに対して１ビ
ットのデータストリームを出力する。遅延データメモリ
８５から出力される’１’（位相シフトパルスと呼称す
る）は、さらにファイン遅延単位時間が必要であること
を示し、位相シフトを生じさせる。５ビットのシフトレ
ジスタ８９（各並列の受信チャネルに対して１つのレジ
スタがある）は、位相情報セレクタ用制御信号Ｓ１〜Ｓ
４を生成し、ＯＲゲート９１、およびｆ0 とクロック同
期したＡＮＤゲート９２を介して、メモリ読み出し禁止
信号Ｒが生成される。５ビットのレジスタ８９では一度
に１ビットだけが’１’に設定され、ｉ番目のチャネル
からのデータを４つの位相経路の内のどれに向けるべき
かが示される。シフトレジスタがそのような位相シフト
パルスを受信するときは常に、’１’は右方向にシフト
され、選択される位相経路を位相経路Ｐ１から位相経路
Ｐ２に、または位相経路Ｐ２から位相経路Ｐ３に、また
は位相経路Ｐ３から位相経路Ｐ４に変化させる。さらに
図示するようにＯＲゲート９３およびＡＮＤゲート９４
が、シフトレジスタの出力側（Ｐ４側の出力側）とシフ
トレジスタの入力側との間に接続されている。したがっ
て遅延データメモリ８５からの位相シフトパルスがない
場合、セレクタ用制御信号Ｓ１〜Ｓ４は変化しない。シ
フトレジスタの状態位置０は一時的な状態位置である。
位相経路Ｐ４が選択されていた場合、シフトパルスによ
りシフトレジスタ内で’１’は状態位置４から状態位置
０に一時的にシフトされる。シフトレジスタ８９に入力
される次のクロックは、状態位置を状態位置０から状態
位置１に変化させる。次の位相シフトパルス’１’が入
力されるまで、シフトレジスタ８９は状態位置１に’
１’がある状態にある。状態位置が０である場合のクロ
ック期間中には、データはメモリ２８から読み出され
ず、メモリ２８からのデータに対する遅延の長さは１だ
け長くなる。このようにこのメカニズムにより、４つの
ファイン遅延単位時間がラフ遅延単位時間に切り換えら
れる。
【００２２】図４の４つの並列の加算経路で加算された
データは、並列にインターポレート処理−デシメート処
理フィルタ９０の入力側に供給される。フィルタ９０
は、入力データの調整つまりインターポレート処理およ
びデシメート処理を実施する。多相の並列入力の特質に
より、フィルタ９０の有効な入力データレートは、出力
データレートつまり並列の加算経路からの入力データの
どのレートよりも４倍に大きくなる。
データは、並列にインターポレート処理−デシメート処
理フィルタ９０の入力側に供給される。フィルタ９０
は、入力データの調整つまりインターポレート処理およ
びデシメート処理を実施する。多相の並列入力の特質に
より、フィルタ９０の有効な入力データレートは、出力
データレートつまり並列の加算経路からの入力データの
どのレートよりも４倍に大きくなる。
【００２３】例として図５に、３つの近隣の受信チャネ
ルＣＨ１〜ＣＨ３の３つの連続データのサンプル値を、
３つの連続時間間隔ｔ1 、ｔ2 、ｔ3 に対して、図４に
示した４つの位相経路Ｐ１〜Ｐ４の内のそれぞれ別々の
１つに割り当てる状態を示す。図５では元のデータのサ
ンプル値は、Ｘ（１／ｆ0 のレートで生じるＸである）
で示され、零補間を行うための零値のサンプル値は、０
（同様に１／４ｆ0 のレートで元のデータのサンプル値
に挿入される）で示され、水平方向は時間を示す。図示
した３つの並列の受信チャネルに対して、公知のように
各時間期間中にビーム整形器のダイナミックフォーカス
を実現するのに要求される時間遅延は、垂直に描かれた
曲線で示される。このタイミング図からｔ1 の時間間隔
中には、チャネル１に対して１つの元のサンプル値（チ
ャネル１の第２のサンプル値）だけが時間遅延曲線に最
も近く、それはＰ４の位相経路の直後のサンプル値であ
るので、Ｐ４の加算経路が、このサンプル値を受信する
のに最も適していることが明らかである。他の全ての位
相経路Ｐ１〜Ｐ３に対して、零がデータ経路に補間され
る（図４のセレクタ回路およびラッチ回路により補間さ
れる）。時間間隔ｔ1 とｔ2 間の時間期間中に、全ての
４つの並列の加算経路からのデータは、チャネル１から
チャネル２に供給される（図４のセレクタ回路およびラ
ッチ回路により供給される）。時間間隔ｔ2 中に受信チ
ャネル２に対して、元のデータのサンプル値がメモリか
ら読み出され、位相経路Ｐ１を示す並列の加算経路に向
けられる。それはその元のサンプル値が、要求された時
間遅延曲線に最も近いからである。同一の時間（ｔ2 ）
にはチャネル１に対して、いずれかの時間遅延曲線に最
も近い元のサンプル値はない。実際にｔ3 の時間期間中
には元のサンプル値（３番目のサンプル値）は、位相経
路Ｐ１に最も近いことに注意すべきである。したがって
チャネル１に対してｔ2 の時間期間中に全ての４つの位
相経路に零が補間される。この”データの供給がないこ
と”は、シフトレジスタ８９の前述の状態”０”に相当
する。次に時間ｔ2 とｔ3 の間にサンプルデータは、受
信チャネル２から受信チャネル３に供給され、かつ受信
チャネル１から受信チャネル２に供給される。時間ｔ3
中にチャネル１のメモリから読み出された３番目のサン
プル値は、位相経路Ｐ１を示す並列の加算経路に供給さ
れ（前述のとおりである）、チャネル２のメモリから読
み出された２番目のサンプル値は、位相経路Ｐ１を示す
並列の加算経路に供給され、チャネル３のメモリから読
み出された２番目のサンプル値は、位相経路Ｐ４を示す
並列の加算経路に供給される。
ルＣＨ１〜ＣＨ３の３つの連続データのサンプル値を、
３つの連続時間間隔ｔ1 、ｔ2 、ｔ3 に対して、図４に
示した４つの位相経路Ｐ１〜Ｐ４の内のそれぞれ別々の
１つに割り当てる状態を示す。図５では元のデータのサ
ンプル値は、Ｘ（１／ｆ0 のレートで生じるＸである）
で示され、零補間を行うための零値のサンプル値は、０
（同様に１／４ｆ0 のレートで元のデータのサンプル値
に挿入される）で示され、水平方向は時間を示す。図示
した３つの並列の受信チャネルに対して、公知のように
各時間期間中にビーム整形器のダイナミックフォーカス
を実現するのに要求される時間遅延は、垂直に描かれた
曲線で示される。このタイミング図からｔ1 の時間間隔
中には、チャネル１に対して１つの元のサンプル値（チ
ャネル１の第２のサンプル値）だけが時間遅延曲線に最
も近く、それはＰ４の位相経路の直後のサンプル値であ
るので、Ｐ４の加算経路が、このサンプル値を受信する
のに最も適していることが明らかである。他の全ての位
相経路Ｐ１〜Ｐ３に対して、零がデータ経路に補間され
る（図４のセレクタ回路およびラッチ回路により補間さ
れる）。時間間隔ｔ1 とｔ2 間の時間期間中に、全ての
４つの並列の加算経路からのデータは、チャネル１から
チャネル２に供給される（図４のセレクタ回路およびラ
ッチ回路により供給される）。時間間隔ｔ2 中に受信チ
ャネル２に対して、元のデータのサンプル値がメモリか
ら読み出され、位相経路Ｐ１を示す並列の加算経路に向
けられる。それはその元のサンプル値が、要求された時
間遅延曲線に最も近いからである。同一の時間（ｔ2 ）
にはチャネル１に対して、いずれかの時間遅延曲線に最
も近い元のサンプル値はない。実際にｔ3 の時間期間中
には元のサンプル値（３番目のサンプル値）は、位相経
路Ｐ１に最も近いことに注意すべきである。したがって
チャネル１に対してｔ2 の時間期間中に全ての４つの位
相経路に零が補間される。この”データの供給がないこ
と”は、シフトレジスタ８９の前述の状態”０”に相当
する。次に時間ｔ2 とｔ3 の間にサンプルデータは、受
信チャネル２から受信チャネル３に供給され、かつ受信
チャネル１から受信チャネル２に供給される。時間ｔ3
中にチャネル１のメモリから読み出された３番目のサン
プル値は、位相経路Ｐ１を示す並列の加算経路に供給さ
れ（前述のとおりである）、チャネル２のメモリから読
み出された２番目のサンプル値は、位相経路Ｐ１を示す
並列の加算経路に供給され、チャネル３のメモリから読
み出された２番目のサンプル値は、位相経路Ｐ４を示す
並列の加算経路に供給される。
【００２４】本発明の実施例では、短い過渡応答時間と
固有の直線位相のため、インターポレート処理−デシメ
ート処理フィルタ９０に、有限長インパルス応答（ＦＩ
Ｒ）フィルタを用いると有利である。図６に示すＦＩＲ
フィルタは、（４相のシステムに対して）８個のタップ
のローパスフィルタを有し、有利にも対称のインパルス
応答を生じる重み付け係数ａ１、ａ２、ａ３、ａ４；ａ
４、ａ３、ａ２、ａ１を用いて、必要な乗算器２０１、
２０２、２０３、２０４の数を節約する。位相経路Ｐ
１、Ｐ２、Ｐ３、Ｐ４を示す加算経路からの”現時点
の”位相データは、ラッチ２０５、２０６、２０７、２
０８にそれぞれ記憶され、”以前の”位相データを形成
する。加算器２１３、２１２、２１１、２１０により”
以前の”位相データは、位相経路Ｐ４、Ｐ３、Ｐ２、Ｐ
１を示す加算経路に供給される”現時点の”データと適
切に加算され、加算器２１４で乗算器２０１、２０２、
２０３、２０４の出力を加算することにより、最終的な
ビーム整形器の出力のサンプル値が生成される。
固有の直線位相のため、インターポレート処理−デシメ
ート処理フィルタ９０に、有限長インパルス応答（ＦＩ
Ｒ）フィルタを用いると有利である。図６に示すＦＩＲ
フィルタは、（４相のシステムに対して）８個のタップ
のローパスフィルタを有し、有利にも対称のインパルス
応答を生じる重み付け係数ａ１、ａ２、ａ３、ａ４；ａ
４、ａ３、ａ２、ａ１を用いて、必要な乗算器２０１、
２０２、２０３、２０４の数を節約する。位相経路Ｐ
１、Ｐ２、Ｐ３、Ｐ４を示す加算経路からの”現時点
の”位相データは、ラッチ２０５、２０６、２０７、２
０８にそれぞれ記憶され、”以前の”位相データを形成
する。加算器２１３、２１２、２１１、２１０により”
以前の”位相データは、位相経路Ｐ４、Ｐ３、Ｐ２、Ｐ
１を示す加算経路に供給される”現時点の”データと適
切に加算され、加算器２１４で乗算器２０１、２０２、
２０３、２０４の出力を加算することにより、最終的な
ビーム整形器の出力のサンプル値が生成される。
【００２５】インターポレート処理−デシメート処理フ
ィルタをビーム整形器の前後に配設できることが、前述
のようにPridham およびMucci により提案されている。
このフィルタのプレビーム整形の実施には、全てのチャ
ネルにそれ自身のインターポレート処理−デシメート処
理フィルタを設けることが必要である。ポストビーム整
形の実施によりこの問題は解決されるが、非常に高いサ
ンプリング周波数でビーム整形を行わなければならな
い。本発明の原理によると、このフィルタは、ビーム整
形の前後と言うよりもビーム整形の際に実施される。こ
のアプローチによりフィルタを、全体としてビーム整形
器のアーキテクチャにとって最もコストの節約されるも
のにする。フィルタリングおよびデータレートの低減
は、並列の受信チャネルのいくつかの群での一部のビー
ム整形の後で実施される。たとえば並列の受信チャネル
を、２つ、４つ、８つ、、またはそれ以上の群と加算す
ることができる。物理的に、一群のチャネルの一部のビ
ーム整形に用いられる同一の基板上または集積回路（Ｉ
Ｃ）に、そのフィルタを配設することができる。この技
術により、一群のチャネル、回路基板、およびＩＣ間に
必要な相互接続の数および／またはデータレートが低減
される。一群のチャネルの最終的な加算（つまり一部で
ビームを整形すること）を、システムのサンプリングレ
ートで、かつ１つのデータ経路だけを用いて実施するこ
とができる。
ィルタをビーム整形器の前後に配設できることが、前述
のようにPridham およびMucci により提案されている。
このフィルタのプレビーム整形の実施には、全てのチャ
ネルにそれ自身のインターポレート処理−デシメート処
理フィルタを設けることが必要である。ポストビーム整
形の実施によりこの問題は解決されるが、非常に高いサ
ンプリング周波数でビーム整形を行わなければならな
い。本発明の原理によると、このフィルタは、ビーム整
形の前後と言うよりもビーム整形の際に実施される。こ
のアプローチによりフィルタを、全体としてビーム整形
器のアーキテクチャにとって最もコストの節約されるも
のにする。フィルタリングおよびデータレートの低減
は、並列の受信チャネルのいくつかの群での一部のビー
ム整形の後で実施される。たとえば並列の受信チャネル
を、２つ、４つ、８つ、、またはそれ以上の群と加算す
ることができる。物理的に、一群のチャネルの一部のビ
ーム整形に用いられる同一の基板上または集積回路（Ｉ
Ｃ）に、そのフィルタを配設することができる。この技
術により、一群のチャネル、回路基板、およびＩＣ間に
必要な相互接続の数および／またはデータレートが低減
される。一群のチャネルの最終的な加算（つまり一部で
ビームを整形すること）を、システムのサンプリングレ
ートで、かつ１つのデータ経路だけを用いて実施するこ
とができる。
【００２６】図７は受信用ビーム整形器の全体図であ
り、本発明のビーム整形の実施例をより明確に示してい
る。各チャネルで目標からのエコー信号は、プローブの
トランスデューサ素子で受信される。各トランスデュ−
サ素子は、従来の構成のパルサーおよびレシーバ１０２
に接続されている。各トランスデュ−サ素子で発生した
信号は、一様なレートｆ0 、たとえば３６ＭＨｚでＡＤ
Ｃ１０３によりディジタル化される。近隣の並列の受信
チャネル群（たとえば８つの受信チャネル）は、一部の
ビーム整形器１１３を構成するように加算される。従来
技術の方法と対照的に、本発明は、各一部のビーム整形
器１１３に対してインターポレート処理−デシメート処
理フィルタを設けている。全体のビーム整形システムに
対して１つだけのインターポレート処理−デシメート処
理フィルタを用いることもできるが、図示した図面に
は、受信チャネルの各群毎に１つのインターポレート処
理−デシメート処理フィルタを設けており、前記フィル
タにより一部のビーム整形の後のデータレートをサンプ
リング速度ｆ0 に低減する。正確に言うとｆ0 の信号処
理速度が、ビーム整形の前後の両方に用いられるが、ビ
ーム整形器内部では有効なレートは図４に示すようにｆ
0 の４倍である。ハードウェアの観点から、これは非常
に有利な構成である。それは高く有効な信号レートで単
一の回路基板で実施され、または単一の集積回路で実施
することができるからであり、システムの相互接続の数
および複雑さを低減する。各並列のビーム整形器１１３
からの信号は、加算器１１４（ｆ0 で動作する）を用い
て直列に加算され、最終的なビームを整形する。直列の
加算器１１４によるデータ遅延を考慮するために、メモ
リ２４〜２７の出力側で設定された遅延値は、補償のた
めに加算される付加遅延を含む。最後の加算器１１４か
らのビーム信号は、ディテクタ１０７に送出される。
Ｄ．Ｓ．Ｃ１２８は、この信号のディジタルスキャンコ
ンバート処理を実施し、ディスプレイ１０９で再生する
ためにビデオ信号に変換する。
り、本発明のビーム整形の実施例をより明確に示してい
る。各チャネルで目標からのエコー信号は、プローブの
トランスデューサ素子で受信される。各トランスデュ−
サ素子は、従来の構成のパルサーおよびレシーバ１０２
に接続されている。各トランスデュ−サ素子で発生した
信号は、一様なレートｆ0 、たとえば３６ＭＨｚでＡＤ
Ｃ１０３によりディジタル化される。近隣の並列の受信
チャネル群（たとえば８つの受信チャネル）は、一部の
ビーム整形器１１３を構成するように加算される。従来
技術の方法と対照的に、本発明は、各一部のビーム整形
器１１３に対してインターポレート処理−デシメート処
理フィルタを設けている。全体のビーム整形システムに
対して１つだけのインターポレート処理−デシメート処
理フィルタを用いることもできるが、図示した図面に
は、受信チャネルの各群毎に１つのインターポレート処
理−デシメート処理フィルタを設けており、前記フィル
タにより一部のビーム整形の後のデータレートをサンプ
リング速度ｆ0 に低減する。正確に言うとｆ0 の信号処
理速度が、ビーム整形の前後の両方に用いられるが、ビ
ーム整形器内部では有効なレートは図４に示すようにｆ
0 の４倍である。ハードウェアの観点から、これは非常
に有利な構成である。それは高く有効な信号レートで単
一の回路基板で実施され、または単一の集積回路で実施
することができるからであり、システムの相互接続の数
および複雑さを低減する。各並列のビーム整形器１１３
からの信号は、加算器１１４（ｆ0 で動作する）を用い
て直列に加算され、最終的なビームを整形する。直列の
加算器１１４によるデータ遅延を考慮するために、メモ
リ２４〜２７の出力側で設定された遅延値は、補償のた
めに加算される付加遅延を含む。最後の加算器１１４か
らのビーム信号は、ディテクタ１０７に送出される。
Ｄ．Ｓ．Ｃ１２８は、この信号のディジタルスキャンコ
ンバート処理を実施し、ディスプレイ１０９で再生する
ためにビデオ信号に変換する。
【００２７】２つの異なるビーム線路に対するデータの
並列のビーム整形を行うために、図８に図１の従来のビ
ーム整形器の回路を修正した回路を示し、前記ビーム線
路は、図中で”ビーム線路１”およびビーム線路２”と
示されている。図１のとおり回路は、トランスデューサ
Ｔ１〜Ｔ４からの信号を処理する４つの受信チャネルを
有し、これらの４つの受信チャネルはそれぞれ”２”
〜”５”とラベリングされている。チャネル２のデータ
信号は、増幅器１４を介して増幅され、アナログ−ディ
ジタル（Ａ／Ｄ）コンバータ２０でディジタル化された
後、記憶およびそれ以上の時間遅延処理のためにメモリ
２４に供給される。類似の増幅器１５、１６、１７、Ａ
／Ｄコンバータ（ＡＤＣ）２１、２２、２３、およびメ
モリ２５、２６、２７は、それぞれ他の受信チャネル
３、４、５のものである。
並列のビーム整形を行うために、図８に図１の従来のビ
ーム整形器の回路を修正した回路を示し、前記ビーム線
路は、図中で”ビーム線路１”およびビーム線路２”と
示されている。図１のとおり回路は、トランスデューサ
Ｔ１〜Ｔ４からの信号を処理する４つの受信チャネルを
有し、これらの４つの受信チャネルはそれぞれ”２”
〜”５”とラベリングされている。チャネル２のデータ
信号は、増幅器１４を介して増幅され、アナログ−ディ
ジタル（Ａ／Ｄ）コンバータ２０でディジタル化された
後、記憶およびそれ以上の時間遅延処理のためにメモリ
２４に供給される。類似の増幅器１５、１６、１７、Ａ
／Ｄコンバータ（ＡＤＣ）２１、２２、２３、およびメ
モリ２５、２６、２７は、それぞれ他の受信チャネル
３、４、５のものである。
【００２８】メモリ２４からのデータの時間遅延した読
み出しは、制御信号線８０１、８０２を介して図８のダ
イナミックフォーカス用コントローラ８００により制御
される。遅延データは、それぞれデータチャネル２４
１、２４２を介して加算器３０、３０´に供給される。
より詳細には、制御信号線８０１のダイナミックフォー
カス用コントローラ８００からの信号は、加算器３０へ
のデータの読み出しを制御し、その際に制御信号線８０
２の信号は、加算器３０´へのデータの読み出しを制御
する。同様にダイナミックフォーカス用コントローラ８
００は、制御信号線８１１、８１２を介してメモリ２５
のデータの読み出しと、制御信号線８２１、８２２を介
してメモリ２６のデータの読み出しと、制御信号線８３
１、８３２を介してメモリ２７のデータの読み出しとを
制御する。メモリ２５からのデータは、データチャネル
２５１、２５２を介して加算器３１、３１´に供給さ
れ、メモリ２６からのデータは、データチャネル２６
１、２６２を介して加算器３２、３２´に供給され、メ
モリ２７からのデータは、データチャネル２７１、２７
２を介して加算器３３、３３´にそれぞれ供給される。
４つの加算器３０、３１、３２、３３は、前述のように
ビーム線路１に対してデータを加算し、ラッチ３４、３
５、３６、３７を介してディテクタ６に供給する。同様
に４つの加算器３０´、３１´、３２´、３３´は、ビ
ーム線路２に対してデータを加算し、ラッチ３４´、３
５´、３６´、３７´を介してディテクタ６´に供給す
る。ディテクタ６、６´は、ディスプレイ９に適切なフ
ォーマットに変換するためのディジタルスキャンコンバ
ータ（ＤＳＣ）に、ビーム整形されたデータを送信す
る。
み出しは、制御信号線８０１、８０２を介して図８のダ
イナミックフォーカス用コントローラ８００により制御
される。遅延データは、それぞれデータチャネル２４
１、２４２を介して加算器３０、３０´に供給される。
より詳細には、制御信号線８０１のダイナミックフォー
カス用コントローラ８００からの信号は、加算器３０へ
のデータの読み出しを制御し、その際に制御信号線８０
２の信号は、加算器３０´へのデータの読み出しを制御
する。同様にダイナミックフォーカス用コントローラ８
００は、制御信号線８１１、８１２を介してメモリ２５
のデータの読み出しと、制御信号線８２１、８２２を介
してメモリ２６のデータの読み出しと、制御信号線８３
１、８３２を介してメモリ２７のデータの読み出しとを
制御する。メモリ２５からのデータは、データチャネル
２５１、２５２を介して加算器３１、３１´に供給さ
れ、メモリ２６からのデータは、データチャネル２６
１、２６２を介して加算器３２、３２´に供給され、メ
モリ２７からのデータは、データチャネル２７１、２７
２を介して加算器３３、３３´にそれぞれ供給される。
４つの加算器３０、３１、３２、３３は、前述のように
ビーム線路１に対してデータを加算し、ラッチ３４、３
５、３６、３７を介してディテクタ６に供給する。同様
に４つの加算器３０´、３１´、３２´、３３´は、ビ
ーム線路２に対してデータを加算し、ラッチ３４´、３
５´、３６´、３７´を介してディテクタ６´に供給す
る。ディテクタ６、６´は、ディスプレイ９に適切なフ
ォーマットに変換するためのディジタルスキャンコンバ
ータ（ＤＳＣ）に、ビーム整形されたデータを送信す
る。
【００２９】各チャネルでのデータ読み出しのための時
間遅延制御は、好適にもメモリ２４、２５、２６、２７
に対するリードランダムアクセス機能を有する順次記憶
装置を利用することにより実施される。たとえばメモリ
２４は、信号データのそれぞれの増分が、１つのロケー
ションを占めるような一連のロケーションを持つ。所定
のシステムクロックパルスでデータの増分は、Ａ／Ｄコ
ンバータ２０からメモリ２４に書き込まれ、引き続くロ
ケーションに記憶される。ダイナミックフォーカス用コ
ントローラ８００は、読み出しアドレスを制御すること
により、メモリ２４に記憶されたデータのそれぞれの増
分に対する遅延時間を制御する。たとえば書き込みアド
レスが２０であり、読み出しアドレスが１０であると、
メモリ２４に記憶されたデータに対して１０クロックサ
イクル分の時間遅延が生じる（各リード動作およびライ
ト動作は、各クロックパルスで次の大きなアドレスに移
行するものとする）。
間遅延制御は、好適にもメモリ２４、２５、２６、２７
に対するリードランダムアクセス機能を有する順次記憶
装置を利用することにより実施される。たとえばメモリ
２４は、信号データのそれぞれの増分が、１つのロケー
ションを占めるような一連のロケーションを持つ。所定
のシステムクロックパルスでデータの増分は、Ａ／Ｄコ
ンバータ２０からメモリ２４に書き込まれ、引き続くロ
ケーションに記憶される。ダイナミックフォーカス用コ
ントローラ８００は、読み出しアドレスを制御すること
により、メモリ２４に記憶されたデータのそれぞれの増
分に対する遅延時間を制御する。たとえば書き込みアド
レスが２０であり、読み出しアドレスが１０であると、
メモリ２４に記憶されたデータに対して１０クロックサ
イクル分の時間遅延が生じる（各リード動作およびライ
ト動作は、各クロックパルスで次の大きなアドレスに移
行するものとする）。
【００３０】一度に２つのビームを整形するために、各
データの増分に対して２つの遅延時間が必要になる。本
発明の好適な実施例ではこのことは、図８のメモリ２４
に対して図９に示した回路により達成される。図９は順
次接続のＦＩＦＯメモリを利用しており、リードアドレ
スおよびライトアドレスを除くデータは、各クロックパ
ルスで１つの位置だけシフトされる。現代のＦＩＦＯメ
モリは一般に、クロック駆動型アドレスロジックを持つ
ＲＡＭメモリから製造される。２つのビームに対するデ
ータは、長いＦＩＦＯメモリ８０４および２つの短いＦ
ＩＦＯメモリ８０５、８０６により処理される。図８の
ＡＤＣ２０からのデータは、長いＦＩＦＯメモリ８０４
に書き込まれる。図９に示すようにデータは、ＦＩＦＯ
メモリ８０４から読み出され、短いＦＩＦＯメモリ８０
５、８０６の両方に書き込まれる。短いＦＩＦＯメモリ
８０５からのデータは、データチャネル２４１に読み出
され、短いＦＩＦＯメモリ８０６からのデータは、デー
タチャネル２４２に読み出される。長いＦＩＦＯメモリ
８０４および短いＦＩＦＯメモリ８０５、８０６から選
択される読み出しデータは、制御信号線８０１、８０２
を介するダイナミックフォーカス用コントローラ８００
からの制御信号に応答して、ディテクタ８０３からの読
み出しクロック信号により決定される。
データの増分に対して２つの遅延時間が必要になる。本
発明の好適な実施例ではこのことは、図８のメモリ２４
に対して図９に示した回路により達成される。図９は順
次接続のＦＩＦＯメモリを利用しており、リードアドレ
スおよびライトアドレスを除くデータは、各クロックパ
ルスで１つの位置だけシフトされる。現代のＦＩＦＯメ
モリは一般に、クロック駆動型アドレスロジックを持つ
ＲＡＭメモリから製造される。２つのビームに対するデ
ータは、長いＦＩＦＯメモリ８０４および２つの短いＦ
ＩＦＯメモリ８０５、８０６により処理される。図８の
ＡＤＣ２０からのデータは、長いＦＩＦＯメモリ８０４
に書き込まれる。図９に示すようにデータは、ＦＩＦＯ
メモリ８０４から読み出され、短いＦＩＦＯメモリ８０
５、８０６の両方に書き込まれる。短いＦＩＦＯメモリ
８０５からのデータは、データチャネル２４１に読み出
され、短いＦＩＦＯメモリ８０６からのデータは、デー
タチャネル２４２に読み出される。長いＦＩＦＯメモリ
８０４および短いＦＩＦＯメモリ８０５、８０６から選
択される読み出しデータは、制御信号線８０１、８０２
を介するダイナミックフォーカス用コントローラ８００
からの制御信号に応答して、ディテクタ８０３からの読
み出しクロック信号により決定される。
【００３１】この実施例は、２つのスキャンビーム線路
が近隣にあるので、２つのビーム間の相対時間遅延が小
さいということを利用している。図９の実施例では、デ
ータの増分に対する遅延時間は、長い遅延と短い遅延と
に分割される。長い遅延時間は、共通の長いＦＩＦＯメ
モリ８０４により生じ、短い遅延時間は短いＦＩＦＯメ
モリ８０５、８０６により生ずる。したがってビーム線
路１のデータの増分に対する全体の遅延時間は、長いＦ
ＩＦＯメモリ８０４に対する遅延と短いＦＩＦＯメモリ
８０５に対する遅延との合計である。同様にビーム線路
２のデータの増分に対する遅延は、長いＦＩＦＯメモリ
８０４に対する遅延と短いＦＩＦＯメモリ８０６に対す
る遅延との合計である。たとえばビーム線路１に対する
データを１３２クロックサイクルだけ遅延させ、ビーム
線路２に対するデータには１３５クロックサイクルの遅
延が必要であるとする。ダイナミックフォーカス用コン
トローラ８００を、長いＦＩＦＯメモリ８０４に対して
１２８クロックサイクルの遅延が生ずるようにプログラ
ムする。短いＦＩＦＯ１の遅延は４クロックサイクルで
あり、短いＦＩＦＯ２の遅延は、７クロックサイクルで
ある。
が近隣にあるので、２つのビーム間の相対時間遅延が小
さいということを利用している。図９の実施例では、デ
ータの増分に対する遅延時間は、長い遅延と短い遅延と
に分割される。長い遅延時間は、共通の長いＦＩＦＯメ
モリ８０４により生じ、短い遅延時間は短いＦＩＦＯメ
モリ８０５、８０６により生ずる。したがってビーム線
路１のデータの増分に対する全体の遅延時間は、長いＦ
ＩＦＯメモリ８０４に対する遅延と短いＦＩＦＯメモリ
８０５に対する遅延との合計である。同様にビーム線路
２のデータの増分に対する遅延は、長いＦＩＦＯメモリ
８０４に対する遅延と短いＦＩＦＯメモリ８０６に対す
る遅延との合計である。たとえばビーム線路１に対する
データを１３２クロックサイクルだけ遅延させ、ビーム
線路２に対するデータには１３５クロックサイクルの遅
延が必要であるとする。ダイナミックフォーカス用コン
トローラ８００を、長いＦＩＦＯメモリ８０４に対して
１２８クロックサイクルの遅延が生ずるようにプログラ
ムする。短いＦＩＦＯ１の遅延は４クロックサイクルで
あり、短いＦＩＦＯ２の遅延は、７クロックサイクルで
ある。
【００３２】同様にダイナミックフォーカス用コントロ
ーラ８００は、他の各受信チャネル３〜５からのリード
動作を、各チャネルの適切な時間遅延で指示し、ビーム
線路２にこのビームを整形する。簡単に言うと受信チャ
ネル２〜５からのメモリ２４〜２７の信号データは、ビ
ーム線路１、２の両方にビームを整形するように並列に
利用される。全ての受信チャネルからのデータは、ディ
テクタ６、６´により処理され、両方のスキャンビーム
線路に沿ったエコーから画像を表示する出力信号を形成
する。
ーラ８００は、他の各受信チャネル３〜５からのリード
動作を、各チャネルの適切な時間遅延で指示し、ビーム
線路２にこのビームを整形する。簡単に言うと受信チャ
ネル２〜５からのメモリ２４〜２７の信号データは、ビ
ーム線路１、２の両方にビームを整形するように並列に
利用される。全ての受信チャネルからのデータは、ディ
テクタ６、６´により処理され、両方のスキャンビーム
線路に沿ったエコーから画像を表示する出力信号を形成
する。
【００３３】図８は２つのスキャンビーム線路に対する
遅延回路を示すが、図から別の並列回路構成、つまり短
いＦＩＦＯメモリ、加算器、フィルタ等を付加すること
により、同様にして当業者が付加的なスキャンビーム線
路に対する信号を処理することができることは明らかで
ある。同時に処理できる受信チャネルの数は、電気回路
によってと言うよりもむしろビーム整形器のフォーカス
構造の角度応答性により制限される。同時に処理される
スキャンビーム線路の全ては、一連の近隣のビーム線路
であるので、それらの間の相対遅延は少量だけ異なるだ
けであり、各受信チャネルには複数のＦＩＦＯメモリが
必要になるだけである。ここに開示した構成は非常に少
ないハードウェアしか必要としないので、各ビーム線路
のデータに対するフルサイズの長いＦＩＦＯメモリを有
するメモリと比較して、この実施例は大きく改善された
ものである。
遅延回路を示すが、図から別の並列回路構成、つまり短
いＦＩＦＯメモリ、加算器、フィルタ等を付加すること
により、同様にして当業者が付加的なスキャンビーム線
路に対する信号を処理することができることは明らかで
ある。同時に処理できる受信チャネルの数は、電気回路
によってと言うよりもむしろビーム整形器のフォーカス
構造の角度応答性により制限される。同時に処理される
スキャンビーム線路の全ては、一連の近隣のビーム線路
であるので、それらの間の相対遅延は少量だけ異なるだ
けであり、各受信チャネルには複数のＦＩＦＯメモリが
必要になるだけである。ここに開示した構成は非常に少
ないハードウェアしか必要としないので、各ビーム線路
のデータに対するフルサイズの長いＦＩＦＯメモリを有
するメモリと比較して、この実施例は大きく改善された
ものである。
【００３４】図９に図示した前述のメモリに替えて用い
ることのできる他のデータ記憶構成がある。たとえば図
１０に、長いＦＩＦＯメモリ８０４および短いＦＩＦＯ
メモリ８０５を用いるメモリ２４の別の構成を示す。双
方のＦＩＦＯメモリは、デコーダ８０３からの読み出し
クロック信号により制御される。長いＦＩＦＯメモリ８
０４と短いＦＩＦＯメモリ８０５の両方からの遅延信号
は、クロスバスイッチ８０７に供給され、前記クロスバ
スイッチ８０７もデコーダ８０３からの信号により制御
される。クロスバスイッチにより、遅延信号をデータチ
ャネル２４１または２４２のどちらかに送信することが
できる。本発明のこの実施例では、長いＦＩＦＯメモリ
は、１つのスキャンビーム線路に対する信号の時間遅延
を決定し、短いＦＩＦＯメモリは、２つのビーム線路間
の遅延差を供給する。クロスバスイッチによりシステム
は、長いＦＩＦＯメモリから短時間遅延した信号を、必
要に応じてビーム線路のどちらか１つに供給することが
できる。
ることのできる他のデータ記憶構成がある。たとえば図
１０に、長いＦＩＦＯメモリ８０４および短いＦＩＦＯ
メモリ８０５を用いるメモリ２４の別の構成を示す。双
方のＦＩＦＯメモリは、デコーダ８０３からの読み出し
クロック信号により制御される。長いＦＩＦＯメモリ８
０４と短いＦＩＦＯメモリ８０５の両方からの遅延信号
は、クロスバスイッチ８０７に供給され、前記クロスバ
スイッチ８０７もデコーダ８０３からの信号により制御
される。クロスバスイッチにより、遅延信号をデータチ
ャネル２４１または２４２のどちらかに送信することが
できる。本発明のこの実施例では、長いＦＩＦＯメモリ
は、１つのスキャンビーム線路に対する信号の時間遅延
を決定し、短いＦＩＦＯメモリは、２つのビーム線路間
の遅延差を供給する。クロスバスイッチによりシステム
は、長いＦＩＦＯメモリから短時間遅延した信号を、必
要に応じてビーム線路のどちらか１つに供給することが
できる。
【００３５】さらに本発明の図１１に示した別の実施例
では、メモリ２４は３ポートＲＡＭ８０９であり、１つ
のポートはＡＤＣ２０からの書き込みポートであり、他
のポートはデータチャネル２４１、２４２への読み出し
ポートである。ダイナミックフォーカス用コントローラ
８００は、制御信号線８０１、８０２を介して読み出し
信号をアドレスジェネレータ８０８に送出し、前記アド
レスジェネレータ８０８は、２つのビーム線路に対して
データが読み出されるＲＡＭ８０９のロケーションを決
定する。この実施例は２つのビーム線路に対して図示さ
れているが、カスコード接続された付加的な３ポートＲ
ＡＭのメモリを設けることにより付加的なビーム線路に
適応させることができる。
では、メモリ２４は３ポートＲＡＭ８０９であり、１つ
のポートはＡＤＣ２０からの書き込みポートであり、他
のポートはデータチャネル２４１、２４２への読み出し
ポートである。ダイナミックフォーカス用コントローラ
８００は、制御信号線８０１、８０２を介して読み出し
信号をアドレスジェネレータ８０８に送出し、前記アド
レスジェネレータ８０８は、２つのビーム線路に対して
データが読み出されるＲＡＭ８０９のロケーションを決
定する。この実施例は２つのビーム線路に対して図示さ
れているが、カスコード接続された付加的な３ポートＲ
ＡＭのメモリを設けることにより付加的なビーム線路に
適応させることができる。
【００３６】さらに図８に、単一のデータ加算経路のラ
ッチ３４〜３７を介してメモリ内容を加算することによ
り、ビーム線路１でビームを整形する一群の加算器とし
て、加算器３０〜３３を示す。ビーム線路２に対する類
似のデータ加算経路を図８に示す。双方のビーム線路に
対して、今まで説明してきた多相加算経路構成を利用し
て、データ処理の全体の有効なレートを最大にすること
は有利である。
ッチ３４〜３７を介してメモリ内容を加算することによ
り、ビーム線路１でビームを整形する一群の加算器とし
て、加算器３０〜３３を示す。ビーム線路２に対する類
似のデータ加算経路を図８に示す。双方のビーム線路に
対して、今まで説明してきた多相加算経路構成を利用し
て、データ処理の全体の有効なレートを最大にすること
は有利である。
【００３７】
【発明の効果】別個のスキャンビーム線路の信号を同時
に処理する前述のタイミングシステムにより、さらに有
効な信号処理レートの事実上の増加が達成される。従来
の超音波ビーム整形器のシステムでは、１つ以上の音響
パルスが患者の体に送出され、所定のスキャンビーム線
路からの集中したエコー信号が、ディスプレイ信号デー
タを生成するために処理される。検査での全体のフィー
ルドが影像化されてフレームを構成するまで、全体のプ
ロセスは、次のスキャンビーム線路等で繰り返される。
したがって有効なフレームレートは、送出されるパルス
レートにより制限される。一度に複数のスキャンビーム
線路信号を処理することにより、つまり各受信チャネル
からの信号を用いて、信号に作用する別個のスキャンビ
ーム線路からのエコーに対して画像情報を抽出すること
により、本システムはこの制限を克服する。
に処理する前述のタイミングシステムにより、さらに有
効な信号処理レートの事実上の増加が達成される。従来
の超音波ビーム整形器のシステムでは、１つ以上の音響
パルスが患者の体に送出され、所定のスキャンビーム線
路からの集中したエコー信号が、ディスプレイ信号デー
タを生成するために処理される。検査での全体のフィー
ルドが影像化されてフレームを構成するまで、全体のプ
ロセスは、次のスキャンビーム線路等で繰り返される。
したがって有効なフレームレートは、送出されるパルス
レートにより制限される。一度に複数のスキャンビーム
線路信号を処理することにより、つまり各受信チャネル
からの信号を用いて、信号に作用する別個のスキャンビ
ーム線路からのエコーに対して画像情報を抽出すること
により、本システムはこの制限を克服する。
【００３８】このように新しいビーム整形の方法および
装置を示しかつ説明してきたが、それは求められる全て
の目的と利点を満足するものである。しかし当業者にと
って、好適な実施例を記載した本明細書および添付図面
を検討した後で、本発明のたくさんの変化、修正、変
更、他の利用および応用が明らかになる。たとえば４つ
未満のデータ加算経路または４つより多くのデータ加算
経路を用いることができ、遅延時間コントローラ８０
を、様々な別の技術を用いて実現することができる。本
発明の要旨および範囲から逸脱することのない全てのそ
のような変化、修正、変更、他の利用および応用は、ク
レームによって制限される本発明によりカバーされるも
のと考えられる。
装置を示しかつ説明してきたが、それは求められる全て
の目的と利点を満足するものである。しかし当業者にと
って、好適な実施例を記載した本明細書および添付図面
を検討した後で、本発明のたくさんの変化、修正、変
更、他の利用および応用が明らかになる。たとえば４つ
未満のデータ加算経路または４つより多くのデータ加算
経路を用いることができ、遅延時間コントローラ８０
を、様々な別の技術を用いて実現することができる。本
発明の要旨および範囲から逸脱することのない全てのそ
のような変化、修正、変更、他の利用および応用は、ク
レームによって制限される本発明によりカバーされるも
のと考えられる。
【図１】従来技術により超音波画像装置を構成する機能
ブロック図であり、ディジタルのビーム整形器、および
各受信チャネルからのデータのサンプル値の直列の加算
経路を有している。
ブロック図であり、ディジタルのビーム整形器、および
各受信チャネルからのデータのサンプル値の直列の加算
経路を有している。
【図２】組込み型検査回路を含むように修正した図１の
ディジタルのビーム整形器でのデータの直列の加算経路
を構成する機能ブロック図である。
ディジタルのビーム整形器でのデータの直列の加算経路
を構成する機能ブロック図である。
【図３】ディジタルのビーム整形器のための新しい多相
の並列処理技術を用いた機能ブロック図であり、図１の
実施例と比較すると、ビーム整形の精度を２倍にする新
しい装置である。
の並列処理技術を用いた機能ブロック図であり、図１の
実施例と比較すると、ビーム整形の精度を２倍にする新
しい装置である。
【図４】図３に示したように構成したディジタルのビー
ム整形器のための新しいダイナミック遅延時間コントロ
ーラの詳細なブロック図であり、４相のデータと４つの
並列の加算経路を有する。
ム整形器のための新しいダイナミック遅延時間コントロ
ーラの詳細なブロック図であり、４相のデータと４つの
並列の加算経路を有する。
【図５】ビーム整形を実現するために、３つの近隣の受
信チャネルに対する連続するＮ個のデータのサンプル値
を、図４に示した４相の加算経路に割り当てる線図であ
る。
信チャネルに対する連続するＮ個のデータのサンプル値
を、図４に示した４相の加算経路に割り当てる線図であ
る。
【図６】本発明の原理により構成したＦＩＲフィルタの
詳細なブロック図であり、図４に示したディジタルのビ
ーム整形器のためのデータのサンプル値の調整、インタ
ーポレート処理、およびデシメート処理に用いられる。
詳細なブロック図であり、図４に示したディジタルのビ
ーム整形器のためのデータのサンプル値の調整、インタ
ーポレート処理、およびデシメート処理に用いられる。
【図７】一部のビーム整形器と、各一部のビーム整形器
からの信号のサンプル値の直列の加算経路とから構成さ
れる本発明の別の実施例により構成されたディジタルの
ビーム整形器のブロック図である。
からの信号のサンプル値の直列の加算経路とから構成さ
れる本発明の別の実施例により構成されたディジタルの
ビーム整形器のブロック図である。
【図８】異なる受信チャネルからの信号データを、異な
るスキャンビーム線路に対してビーム整形されたデータ
にする並列のビーム整形を設けるように図１の回路を修
正したブロック図である。
るスキャンビーム線路に対してビーム整形されたデータ
にする並列のビーム整形を設けるように図１の回路を修
正したブロック図である。
【図９】図８に示した１つの受信チャネルのメモリ２４
の構成のブロック図である。
の構成のブロック図である。
【図１０】図９に示した１つの受信チャネルのメモリ２
４の構成の別の実施例のブロック図である。
４の構成の別の実施例のブロック図である。
【図１１】図９に示した１つの受信チャネルのメモリ２
４の構成の別の実施例のブロック図である。
４の構成の別の実施例のブロック図である。
Ｔ１ トランスデューサ素子 Ｔ２ トランスデューサ素子 Ｔ３ トランスデューサ素子 Ｔ４ トランスデューサ素子 Ｐ１ 位相経路 Ｐ２ 位相経路 Ｐ３ 位相経路 Ｐ４ 位相経路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リン シン ヤオ アメリカ合衆国 ワシントン ベルヴュー ワンハンドレッドアンドフォーティフィ フス アヴェニュー ノース イースト 404 (72)発明者 ゾラン バンジャニン アメリカ合衆国 ワシントン レントン ワンハンドレッドアンドトウェンティーセ ヴンス アヴェニュー サウス イースト 7913
Claims (21)
- 【請求項１】 複数の並列の受信チャネル手段と、それ
ぞれの並列の受信チャネルに対する複数の加算器と、複
数のディテクタと、制御手段とを有し、 前記複数の並列の受信チャネル手段により、複数のスキ
ャンビーム線路からの超音波エコー信号を検出し、それ
に応答してそれぞれ複数のディジタルのサンプル信号を
生成し、 前記各並列の受信チャネルは、前記受信チャネルと通信
するメモリを有し、前記各メモリは、シーケンシャルに
前記ディジタルのサンプル信号を受信して記憶し、 各前記メモリは前記加算器と通信し、制御信号に応答し
て前記ディジタルのサンプル信号を前記加算器に送出
し、各前記加算器はさらに、それぞれの他の並列の受信
チャネルの対応する加算器とシーケンシャルに通信し、
対応する加算器は、所定のスキャンビーム線路に対して
ディジタルのサンプル信号を処理する一群の加算器を構
成し、 前記各ディテクタは、前記対応する加算器群の内の１つ
と通信してデータを受信し、前記各ディテクタはさら
に、前記対応する加算器群の内の各１つから受信された
ディジタルのサンプル信号をフィルタリングしてビーム
整形器の信号を生成し、 前記制御手段は、前記メモリおよび前記加算器と通信し
て前記制御信号を供給し、各前記ディテクタは、前記複
数のスキャンビーム線路の内の１つに沿って集中したビ
ーム整形器の信号を生成することを特徴とするビーム整
形器。 - 【請求項２】 前記各加算器は、複数の加算経路を介し
て他の受信チャネルの前記対応する加算器と通信する請
求項１記載のビーム整形器。 - 【請求項３】 前記各加算器は、各ディジタルのサンプ
ル信号を加算器の内容と加算し、その結果得られたデー
タを当該のシーケンス（順番）で次の加算器に送出する
請求項１記載のビーム整形器。 - 【請求項４】 前記各メモリは、読み出し手段を備えた
ＦＩＦＯ記憶装置を有し、前記メモリからのデータは、
前記制御信号により決定された前記メモリの選択可能な
ロケーションから、前記加算器の内の１つに送出される
請求項１記載のビーム整形器。 - 【請求項５】 前記各加算器は、複数の加算経路を介し
て前記対応する加算器と通信する請求項４記載のビーム
整形器。 - 【請求項６】 前記各加算器は、各ディジタルのサンプ
ル信号を加算器の内容と加算し、その結果得られたデー
タを当該のシーケンス（順番）で次の加算器に送出する
請求項４記載のビーム整形器。 - 【請求項７】 前記ＦＩＦＯ記憶装置から前記加算器へ
のデータ伝送のタイミングは、前記制御手段により制御
され、それぞれの複数のディジタルのサンプル信号に対
して、前記フィルタは複数のビーム整形器の信号を生成
し、各ビーム整形器の信号は、前記複数のスキャンビー
ム線路の内の１つに沿って集中され、前記ビーム整形器
は、並列処理することにより複数のスキャンビーム線路
に対するビーム整形器の信号を生成する請求項４記載の
ビーム整形器。 - 【請求項８】 前記各加算器は、複数の加算経路を介し
て前記対応する加算器と通信する請求項７記載のビーム
整形器。 - 【請求項９】 前記各加算器は、各ディジタルのサンプ
ル信号を加算器の内容と加算し、その結果得られたデー
タを当該のシーケンス（順番）で次の加算器に送出する
請求項７記載のビーム整形器。 - 【請求項１０】 前記スキャンビーム線路は、一群の近
隣のスキャンビーム線路を形成し、前記各ＦＩＦＯ記憶
装置は、長いＦＩＦＯメモリと複数の短いＦＩＦＯメモ
リとを有し、 前記長いＦＩＦＯメモリにより、前記ディジタルのサン
プル信号をシーケンシャルに受信し前記ディジタルのサ
ンプル信号に長いタイミング遅延を生じさせ、 前記複数の短いＦＩＦＯメモリにより、前記長いＦＩＦ
Ｏメモリから、長く遅延したディジタルのサンプル信号
を受信し、前記ディジタルのサンプル信号に短いタイミ
ング遅延を生じさせ、前記各短いＦＩＦＯメモリは、前
記加算器の内の１つと通信し、前記短く遅延されたディ
ジタルのサンプル信号を前記加算器に送出し、 前記長いＦＩＦＯメモリおよび前記短いＦＩＦＯメモリ
からの信号の読み出しは、前記制御手段からの制御信号
によって制御される請求項７記載のビーム整形器。 - 【請求項１１】 前記各加算器は、複数の加算経路を介
して前記対応する加算器と通信する請求項１０記載のビ
ーム整形器。 - 【請求項１２】 前記各加算器は、各ディジタルのサン
プル信号を加算器の内容と加算し、その結果得られたデ
ータを当該のシーケンス（順番）で次の加算器に送出す
る請求項１０記載のビーム整形器。 - 【請求項１３】 前記各メモリは、１つの書き込みポー
トと複数の読み出しポートとを備えたマルチポートのラ
ンダムアクセスメモリを有する請求項１記載のビーム整
形器。 - 【請求項１４】 前記各加算器は、複数の加算経路を介
して前記対応する加算器と通信する請求項１３記載のビ
ーム整形器。 - 【請求項１５】 前記各加算器は、各ディジタルのサン
プル信号を加算器の内容と加算し、その結果得られたデ
ータを当該のシーケンス（順番）で次の加算器に送出す
る請求項１３記載のビーム整形器。 - 【請求項１６】 複数のスキャンビーム線路からの超音
波のエコー信号の検出に応答して、複数の受信チャネル
からディジタルのサンプル信号を受信し、前記複数のス
キャンビーム線路に対するビーム整形器の信号を同時に
生成する方法において、前記方法は以下のステップつま
り、 前記各受信チャネルからのディジタルのサンプル信号
を、一連のロケーションを有するメモリに送出し、前記
各メモリは前記ロケーションで、前記ディジタルのサン
プル信号をシーケンシャルに受信して記憶するステップ
と、 各メモリから前記メモリと通信する複数の加算器の内の
１つに読み出し、前記各加算器は、他の各受信チャネル
の加算器と遣り取りしてシーケンシャルに通信し、対応
する加算器は、前記スキャンビーム線路の内の１つに対
する信号を処理する一群の加算器を形成するステップ
と、 前記信号を、他の受信チャネルの対応する加算器からの
信号と加算するステップと、 各スキャンビーム線路と対応する全ての加算器からの加
算された信号をフィルタリングし、前記各スキャンビー
ム線路に対するビーム整形信号を生成するステップとを
有することを特徴とするビーム整形器の信号を生成する
方法。 - 【請求項１７】 前記信号を、他の受信チャネルの対応
する加算器からの信号と加算するステップは、複数の加
算経路を介して信号を加算するステップを含む請求項１
６記載の方法。 - 【請求項１８】 各メモリからディジタルのサンプル信
号を読み出すステップは、さらに、前記各信号の時間遅
延が効果的に生じるように制御される前記メモリのロケ
ーションから、前記ディジタルのサンプル信号を読み出
すステップを含み、前記スキャンビーム線路の内の１つ
に対する前記ビーム整形器の信号が、前記対応する加算
器群を用いての並列処理により生成される請求項１６記
載の方法。 - 【請求項１９】 前記信号を、他の受信チャネルの対応
する加算器からの信号と加算するステップは、複数の加
算経路を介して信号を加算するステップを含む請求項１
８記載の方法。 - 【請求項２０】 前記メモリのロケーションからディジ
タルのサンプル信号を読み出すステップは、以下のステ
ップつまり、 前記各信号の長い時間遅延が、効果的に生じるように制
御される長いＦＩＦＯメモリのロケーションから、前記
ディジタルのサンプル信号を読み出すステップと、 前記長いＦＩＦＯメモリからの前記各ディジタルのサン
プル信号を、複数の短いＦＩＦＯメモリに書き込み、前
記各短いＦＩＦＯメモリは、前記加算器の内の１つと通
信するステップと、 前記各信号の短い時間遅延が効果的に生じるように制御
される前記短いＦＩＦＯメモリのロケーションから、前
記ディジタルのサンプル信号を前記各対応する加算器に
読み出すステップとを含む請求項１８記載の方法。 - 【請求項２１】 前記信号を、他の受信チャネルの対応
する加算器からの信号と加算するステップは、複数の加
算経路を介して信号を加算するステップを含む請求項２
０記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/270,868 US5544128A (en) | 1994-07-05 | 1994-07-05 | Multi-beam digital beamforming method and apparatus |
| US08/270868 | 1994-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0854459A true JPH0854459A (ja) | 1996-02-27 |
| JP3645938B2 JP3645938B2 (ja) | 2005-05-11 |
Family
ID=23033152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17004095A Expired - Fee Related JP3645938B2 (ja) | 1994-07-05 | 1995-07-05 | ビーム整形器およびビーム整形器の信号を生成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5544128A (ja) |
| JP (1) | JP3645938B2 (ja) |
| DE (1) | DE19524505C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014128542A (ja) * | 2012-11-30 | 2014-07-10 | Toshiba Corp | 超音波診断装置及び制御プログラム |
| CN108828536A (zh) * | 2018-04-25 | 2018-11-16 | 西安电子科技大学 | 基于二阶锥规划的宽带发射数字波束形成干扰设计方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793701A (en) * | 1995-04-07 | 1998-08-11 | Acuson Corporation | Method and apparatus for coherent image formation |
| US5623928A (en) * | 1994-08-05 | 1997-04-29 | Acuson Corporation | Method and apparatus for coherent image formation |
| US5676148A (en) * | 1995-03-31 | 1997-10-14 | Siemens Medical Systems Inc. | Method and system for doppler ultrasound audio dealiasing |
| US8241217B2 (en) | 1995-06-29 | 2012-08-14 | Teratech Corporation | Portable ultrasound imaging data |
| US5590658A (en) * | 1995-06-29 | 1997-01-07 | Teratech Corporation | Portable ultrasound imaging system |
| US7500952B1 (en) | 1995-06-29 | 2009-03-10 | Teratech Corporation | Portable ultrasound imaging system |
| GB9523072D0 (en) * | 1995-11-10 | 1996-04-24 | British Aerospace | Improvements in sonar data processing |
| US5919137A (en) * | 1996-12-04 | 1999-07-06 | Acuson Corporation | Ultrasonic diagnostic imaging system with programmable acoustic signal processor |
| US6056691A (en) | 1998-06-24 | 2000-05-02 | Ecton, Inc. | System for collecting ultrasound imaging data at an adjustable collection image frame rate |
| DE50007298D1 (de) * | 1999-05-10 | 2004-09-09 | Infineon Technologies Ag | Empfängerschaltung für kommunikationsendgerät und verfahren zur signalverarbeitung in einer empfängerschaltung |
| US7399279B2 (en) * | 1999-05-28 | 2008-07-15 | Physiosonics, Inc | Transmitter patterns for multi beam reception |
| GB2355529B (en) * | 1999-07-28 | 2004-01-28 | Furuno Electric Co | Signal processing method and apparatus,and sonar systems |
| US6508763B1 (en) | 1999-09-14 | 2003-01-21 | Ecton, Inc. | Medical diagnostic ultrasound system and method |
| US6468213B1 (en) | 1999-09-14 | 2002-10-22 | Ecton, Inc. | Medical diagnostic ultrasound system and method |
| US7678048B1 (en) | 1999-09-14 | 2010-03-16 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound system and method |
| US6561979B1 (en) | 1999-09-14 | 2003-05-13 | Acuson Corporation | Medical diagnostic ultrasound system and method |
| US6524244B1 (en) | 1999-09-14 | 2003-02-25 | Ecton Inc. | Medical diagnostic ultrasound system and method |
| US6497664B1 (en) | 1999-09-14 | 2002-12-24 | Ecton, Inc. | Medical diagnostic ultrasound system and method |
| US6488625B1 (en) | 1999-09-14 | 2002-12-03 | Ecton, Inc. | Medical diagnostic ultrasound system and method |
| US6312381B1 (en) | 1999-09-14 | 2001-11-06 | Acuson Corporation | Medical diagnostic ultrasound system and method |
| US6436039B1 (en) | 1999-09-14 | 2002-08-20 | Ecton, Inc. | Medicial diagnostic ultrasound system and method |
| US6695783B2 (en) * | 2000-12-22 | 2004-02-24 | Koninklijke Philips Electronics N.V. | Multiline ultrasound beamformers |
| US6666823B2 (en) | 2001-04-04 | 2003-12-23 | Siemens Medical Solutions Usa, Inc. | Beam combination method and system |
| US6856911B2 (en) * | 2001-06-08 | 2005-02-15 | Pgs Americas, Inc. | Pseudo-offset migration |
| CN1307427C (zh) * | 2002-08-28 | 2007-03-28 | 深圳迈瑞生物医疗电子股份有限公司 | 基于线性插值的波束合成器及其合成方法 |
| WO2004064620A2 (en) | 2003-01-14 | 2004-08-05 | University Of Virginia Patent Foundation | Ultrasonic transducer drive |
| US9244160B2 (en) | 2003-01-14 | 2016-01-26 | University Of Virginia Patent Foundation | Ultrasonic transducer drive |
| DE602004030900D1 (de) * | 2003-01-15 | 2011-02-17 | Univ Virginia | Effizientes ultraschallsystem für die zweidimensionale c-scan-darstellung und verwandte verfahren |
| US7297118B2 (en) * | 2003-06-12 | 2007-11-20 | Ge Medical Systems Global Technology Company | Ultrasound method and apparatus for multi-line acquisition |
| CN100337595C (zh) * | 2004-06-18 | 2007-09-19 | 深圳迈瑞生物医疗电子股份有限公司 | 基于零陷对准插值的波束合成方法及装置 |
| US7611463B2 (en) * | 2004-10-28 | 2009-11-03 | General Electric Company | Ultrasound beamformer with high speed serial control bus packetized protocol |
| US8002708B2 (en) * | 2005-01-11 | 2011-08-23 | General Electric Company | Ultrasound beamformer with scalable receiver boards |
| US20070016023A1 (en) * | 2005-06-28 | 2007-01-18 | Siemens Medical Solutions Usa, Inc. | Scalable ultrasound system and methods |
| US7757557B2 (en) * | 2005-10-14 | 2010-07-20 | Olympus Ndt | Ultrasonic detection measurement system using a tunable digital filter with 4x interpolator |
| CN101190134B (zh) * | 2006-11-28 | 2011-09-07 | 深圳迈瑞生物医疗电子股份有限公司 | 超声波诊断系统中的多波束发射和接收方法及其装置 |
| US8500645B2 (en) * | 2007-04-10 | 2013-08-06 | C. R. Bard, Inc. | Low power ultrasound system |
| CN101373181B (zh) | 2007-08-24 | 2012-03-21 | 深圳迈瑞生物医疗电子股份有限公司 | 实时计算逐点变迹系数的方法及装置 |
| US9314223B2 (en) * | 2007-10-23 | 2016-04-19 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Multi-stage digital ultrasound beamformer |
| JP5555416B2 (ja) * | 2007-10-25 | 2014-07-23 | 三星メディソン株式会社 | 超音波診断装置及びスキャンラインデータ形成方法 |
| US8834369B2 (en) * | 2008-06-27 | 2014-09-16 | Texas Instruments Incorporated | Receive beamformer for ultrasound |
| US8670778B2 (en) * | 2008-09-29 | 2014-03-11 | Qualcomm Incorporated | Dynamic sectors in a wireless communication system |
| US20100228130A1 (en) * | 2009-03-09 | 2010-09-09 | Teratech Corporation | Portable ultrasound imaging system |
| US8416643B2 (en) * | 2009-03-24 | 2013-04-09 | Texas Instruments Incorporated | Receive beamformer for ultrasound having delay value sorting |
| US8171333B2 (en) * | 2009-07-15 | 2012-05-01 | Texas Instruments Incorporated | Sub-beam forming transmitter circuitry for ultrasound system |
| US8248885B2 (en) * | 2009-07-15 | 2012-08-21 | National Semiconductor Corporation | Sub-beam forming receiver circuitry for ultrasound system |
| US8279705B2 (en) * | 2010-10-20 | 2012-10-02 | Kabushiki Kaisha Toshiba | Ultrasonic diagnostic apparatus and ultrasonic transmission/reception method |
| US10405829B2 (en) | 2014-12-01 | 2019-09-10 | Clarius Mobile Health Corp. | Ultrasound machine having scalable receive beamformer architecture comprising multiple beamformers with common coefficient generator and related methods |
| US11054509B2 (en) | 2015-01-29 | 2021-07-06 | Koninklijke Philips N.V. | Multiline receive beamformers and related systems and methods |
| GB2551376A (en) * | 2016-06-16 | 2017-12-20 | Imperial Innovations Ltd | Acoustic sub-aperture processing for ultrasound imaging |
| KR101925144B1 (ko) * | 2017-01-12 | 2019-02-27 | 삼성메디슨 주식회사 | 초음파 프로브, 초음파 영상장치, 및 그 제어방법 |
| KR102708716B1 (ko) * | 2019-02-18 | 2024-09-23 | 삼성메디슨 주식회사 | 아날로그 빔포머 |
| US11571184B2 (en) * | 2019-04-03 | 2023-02-07 | Bfly Operations, Inc. | Ultrasound device with elevational beamforming |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796236A (en) * | 1986-12-29 | 1989-01-03 | General Electric Company | Architecture for ultrasonic imaging |
| US4800891A (en) * | 1987-11-13 | 1989-01-31 | Siemens Medical Laboratories, Inc. | Doppler velocity processing method and apparatus |
| JPH084588B2 (ja) * | 1991-07-02 | 1996-01-24 | 富士通株式会社 | 超音波受信装置 |
| US5263483A (en) * | 1991-11-20 | 1993-11-23 | Matsushita Electric Industrial Co., Ltd. | Beam former for ultrasonic diagnostic apparatus |
| US5203335A (en) * | 1992-03-02 | 1993-04-20 | General Electric Company | Phased array ultrasonic beam forming using oversampled A/D converters |
| US5388079A (en) * | 1993-03-26 | 1995-02-07 | Siemens Medical Systems, Inc. | Partial beamforming |
| US5369624A (en) * | 1993-03-26 | 1994-11-29 | Siemens Medical Systems, Inc. | Digital beamformer having multi-phase parallel processing |
-
1994
- 1994-07-05 US US08/270,868 patent/US5544128A/en not_active Expired - Lifetime
-
1995
- 1995-07-05 DE DE19524505A patent/DE19524505C2/de not_active Expired - Lifetime
- 1995-07-05 JP JP17004095A patent/JP3645938B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014128542A (ja) * | 2012-11-30 | 2014-07-10 | Toshiba Corp | 超音波診断装置及び制御プログラム |
| CN108828536A (zh) * | 2018-04-25 | 2018-11-16 | 西安电子科技大学 | 基于二阶锥规划的宽带发射数字波束形成干扰设计方法 |
| CN108828536B (zh) * | 2018-04-25 | 2022-03-22 | 西安电子科技大学 | 基于二阶锥规划的宽带发射数字波束形成干扰设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5544128A (en) | 1996-08-06 |
| DE19524505A1 (de) | 1996-01-11 |
| JP3645938B2 (ja) | 2005-05-11 |
| DE19524505C2 (de) | 2000-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645938B2 (ja) | ビーム整形器およびビーム整形器の信号を生成する方法 | |
| JP3100637B2 (ja) | 多重位相並列処理を持つディジタルビームフォーマ | |
| JP2776986B2 (ja) | 部分的なビーム形成 | |
| US5469851A (en) | Time multiplexed digital ultrasound beamformer | |
| US6126602A (en) | Phased array acoustic systems with intra-group processors | |
| JP4039643B2 (ja) | 超音波ビーム形成装置 | |
| US7508737B1 (en) | Ultrasound receive beamformer | |
| US6494842B2 (en) | Ultrasound receive beamforming apparatus using multi stage delay devices | |
| EP0224014A1 (en) | Variable focusing in ultrasound imaging using non-uniform sampling | |
| JPS62280650A (ja) | 超音波信号の遅延方法および装置 | |
| JPH10179585A (ja) | 送信又は受信ビームの形成装置及び方法 | |
| JPH10293171A (ja) | 超音波ビーム形成装置 | |
| US6514205B1 (en) | Medical digital ultrasonic imaging apparatus capable of storing and reusing radio-frequency (RF) ultrasound pulse echoes | |
| JP2001099913A (ja) | 受波ビーム形成方法、受波ビーム形成装置およびマッチドフィルタ | |
| US5088496A (en) | Ultrasonic echography apparatus utilizing a digital device for forming channels, in the receiving mode | |
| US7993270B2 (en) | Digital receive-focusing apparatus using analogue multiplexers | |
| CN1047862C (zh) | 产生数字射束形成器信号的方法和装置 | |
| JP2722910B2 (ja) | 超音波診断装置 | |
| JP3253287B2 (ja) | 超音波診断装置 | |
| JPH11216138A (ja) | 超音波診断装置のビームフォーマ | |
| JPH05137717A (ja) | 超音波診断装置のビームフオーマ | |
| Scholar | Ultrasound Array Signal Processor | |
| JPH05137720A (ja) | 超音波診断装置のビームフオーマ | |
| JPH05137718A (ja) | 超音波診断装置のビームフオーマ | |
| JPH05137719A (ja) | 超音波診断装置のビームフオーマ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040603 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040831 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |