JPH0851252A - 成膜方法及び半導体レーザの製造方法 - Google Patents
成膜方法及び半導体レーザの製造方法Info
- Publication number
- JPH0851252A JPH0851252A JP18493394A JP18493394A JPH0851252A JP H0851252 A JPH0851252 A JP H0851252A JP 18493394 A JP18493394 A JP 18493394A JP 18493394 A JP18493394 A JP 18493394A JP H0851252 A JPH0851252 A JP H0851252A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- semiconductor laser
- film
- source gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 多層の化合物半導体層を選択的に成長する成
膜方法に関し、化合物半導体層を選択成長する際に、成
長速度の差によって成長層の端部が異常成長することを
抑制する。 【構成】 基板１１上に間隔をおいて並行し、ソースガ
スの拡散長以下の幅を有する帯状の成長抑止膜12Ａ，12
Ｂをマスクとして、ソースガスにより化合物半導体層13
Ａを選択的に成長することを含む。
膜方法に関し、化合物半導体層を選択成長する際に、成
長速度の差によって成長層の端部が異常成長することを
抑制する。 【構成】 基板１１上に間隔をおいて並行し、ソースガ
スの拡散長以下の幅を有する帯状の成長抑止膜12Ａ，12
Ｂをマスクとして、ソースガスにより化合物半導体層13
Ａを選択的に成長することを含む。
Description
【０００１】
【産業上の利用分野】本発明は、成膜方法及び半導体レ
ーザの製造方法に関し、より詳しくは、多層の化合物半
導体層を選択的に成長する成膜方法及びその成膜方法を
用いて作成された緩和層を有する半導体レーザの製造方
法に関する。近年、光ファイバを用いた光通信システム
が、現在大容量幹線系で利用されている。将来は、各家
庭まで光ファイバを引く光加入者系システムへの利用が
考えられており、普及のために半導体レーザの低価格化
がのぞまれている。
ーザの製造方法に関し、より詳しくは、多層の化合物半
導体層を選択的に成長する成膜方法及びその成膜方法を
用いて作成された緩和層を有する半導体レーザの製造方
法に関する。近年、光ファイバを用いた光通信システム
が、現在大容量幹線系で利用されている。将来は、各家
庭まで光ファイバを引く光加入者系システムへの利用が
考えられており、普及のために半導体レーザの低価格化
がのぞまれている。
【０００２】これを実現するために、従来温度制御に用
いていたペルチエ素子を用いないで動作可能な半導体レ
ーザが必要である。即ち、実用上、８５゜Ｃ程度の高温
でも低駆動電流で十分な光出力が得られるものが必要で
ある。そのためには半導体レーザが１００Ｋ以上の比較
的高い特性温度をもつことが不可欠である。しかし、現
在、光ファイバ通信で通常用いられている１．３μｍ、
１．５５μｍ帯InGaAsP/InP レーザによると、その特性
温度は６０Ｋ程度と低く、高温では十分な光出力が得ら
れていない。
いていたペルチエ素子を用いないで動作可能な半導体レ
ーザが必要である。即ち、実用上、８５゜Ｃ程度の高温
でも低駆動電流で十分な光出力が得られるものが必要で
ある。そのためには半導体レーザが１００Ｋ以上の比較
的高い特性温度をもつことが不可欠である。しかし、現
在、光ファイバ通信で通常用いられている１．３μｍ、
１．５５μｍ帯InGaAsP/InP レーザによると、その特性
温度は６０Ｋ程度と低く、高温では十分な光出力が得ら
れていない。
【０００３】そこで、特性温度が高く、良好な信頼性特
性をもつ半導体レーザが要求されている。
性をもつ半導体レーザが要求されている。
【０００４】
【従来の技術】上記したような要求を満たすべく、良好
な温度特性をもつ１．３μｍのレーザの製造方法とし
て、図４（ｃ）に示すように、n-GaAs基板１上に、n-Ga
As基板１と格子定数の違う緩和層３を成長させ、その上
に基板１と格子不整合な組成比に調整された材料でレー
ザ構造層を作成する方法が提案されている。
な温度特性をもつ１．３μｍのレーザの製造方法とし
て、図４（ｃ）に示すように、n-GaAs基板１上に、n-Ga
As基板１と格子定数の違う緩和層３を成長させ、その上
に基板１と格子不整合な組成比に調整された材料でレー
ザ構造層を作成する方法が提案されている。
【０００５】この場合、緩和層３内には、基板１との格
子定数の差によって多くの転位とクロスハッチとが混在
しており、結晶性はあまりよくない。この緩和層３の結
晶性が、その上の活性層５等の結晶性に影響を与えてレ
ーザの特性が劣化する。このような転位や、クロスハッ
チによるレーザへの悪影響は、緩和層３の選択成長面積
を小さくすることによって小さくなることは知られてい
る。
子定数の差によって多くの転位とクロスハッチとが混在
しており、結晶性はあまりよくない。この緩和層３の結
晶性が、その上の活性層５等の結晶性に影響を与えてレ
ーザの特性が劣化する。このような転位や、クロスハッ
チによるレーザへの悪影響は、緩和層３の選択成長面積
を小さくすることによって小さくなることは知られてい
る。
【０００６】それに加えて、図５（ａ），（ｂ）に示す
ように、膜形成の際に、熱膨張係数の差より活性層５の
上下に形成されるＳＣＨ（Separate Confinement Heter
ostructure）層４Ａ，４Ｂにかかる熱応力や、活性層に
かかる熱応力は、緩和層の選択成長幅が大きくなるにつ
れて増大し、レーザの寿命が短くなるという問題もあ
る。そういった意味からも、緩和層の選択成長面積はで
きるかぎり小さい方がよい。
ように、膜形成の際に、熱膨張係数の差より活性層５の
上下に形成されるＳＣＨ（Separate Confinement Heter
ostructure）層４Ａ，４Ｂにかかる熱応力や、活性層に
かかる熱応力は、緩和層の選択成長幅が大きくなるにつ
れて増大し、レーザの寿命が短くなるという問題もあ
る。そういった意味からも、緩和層の選択成長面積はで
きるかぎり小さい方がよい。
【０００７】以下に、面積が小さい緩和層を有する、従
来の半導体レーザの製造方法について図面を参照しなが
ら説明する。まず、図４（ａ）に示すように、n-GaAs基
板１に酸化膜を形成した後、選択成長する領域のn-GaAs
基板１のみが露出するように開口部２Ｃを形成し、成長
抑止膜２Ａ，２Ｂを形成する。
来の半導体レーザの製造方法について図面を参照しなが
ら説明する。まず、図４（ａ）に示すように、n-GaAs基
板１に酸化膜を形成した後、選択成長する領域のn-GaAs
基板１のみが露出するように開口部２Ｃを形成し、成長
抑止膜２Ａ，２Ｂを形成する。
【０００８】次に、In，Ga，Asを含むソースガスを用い
たＭＯＣＶＤ法などによって成長抑止膜２Ａ，２Ｂの開
口部２Ｃで露出しているn-GaAs基板１の表面にInGaAsを
選択成長させ、図４（ｂ）に示すような緩和層３を形成
する。次いで、緩和層３上にn-InGaP を選択成長してク
ラッド層４を形成し、ノンドープのInGaAsP をその上に
形成してＳＣＨ層４Ａを形成し、続いてクラッド層４上
にノンドープのInGaAsを選択成長して活性層５を形成す
る。
たＭＯＣＶＤ法などによって成長抑止膜２Ａ，２Ｂの開
口部２Ｃで露出しているn-GaAs基板１の表面にInGaAsを
選択成長させ、図４（ｂ）に示すような緩和層３を形成
する。次いで、緩和層３上にn-InGaP を選択成長してク
ラッド層４を形成し、ノンドープのInGaAsP をその上に
形成してＳＣＨ層４Ａを形成し、続いてクラッド層４上
にノンドープのInGaAsを選択成長して活性層５を形成す
る。
【０００９】その後、ノンドープのInGaAsP を活性層５
上に形成してＳＣＨ層４Ｂを形成し、さらにその上にp-
InGaP を選択成長してクラッド層６を形成する。その
後、クラッド層６上とGaAs基板１の背面とに電極７，８
をそれぞれ形成すると、半導体レーザが完成する。
上に形成してＳＣＨ層４Ｂを形成し、さらにその上にp-
InGaP を選択成長してクラッド層６を形成する。その
後、クラッド層６上とGaAs基板１の背面とに電極７，８
をそれぞれ形成すると、半導体レーザが完成する。
【００１０】
【発明が解決しようとする課題】しかしながら、緩和層
３を成長させる際に、ソースガス分子のマイグレーショ
ン（拡散）などによって成長抑止膜２Ａ，２Ｂの端部付
近の成長速度が他の部分に比して大きくなり、図４
（ｂ）に示すように、緩和層３のエッジ部分が速く成長
することにより、緩和層３の端部に突起状の異常成長部
３Ａ，３Ｂが形成されてしまう。この異常成長部３Ａ，
３Ｂは緩和層３の選択成長面積が小さくなるほど、無視
できないほどの大きさになる。
３を成長させる際に、ソースガス分子のマイグレーショ
ン（拡散）などによって成長抑止膜２Ａ，２Ｂの端部付
近の成長速度が他の部分に比して大きくなり、図４
（ｂ）に示すように、緩和層３のエッジ部分が速く成長
することにより、緩和層３の端部に突起状の異常成長部
３Ａ，３Ｂが形成されてしまう。この異常成長部３Ａ，
３Ｂは緩和層３の選択成長面積が小さくなるほど、無視
できないほどの大きさになる。
【００１１】この場合、異常成長部３Ａ，３Ｂを有する
緩和層３上にクラッド層４、活性層５、クラッド層６が
順次形成されてしまい、各層の膜厚の制御が困難にな
る。特に、活性層５の材料であるInGaAsを成長する場
合、異常成長部３Ａ，３Ｂが更に増大し易く、いわゆる
歪み活性層などを用いた半導体レーザにおいてその悪影
響が顕著になるという問題が生じていた。
緩和層３上にクラッド層４、活性層５、クラッド層６が
順次形成されてしまい、各層の膜厚の制御が困難にな
る。特に、活性層５の材料であるInGaAsを成長する場
合、異常成長部３Ａ，３Ｂが更に増大し易く、いわゆる
歪み活性層などを用いた半導体レーザにおいてその悪影
響が顕著になるという問題が生じていた。
【００１２】本発明はこのような問題に鑑みてなされた
ものであって、化合物半導体層を選択成長する際に、成
長速度の差によって成長層の端部が異常成長することを
抑制することが可能な成膜方法及び半導体レーザの製造
方法を提供することを目的とする。
ものであって、化合物半導体層を選択成長する際に、成
長速度の差によって成長層の端部が異常成長することを
抑制することが可能な成膜方法及び半導体レーザの製造
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記した課題は、第１
に、基板上に間隔をおいて並行し、ソースガスの拡散長
以下の幅を有する帯状の成長抑止膜をマスクとして、前
記ソースガスにより化合物半導体層を選択的に成長する
ことを特徴とする成膜方法によって達成され、第２に、
第１の発明に記載の成膜方法を用いて前記基板上に緩和
層を形成し、該緩和層の上に第１のクラッド層と、活性
層と、第２のクラッド層とを順次選択成長することを特
徴とする半導体レーザの製造方法によって達成され、第
３に、前記成長抑止膜の幅が、約２０μｍ以下であるこ
とを特徴とする第１又は第２の発明に記載の半導体レー
ザの製造方法によって達成され、第４に、前記緩和層、
前記第１のクラッド層、前記活性層及び前記第２のクラ
ッド層の形成されていない前記成長抑止膜上の溝に平坦
化材を充填することを特徴とする第２又は第３の発明に
記載の半導体レーザの製造方法によって達成される。
に、基板上に間隔をおいて並行し、ソースガスの拡散長
以下の幅を有する帯状の成長抑止膜をマスクとして、前
記ソースガスにより化合物半導体層を選択的に成長する
ことを特徴とする成膜方法によって達成され、第２に、
第１の発明に記載の成膜方法を用いて前記基板上に緩和
層を形成し、該緩和層の上に第１のクラッド層と、活性
層と、第２のクラッド層とを順次選択成長することを特
徴とする半導体レーザの製造方法によって達成され、第
３に、前記成長抑止膜の幅が、約２０μｍ以下であるこ
とを特徴とする第１又は第２の発明に記載の半導体レー
ザの製造方法によって達成され、第４に、前記緩和層、
前記第１のクラッド層、前記活性層及び前記第２のクラ
ッド層の形成されていない前記成長抑止膜上の溝に平坦
化材を充填することを特徴とする第２又は第３の発明に
記載の半導体レーザの製造方法によって達成される。
【００１４】
【作 用】本発明に係る成膜方法によれば、例えばソー
スガス分子の拡散長以下に幅が狭く、好ましくは２０μ
ｍ以下の幅を有する帯状の成長抑止膜を、間隔をおいて
基板上に平行に選択形成し、この成長抑止膜をマスクに
して、基板上に緩和層を選択成長している。
スガス分子の拡散長以下に幅が狭く、好ましくは２０μ
ｍ以下の幅を有する帯状の成長抑止膜を、間隔をおいて
基板上に平行に選択形成し、この成長抑止膜をマスクに
して、基板上に緩和層を選択成長している。
【００１５】このため、緩和層を選択成長させる際に、
ソースガス分子はマスクの位置などによらず遍く基板上
に行き渡り、その成長膜厚はどこでもほぼ同一になるの
で、従来のように成長抑止膜のエッジ部分でガスが滞留
するなどして、そのエッジ部分での成長速度が他の箇所
に比して速まることを防止することができる。これによ
り、成長層の端部に突起状の異常成長部が生じるのを抑
制し、その上に形成される各層の膜厚の制御性を向上さ
せることが可能になる。
ソースガス分子はマスクの位置などによらず遍く基板上
に行き渡り、その成長膜厚はどこでもほぼ同一になるの
で、従来のように成長抑止膜のエッジ部分でガスが滞留
するなどして、そのエッジ部分での成長速度が他の箇所
に比して速まることを防止することができる。これによ
り、成長層の端部に突起状の異常成長部が生じるのを抑
制し、その上に形成される各層の膜厚の制御性を向上さ
せることが可能になる。
【００１６】また、本発明に係る半導体レーザの製造方
法によれば、ソースガス分子の拡散長以下に幅が狭い成
長抑止膜をマスクとして、緩和層、第１のクラッド層、
活性層及び第２のクラッド層を形成しているので、各層
における端部の異常成長を抑制することができる。これ
により、活性層等の膜厚の制御性が向上し、歪み活性層
における臨界膜厚のマージンを減らすことができ、半導
体レーザの製造が容易になる。
法によれば、ソースガス分子の拡散長以下に幅が狭い成
長抑止膜をマスクとして、緩和層、第１のクラッド層、
活性層及び第２のクラッド層を形成しているので、各層
における端部の異常成長を抑制することができる。これ
により、活性層等の膜厚の制御性が向上し、歪み活性層
における臨界膜厚のマージンを減らすことができ、半導
体レーザの製造が容易になる。
【００１７】更に、第１のクラッド層、活性層、第２の
クラッド層によって成長抑止膜上に形成される溝に、平
坦化材を充填しているので、その表面が平坦化される。
このため、溝をそのままにしている場合に比して、第２
のクラッド層上に形成する電極の形成が容易になる等、
半導体レーザの製造工程における作業性が増す。
クラッド層によって成長抑止膜上に形成される溝に、平
坦化材を充填しているので、その表面が平坦化される。
このため、溝をそのままにしている場合に比して、第２
のクラッド層上に形成する電極の形成が容易になる等、
半導体レーザの製造工程における作業性が増す。
【００１８】
【実施例】以下で、本発明の実施例を図面に基づいて説
明する。 （１）第１の実施例 まず、図１（ａ）に示すように、１００μｍ程度の厚さ
のn-GaAs基板１１上に膜厚２０００Åの酸化膜を形成
し、パターニングして、成長抑止膜１２Ａ，１２Ｂを形
成する。この成長抑止膜１２Ａ，１２Ｂは幅５μｍ、長
さ４００μｍの帯状の形状を有し、間隔２０μｍをおい
て平行に形成されている。
明する。 （１）第１の実施例 まず、図１（ａ）に示すように、１００μｍ程度の厚さ
のn-GaAs基板１１上に膜厚２０００Åの酸化膜を形成
し、パターニングして、成長抑止膜１２Ａ，１２Ｂを形
成する。この成長抑止膜１２Ａ，１２Ｂは幅５μｍ、長
さ４００μｍの帯状の形状を有し、間隔２０μｍをおい
て平行に形成されている。
【００１９】次に、In，Ga，Asの有機金属溶液及びｎ型
ドーパントのＳｉの有機金属溶液をそれぞれ加熱して作
成された各ソースガスをn-GaAs基板１１上に導き、圧力
８０Torr、温度６５０〜７００℃の条件下で、成長抑止
膜１２Ａ，１２Ｂをマスクにして、図１（ｂ）に示すよ
うな膜厚３μｍのn-InGaAs層１３Ａ，１３Ｂ，１３Ｃを
選択成長させる。このうち、中央のn-InGaAs層１３Ａ
は、のちに半導体レーザの緩和層となる。
ドーパントのＳｉの有機金属溶液をそれぞれ加熱して作
成された各ソースガスをn-GaAs基板１１上に導き、圧力
８０Torr、温度６５０〜７００℃の条件下で、成長抑止
膜１２Ａ，１２Ｂをマスクにして、図１（ｂ）に示すよ
うな膜厚３μｍのn-InGaAs層１３Ａ，１３Ｂ，１３Ｃを
選択成長させる。このうち、中央のn-InGaAs層１３Ａ
は、のちに半導体レーザの緩和層となる。
【００２０】次いで、圧力、温度の条件はそのままで、
Ａｓのソースガスの代わりにＰのソースガスを加えるこ
とにより、図１（ｃ）に示すように、膜厚１μｍのn-In
GaP層１４Ａ，１４Ｂ，１４Ｃをn-InGaAs層１３Ａ，１
３Ｂ，１３Ｃ上に選択成長する。次に、In，Ga，As，P
のソースガスを用いて、ノンドープのInGaAsP 層１４
Ｄ，１４Ｆ，１４Ｇをn-InGaP 層１４Ａ，１４Ｂ，１４
Ｃ上に０．１μｍの厚さに選択形成する。
Ａｓのソースガスの代わりにＰのソースガスを加えるこ
とにより、図１（ｃ）に示すように、膜厚１μｍのn-In
GaP層１４Ａ，１４Ｂ，１４Ｃをn-InGaAs層１３Ａ，１
３Ｂ，１３Ｃ上に選択成長する。次に、In，Ga，As，P
のソースガスを用いて、ノンドープのInGaAsP 層１４
Ｄ，１４Ｆ，１４Ｇをn-InGaP 層１４Ａ，１４Ｂ，１４
Ｃ上に０．１μｍの厚さに選択形成する。
【００２１】続いて、In，Ga，Asのソースガスを用い
て、ノンドープのInGaAsP 層１４Ｄ，１４Ｆ，１４Ｇ上
にノンドープのInGaAs層１５Ａ，１５Ｂ，１５Ｃを１５
０Åの厚さに選択成長する。次に、In，Ga，As，P のソ
ースガスを用いて、ノンドープのInGaAsP 層１４Ｅ，１
４Ｈ，１４ＩをInGaAs層１５Ａ，１５Ｂ，１５Ｃ上に、
０．１μｍの厚さに選択形成する。
て、ノンドープのInGaAsP 層１４Ｄ，１４Ｆ，１４Ｇ上
にノンドープのInGaAs層１５Ａ，１５Ｂ，１５Ｃを１５
０Åの厚さに選択成長する。次に、In，Ga，As，P のソ
ースガスを用いて、ノンドープのInGaAsP 層１４Ｅ，１
４Ｈ，１４ＩをInGaAs層１５Ａ，１５Ｂ，１５Ｃ上に、
０．１μｍの厚さに選択形成する。
【００２２】次いで、In，Ga，Ｐの有機金属溶液及びｐ
型ドーパントのＺｎの有機金属溶液をそれぞれ加熱して
作成された各ソースガスを用いて、ノンドープのInGaAs
P 層１４Ｅ，１４Ｈ，１４Ｉ上にp-InGaP 層１６Ａ，１
６Ｂ，１６Ｃを０．５μｍの厚さに選択成長させる。な
お、ここで中央のn-InGaP 層１４Ａは第１のクラッド層
になり、InGaAs１５Ａは活性層になり、p-InGaP 層１６
Ａは第２のクラッド層になる。また、中央のInGaAsP 層
１４Ｄ，１４ＥはＳＣＨ層になる。
型ドーパントのＺｎの有機金属溶液をそれぞれ加熱して
作成された各ソースガスを用いて、ノンドープのInGaAs
P 層１４Ｅ，１４Ｈ，１４Ｉ上にp-InGaP 層１６Ａ，１
６Ｂ，１６Ｃを０．５μｍの厚さに選択成長させる。な
お、ここで中央のn-InGaP 層１４Ａは第１のクラッド層
になり、InGaAs１５Ａは活性層になり、p-InGaP 層１６
Ａは第２のクラッド層になる。また、中央のInGaAsP 層
１４Ｄ，１４ＥはＳＣＨ層になる。
【００２３】その後、第２のクラッド層となるp-InGaP
層１６Ａ上と、n-GaAs基板１１の背面とにAu/Pt/Ti か
らなる３層構造の電極１７，１８をそれぞれ形成して、
半導体レーザが作成される。以上説明したように、本実
施例に係る半導体レーザの製造方法によれば、緩和層13
Ａの幅分の間隔をおいて並行し、ソースガス分子の拡散
長以下の狭い幅５μｍを有する帯状の成長抑止膜12Ａ，
12Ｂをn-GaAs基板１１上に形成し、この成長抑止膜12
Ａ，12Ｂをマスクにして、n-GaAs基板１１上に緩和層13
Ａを選択成長している。
層１６Ａ上と、n-GaAs基板１１の背面とにAu/Pt/Ti か
らなる３層構造の電極１７，１８をそれぞれ形成して、
半導体レーザが作成される。以上説明したように、本実
施例に係る半導体レーザの製造方法によれば、緩和層13
Ａの幅分の間隔をおいて並行し、ソースガス分子の拡散
長以下の狭い幅５μｍを有する帯状の成長抑止膜12Ａ，
12Ｂをn-GaAs基板１１上に形成し、この成長抑止膜12
Ａ，12Ｂをマスクにして、n-GaAs基板１１上に緩和層13
Ａを選択成長している。
【００２４】このため、緩和層13Ａを選択成長させる際
に、ソースガスは成長抑止膜12Ａ，12Ｂの位置などによ
らず遍くn-GaAs基板１１上に行き渡り、成長膜厚はどこ
でもほぼ等しくなるので、従来のように成長抑止膜12
Ａ，12Ｂのエッジ部分でガスが滞留するなどして、その
エッジ部分での成長速度が他の箇所に比して速まること
を極力抑止することが可能になる。
に、ソースガスは成長抑止膜12Ａ，12Ｂの位置などによ
らず遍くn-GaAs基板１１上に行き渡り、成長膜厚はどこ
でもほぼ等しくなるので、従来のように成長抑止膜12
Ａ，12Ｂのエッジ部分でガスが滞留するなどして、その
エッジ部分での成長速度が他の箇所に比して速まること
を極力抑止することが可能になる。
【００２５】これにより、従来のように、緩和層13Ａの
エッジに突起状の異常成長部が生じて、レーザを構成す
る各部の膜厚の制御が困難になることを極力抑止するこ
とが可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る半導体レーザの製
造方法について図面を参照しながら説明する。なお、第
１の実施例と共通する事項については、重複を避けるた
め説明を省略する。
エッジに突起状の異常成長部が生じて、レーザを構成す
る各部の膜厚の制御が困難になることを極力抑止するこ
とが可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る半導体レーザの製
造方法について図面を参照しながら説明する。なお、第
１の実施例と共通する事項については、重複を避けるた
め説明を省略する。
【００２６】まず、第１の実施例と同様の工程を経て、
図１（ｃ）に示す工程に至る。その後、図３（ａ）に示
すように、n-InGaAs層１３Ａ，１３Ｂ，１３Ｃ、n-InGa
P 層１４Ａ，１４Ｂ，１４Ｃ、ノンドープのInGaAsP 層
１４Ｅ，１４Ｈ，１４Ｉ，ノンドープのInGaAs層１５
Ａ，１５Ｂ，１５Ｃ、ノンドープのInGaAsP 層１４Ｅ，
１４Ｈ，１４Ｉ，p-InGaP 層１６Ａ，１６Ｂ，１６Ｃに
よって成長抑止膜１２Ａ，１２Ｂ上に形成される溝１０
Ａ，１０Ｂに、ポリイミド１７Ａ，１７Ｂを充填して平
坦化する。
図１（ｃ）に示す工程に至る。その後、図３（ａ）に示
すように、n-InGaAs層１３Ａ，１３Ｂ，１３Ｃ、n-InGa
P 層１４Ａ，１４Ｂ，１４Ｃ、ノンドープのInGaAsP 層
１４Ｅ，１４Ｈ，１４Ｉ，ノンドープのInGaAs層１５
Ａ，１５Ｂ，１５Ｃ、ノンドープのInGaAsP 層１４Ｅ，
１４Ｈ，１４Ｉ，p-InGaP 層１６Ａ，１６Ｂ，１６Ｃに
よって成長抑止膜１２Ａ，１２Ｂ上に形成される溝１０
Ａ，１０Ｂに、ポリイミド１７Ａ，１７Ｂを充填して平
坦化する。
【００２７】次いで、図３（ｂ）に示すように、膜厚６
μｍの酸化膜１８をポリイミド１７Ａ，１７Ｂ、p-InGa
P層１６Ａ，１６Ｂ，１６Ｃ上に形成し、パターニング
して第２のクラッド層にあたるp-InGaP層１６Ａを露出
させる。その後、レーザの第２のクラッド層に対応する
p-InGaP層１６Ａ上と、n-GaAs基板１１の背面とにAu/Pt
/Ti からなる３層構造の電極１９，２０をそれぞれ選択
形成することにより、図３（ｂ）に示すような半導体レ
ーザが作成される。
μｍの酸化膜１８をポリイミド１７Ａ，１７Ｂ、p-InGa
P層１６Ａ，１６Ｂ，１６Ｃ上に形成し、パターニング
して第２のクラッド層にあたるp-InGaP層１６Ａを露出
させる。その後、レーザの第２のクラッド層に対応する
p-InGaP層１６Ａ上と、n-GaAs基板１１の背面とにAu/Pt
/Ti からなる３層構造の電極１９，２０をそれぞれ選択
形成することにより、図３（ｂ）に示すような半導体レ
ーザが作成される。
【００２８】以上説明したように、本実施例に係る半導
体レーザの製造方法によれば、第１の実施例と同様に、
幅５μｍの帯状の成長抑止膜１２Ａ，１２Ｂを、緩和層
１３Ａの幅分の間隔をおいてn-GaAs基板１１上に平行に
選択形成し、この成長抑止膜１２Ａ，１２Ｂをマスクに
して、n-GaAs基板１１上に緩和層１３Ａを選択成長させ
ているので、成長膜厚はどこでもほぼ等しくなり、従来
のように緩和膜のエッジに突起状の異常成長部が生じ
て、各部での膜厚の制御が困難になることを極力抑止す
ることが可能になる。
体レーザの製造方法によれば、第１の実施例と同様に、
幅５μｍの帯状の成長抑止膜１２Ａ，１２Ｂを、緩和層
１３Ａの幅分の間隔をおいてn-GaAs基板１１上に平行に
選択形成し、この成長抑止膜１２Ａ，１２Ｂをマスクに
して、n-GaAs基板１１上に緩和層１３Ａを選択成長させ
ているので、成長膜厚はどこでもほぼ等しくなり、従来
のように緩和膜のエッジに突起状の異常成長部が生じ
て、各部での膜厚の制御が困難になることを極力抑止す
ることが可能になる。
【００２９】また、第１の実施例と異なり、n-InGaAs層
１３Ａ，１３Ｂ，１３Ｃ、n-InGaP層１４Ａ，１４Ｂ，
１４Ｃ、ノンドープのInGaAs層１５Ａ，１５Ｂ，１５
Ｃ、p-InGaP 層１６Ａ，１６Ｂ，１６Ｃによって成長抑
止膜１２Ａ，１２Ｂ上に形成される溝１０Ａ，１０Ｂ
に、ポリイミド１７Ａ，１７Ｂを充填しているので、表
面全体が平坦化され、その上に形成する電極の形成が第
１の実施例に比して容易になる。
１３Ａ，１３Ｂ，１３Ｃ、n-InGaP層１４Ａ，１４Ｂ，
１４Ｃ、ノンドープのInGaAs層１５Ａ，１５Ｂ，１５
Ｃ、p-InGaP 層１６Ａ，１６Ｂ，１６Ｃによって成長抑
止膜１２Ａ，１２Ｂ上に形成される溝１０Ａ，１０Ｂ
に、ポリイミド１７Ａ，１７Ｂを充填しているので、表
面全体が平坦化され、その上に形成する電極の形成が第
１の実施例に比して容易になる。
【００３０】（３）その他の実施例 上述の第１、第２の実施例では成長抑止膜１２Ａ，１２
Ｂの幅を５μｍとしているが、本発明はこれに限らず、
緩和層１３Ａのソースガスの拡散長に比して十分小さけ
れば同様の効果を奏し、好ましくは２０μｍ以下であれ
ば、同様の効果を奏する。
Ｂの幅を５μｍとしているが、本発明はこれに限らず、
緩和層１３Ａのソースガスの拡散長に比して十分小さけ
れば同様の効果を奏し、好ましくは２０μｍ以下であれ
ば、同様の効果を奏する。
【００３１】なお、成長抑止膜１２Ａ，１２Ｂの幅はソ
ースガス分子の種類や成長温度或いはガス圧力等により
変化するため、場合により２０μｍ以上でも、本発明の
意図する効果を奏することもある。また、第１、第２の
実施例では緩和層としてn-InGaAs層を、第１のクラッド
層としてn-InGaP 層を、活性層としてInGaAsを、第２の
クラッド層としてp-InGaP層を、それぞれ用いている
が、本発明はこれに限らず、緩和層を用いる構造の半導
体レーザであれば、どのようなものであっても、同様の
効果を奏する。
ースガス分子の種類や成長温度或いはガス圧力等により
変化するため、場合により２０μｍ以上でも、本発明の
意図する効果を奏することもある。また、第１、第２の
実施例では緩和層としてn-InGaAs層を、第１のクラッド
層としてn-InGaP 層を、活性層としてInGaAsを、第２の
クラッド層としてp-InGaP層を、それぞれ用いている
が、本発明はこれに限らず、緩和層を用いる構造の半導
体レーザであれば、どのようなものであっても、同様の
効果を奏する。
【００３２】さらに、第１、第２の実施例では成長抑止
膜として酸化膜を用いているが、本発明はこれに限ら
ず、緩和層がその上で成長しないような膜であれば、ど
のような膜であっても、同様の効果を奏する。
膜として酸化膜を用いているが、本発明はこれに限ら
ず、緩和層がその上で成長しないような膜であれば、ど
のような膜であっても、同様の効果を奏する。
【００３３】
【発明の効果】以上説明したように本発明の成膜方法に
よれば、緩和層の幅分の間隔をおいて並行し、ソースガ
スの拡散長以下の狭い幅を有する帯状の成長抑止膜を基
板上に形成し、この成長抑止膜をマスクにして、基板上
に化合物半導体層を選択成長しているので、成長層の端
部の異常成長を抑制し、膜厚の制御性を向上させること
ができる。
よれば、緩和層の幅分の間隔をおいて並行し、ソースガ
スの拡散長以下の狭い幅を有する帯状の成長抑止膜を基
板上に形成し、この成長抑止膜をマスクにして、基板上
に化合物半導体層を選択成長しているので、成長層の端
部の異常成長を抑制し、膜厚の制御性を向上させること
ができる。
【図１】本発明の第１実施例に係る半導体レーザの製造
方法を示す第１の断面図である。
方法を示す第１の断面図である。
【図２】本発明の第１実施例に係る半導体レーザの製造
方法を示す第２の断面図である。
方法を示す第２の断面図である。
【図３】本発明の第２実施例に係る半導体レーザの製造
方法を説明する断面図である。
方法を説明する断面図である。
【図４】従来の半導体レーザの製造方法を説明する断面
図である。
図である。
【図５】選択成長層の成長幅と熱応力との関係を示すグ
ラフである。
ラフである。
１０Ａ，１０Ｂ 溝、 １１ n-GaAs基板、 １２Ａ，１２Ｂ 成長抑止膜、 １３Ａ n-InGaAs層（緩和層）、 １３Ｂ，１３Ｃ n-InGaAs層、 １４Ａ n-InGaP 層（第１のクラッド層）、 １４Ｂ，１４Ｃ n-InGaP 層、 １４Ｄ，１４Ｅ ＳＣＨ層、 １４Ｆ，１４Ｇ，１４Ｈ，１４Ｉ InGaAsP 層、 １５Ａ InGaAs層（活性層）、 １５Ｂ，１５Ｃ InGaAs層、 １６Ａ p-InGaP 層（第２のクラッド層）、 １６Ｂ，１６Ｃ p-InGaP 層、 １７，１８ 電極、 １９，２０ 電極。
Claims (4)
- 【請求項１】 基板上に間隔をおいて並行し、ソースガ
スの拡散長以下の幅を有する帯状の成長抑止膜をマスク
として、前記ソースガスにより化合物半導体層を選択的
に成長することを特徴とする成膜方法。 - 【請求項２】 請求項１記載の成膜方法を用いて、前記
基板上に緩和層を形成し、該緩和層の上に第１のクラッ
ド層と、活性層と、第２のクラッド層とを順次選択成長
することを特徴とする半導体レーザの製造方法。 - 【請求項３】 前記成長抑止膜の幅が、約２０μｍ以下
であることを特徴とする請求項１又は請求項２記載の半
導体レーザの製造方法。 - 【請求項４】 前記緩和層、前記第１のクラッド層、前
記活性層及び前記第２のクラッド層の形成されていない
前記成長抑止膜上の溝に平坦化材を充填することを特徴
とする請求項２又は請求項３記載の半導体レーザの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18493394A JPH0851252A (ja) | 1994-08-05 | 1994-08-05 | 成膜方法及び半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18493394A JPH0851252A (ja) | 1994-08-05 | 1994-08-05 | 成膜方法及び半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851252A true JPH0851252A (ja) | 1996-02-20 |
Family
ID=16161893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18493394A Withdrawn JPH0851252A (ja) | 1994-08-05 | 1994-08-05 | 成膜方法及び半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851252A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080242A1 (en) * | 2001-03-29 | 2002-10-10 | Toyoda Gosei Co., Ltd. | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
| JP2008177414A (ja) * | 2007-01-19 | 2008-07-31 | Nec Corp | 面発光レーザ |
| JP2010141012A (ja) * | 2008-12-10 | 2010-06-24 | Panasonic Corp | 半導体レーザ装置及びその製造方法 |
| JP4698053B2 (ja) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
-
1994
- 1994-08-05 JP JP18493394A patent/JPH0851252A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002080242A1 (en) * | 2001-03-29 | 2002-10-10 | Toyoda Gosei Co., Ltd. | Method for manufacturing group-iii nitride compound semiconductor, and group-iii nitride compound semiconductor device |
| US7163876B2 (en) | 2001-03-29 | 2007-01-16 | Toyoda Gosei Co., Ltd | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device |
| JP4698053B2 (ja) * | 2001-03-29 | 2011-06-08 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
| JP2008177414A (ja) * | 2007-01-19 | 2008-07-31 | Nec Corp | 面発光レーザ |
| JP2010141012A (ja) * | 2008-12-10 | 2010-06-24 | Panasonic Corp | 半導体レーザ装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0155152B1 (en) | A semiconductor laser | |
| JPH0851252A (ja) | 成膜方法及び半導体レーザの製造方法 | |
| JPH0983071A (ja) | 半導体レーザ | |
| JP2937156B2 (ja) | 半導体レーザの製造方法 | |
| JPH03276786A (ja) | 半導体レーザ | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| US5805628A (en) | Semiconductor laser | |
| JP3453787B2 (ja) | 半導体レーザ及びその製造方法 | |
| US6261855B1 (en) | Method for fabricating a semiconductor optical device | |
| JP3233958B2 (ja) | 半導体積層構造の製造方法 | |
| JP2669142B2 (ja) | ウィンドウ構造半導体レーザの製造方法 | |
| JP4192324B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3287311B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2000031600A (ja) | 半導体レーザの製造方法 | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001044565A (ja) | 半導体レーザ素子、その製造方法及び光学部品 | |
| JPH114042A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JP2933163B2 (ja) | 可視光発光素子 | |
| JP2000068585A (ja) | 半導体レーザ | |
| JPH01115185A (ja) | 埋め込みヘテロ接合型半導体レーザ素子の製造方法 | |
| JP2001177183A (ja) | 半導体レーザの製造方法 | |
| JPH08139405A (ja) | 半導体レーザの製造方法 | |
| JPS6086889A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2000269606A (ja) | 半導体レーザ素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |