JPH01115185A - 埋め込みヘテロ接合型半導体レーザ素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低しきい値電流を有し、最低次安定モードでレ
ーザ発振する埋め込みヘテロ接合型半導体レーザ素子を
製造する方法に関する。

〔従来の技術〕

示す。第４図の素子は例えばｎ形ＧａＡｓ基板１の上に
ｎ形ΔＩ２ＧａＡｓの第１のクラッド層２．アンドープ
Δ１ＧａＡｓの活性層３．ｐ形ＡＪＧａＡｓの第２のク
ラッド層４．ｐ形ＧａＡｓのコンタクト層５をこの順に
形成し、さらに最上層に開口部を有するｎ形ＡｌＧａＡ
ｓの電流制限層６を備えた構造となっている。各層のＡ
１ＧａＡｓの組成割合はこの半導体レーザ素子の特性を
満足するように定められる。

このような上下方向のみ光損失の少ない電流制限層６で
囲まれたダブルヘテロ接合構造に対して、活性層３に注
入されるキャリアふよびキャリアの再結合時に放出され
る光を活性領域内に完全に閉じ込める構造とした埋め込
みヘテロ接合型半導体レーザ素子も開発されている。そ
の要部構成断面図を第５図に示し、第４図と共通な部分
を同一符号で表しである。第５図が第４図と異なる所は
活性層３が比較的混晶比の大きなｎ形Ａｊ７ＧａＡｓの
第１のクラッド層２とｐ形Ａ／！ＧａＡｓの第２のクラ
ッド層４、さらにアンドープ八ＡＧａＡｓの埋込層７に
よって完全に囲まれた構造となっていることである。こ
の構造では活性層３に注入されるキャリアが閉じ込めら
れるので素子の電界分布が安定になり、したがってレー
ザ発振しきい値電流を低減させ、発振モード、とくに横
モードの電流変化に対して安定となり、また活性層３の
幅を適切な大きさに定めることにより単一横モード発振
が可能になるなど、ＧａＡｓ　／　Ａ／ＧａＡｓ系埋め
込みヘテロ接合型半導体レーザ素子は通常のダブルヘテ
ロ接合型半導体レーザ素子では得ることができない優れ
た特性をもっている。このように埋め込みヘテロ接合型
半導体レーザ素子は安定な光源となることから、光情報
伝送、光情報処理の光源として用いるのが有望と見られ
ている。

この埋め込みヘテロ接合型半導体レーザ素子は一般に次
のように製造される。第６図はその主な製造工程図を示
したものである。まず例えば厚さ１００、ｕｍ、キャリ
ア濃度Ｉ　ＸＩＯ”ｃｍ−’のｎ形ＧａＡｓ結晶基板１
の上に厚さ１．５μｍ、キャリア濃度５Ｘ１０１７ｃｍ
−’のｎ形へ１ｏ、　４ｓＧａｏ、５ｓＡｓの第１のク
ラッド層２゜厚さ０．１７−１ｍのアンドープ八ｌｏ、
　＋＊Ｇａｏ、　ａＪｓの活性層３、厚さ０．１μｍ、
キャリア濃度５　ＸＩＯ１７ａｍ−’のｐ形Ａ１゜、　
４５Ｇａ０．５５＾Ｓの第２のクラッド層の一部４ａを
順次常圧ＭＯＣＶＤ法により、第１のエピタキシアル成
長を行う（第６図ａ）。続いて酸化膜（ＳｉＯ□）８を
スパッタで全面に付けた後、レジストを塗布し、フォト
リソグラフィにより、（Ｏ１１）面に垂直に２．７μｍ
幅のストライブを形成する。そしてレジストをマスクと
してまず）ＩＦ−ＮＨ４Ｆ水溶液でＳｉｎ、のバターニ
ングを行い、引き続きｌ（、ＰＯ，：Ｈ２Ｏ，：エチレ
ングリコール＝　１　：　１　：、１．６の溶液を用い
てストライプ以外の部分の第１のエピタキシアル成長層
を深さ０．３μｍエツチングし、ストライブ状のメサを
形成する。このとき活性層３の幅は２．５±０．２μｍ
におさめることができる（第６図ｂ）。次いで比抵抗５
　ＸＩＯ’Ω−ｃｆｆ１以上を有するアンドープＡｌｏ
、　３ｓＧａｏ、　６４ＡＳの埋込層７をメサ部両側面
に選択成長させ、その表面が第２のクラブト層の一部と
なる４ａの上面とほぼ揃うようにする。

この第２のエピタキシアル成長条件は減圧ＭＯＣＶＤ法
を用いて成長温度７００℃、リアクター圧力を１ＯＴｏ
ｒｒに制御する。その後マスク材の３１０□８をＨＦ系
エツチング液で除去する（第６図Ｃ）。次に第３のエピ
タキシアル成長として厚さ１．４μｍ。

キャリア濃度５　Ｘ　１０１７　Ｃ「３のｐ形Ａｌｏ、
　５ｓＧａｏ、　５ｓＡＳの第２クラッド層の大部分と
なる４ｂおよび厚さ０．５μｍ、キャリア濃度Ｉ　Ｘ１
０１ｅｃ＋ｒ３のｐ形ＧａＡｓのコンタクト層５を常圧
ＭＯＣＶＤにより８００℃で成長させる（第６図ｄ）。

なお第６図すで形成される４ａと第６図ｄで形成される
４ｂはこれらを一体とした第２のクラッド層４となるも
のであり、したがって第５図では単に第２のクラッド層
４として示しである。

かくして基板１上にエピタキシアル多層膜を形成し、そ
の後は上下両面にｐ側電極とｎ側電極を設けることによ
り埋込層を有するヘテロ接合型半導体レーザ素子が得ら
れるが第５図ではこれら側電極は図示を省略した。

第６図ａ　−ｄに示した工程による製造方法は活性層３
の横方向寸法の制御がしやすいという利点はあるものの
なお次のような問題点もある。

〔発明が解決しようとする問題点〕

埋め込みヘテロ接合型半導体レーザ素子の活性層の幅を
精度よく得るために行われる第６図ａ〜ｄの製造工程か
られかるようにＣ工程すなわち第３のエピタキシアル成
長を行う際に、Ｃ工程、Ｃ工程すなわち第１．第２のエ
ピタキシアル成長で形成した第２のクラッド層の一部と
なる４ａと埋込層５の上に第２のクラッド層の残部４ｂ
を成長させて第２のクラッド層４として形成しなければ
ならない。しかしながら第２のクラッド層の一部４ａと
埋込層７は非常に酸化しゃすいＡＩＧａＡｓの化合物で
あって、ＭＯＣＶＤ装置から一旦取り出すエツチング処
理などによって表面が酸化される。

そのため第３のエピタキシアル成長によって形成される
第２のクラッド層４とコンタクト層５の結晶性と表面伏
態が悪くなり、その結果素子面内の平坦度の均一性が損
なわれ、電気的特性も低下するようになる。したがって
前述した特徴をもち、有望視されている埋め込みヘテロ
接合型半導体レーザ素子を得る歩留りは極めて低く、工
業的に製造するための支障となっている。

本発明は上述の点に鑑みてなされたものであり、その目
的は低しきい値電流を有し、最低次安定モードでレーザ
発振するＧａＡｓ　／　ＡｌＧａＡｓ層の埋め込みヘテ
ロ接合型半導体レーザ素子のＡｌＧａＡｓ層を酸化させ
ることな（歩留りよくこの素子を製造する方法を提供す
ることにある。

〔問題点を解決するための手段〕

本発明は半導体基板（例えばｎ−ＧａＡｓ）上にまず第
１のクラッド層（ｎ　−ＡＩＧａＡｓ）　、活性層（ア
ンドープＡＩＧａＡｓ）　、第２のクラッド層（ｐ−Ａ
ｌＧａＡｓ層の一部および表面の保護層（アンドープＧ
ａＡｓ）　　をこの順に堆積形成する第１のエピタキシ
アル成長工程９次に第１のエピタキシアル成長層に酸化
膜（Ｓ＋０２）を付して選択的化学エツチングにより活
性層を含む所定幅のストライプ状メ今部を形成した後、
メサ部側面に埋込層（アンドープ八１ＧａＡｓ）とこの
埋込層の上に再び表面の保護層を形成する第２のエピタ
キシアル成長工程２次いで酸化膜を化学エツチングし、
保護層をサーマルエツチングしてこれらを除去した後、
第２のクラッド層とコンタクト層（ｐ　−ＧａＡｓ　）
を順次形成する第３のエピタキシアル成長工程を有する
埋め込みヘテロ接合型半導体レーデ素子の製造方法であ
る。

〔作用〕

本発明の製造方法は上述のように第１のエピタキシアル
成長工程でとくに表面保護層を設けることにより、メサ
エッチングを行うためのＳｉＯ□膜付のとき、第２のク
ラッド層の一部となるメサ部上面が酸化されるのを防ぎ
、さらに第２．のエピタキシアル成長工程で形成された
埋込層表面にもはじめの保護層と同様に第２の保護層を
設けて５Ｉ０２膜除去のとき埋込層表面が酸化されるの
を防いでいるために、第３のエピタキシアル成長工程で
形成される第２のクラッド層の残部は結晶成長に際して
表面酸化の影響を受けることなく、第２のクラッド層全
体の良好な結晶性が得られるようになる。

なおメサ部を形成した後の第１クラッド層の表面は主電
流の流れる領域ではないから酸化の影響を考慮してない
。

〔実施例〕

以下本発明を実施例に基づき説明する。

第１図は本発明の方法を用いた埋め込みヘテロ接合型半
導体レーザ素子の主な製造工程図を示したものであるが
、基本的には第６図で説明したのと同じであるから、重
複を避は主として第６Ｆ！！Ｊと異なる点について述べ
る。また素子を構成する各層の化合物半導体も第６図と
同じものが用いられるのでその説明は省略し、第６図と
同一符号で表しである。

まず第１図ａは第６図ａの第１のエピタキシアル成長工
程に相当するが、第１図では最上層に第２クラγド層の
一部となる４ａの表面が後工程で酸化されるのを防ぐた
めにアンドープＧａＡＳの第１の保護層９ａを２０人の
厚さに成長させる点で第６図とは異なる。第１図すはス
トライプ状のメサ部を形成した第６図すに対応している
。この過程で２のクラッド層の一部４ａの表面が酸化さ
れるのに対し、本発明の第１図すでは第１の保護層９ａ
で覆われているので４ａ表面に右ける酸化は生じない。

次に第１・図Ｃは埋込層７をメサ部両側面に成長させる
第２のエピタキシアル成長工程であって第６図Ｃに対応
するが、第１図Ｃではさらに埋込層７の表面にアンドー
プＧａＡＳを例えば２ＯＡの厚さに第２の保護層９ｂと
して形成する。その場合は第２の保護層９ｂと既に債層
されている第１の保護層９ａとの表面はほぼ揃うように
なるが必ずしも正確に同一平面とする必要はない。第１
のクラッド層２のメサ部以外の表面に対しては、その上
の埋込層７が電流ブロック層であるからとくに酸化防止
を考慮しなくてもよい。

そして酸化膜８を除去することにより、第１図ｄとなり
、第６図Ｃとほぼ同じ状態となる。ただ異なる所は第１
図ｄは表面全体が第１の保護層９ａと第２の保護層９ｂ
との両体護層で覆われており、第２のクラッド層の一部
４ａと埋込層７の表面はエツチング過程などを経てもそ
のとき酸化を生じないことである。次にこの積層体を再
びＭＯＣＶＤ装置に装入し、表面保護層９ａ、９ｂを除
去するためにサーマルエツチングを行う。その条件は８
５０℃３０分間であり、ＧａＡｓの８５０℃におけるエ
ツチング速度は１人／　ｍ　ｉ　ｎであるから、３０分
のサーマルエツチングによって第１．第２の保護層９ａ
、９ｂからなる全表面の保護層は完全に除去される。こ
のサーマルエツチング処理の温度と時間は、続いて行う
第３のエピタキシアル成長を行う温度１時間と比べて大
きな相違はないので、下地層に含まれているドーパント
が蒸発して失われることはない。

かくして第３のエピタキシアル成長工程に移るが、この
工程は第６図ｄと全く同じであって第２のクラッド層の
残部４ｂとコンタクト層５を成長させるものであるから
第１図には図示を省略した。ここまでの工程で第５図に
示したのと同じ構成のものが得られ、以後図示してない
ｐ側、ｎ側両電極を付し、通常のウェハープロセスを経
て埋め込みヘテロ接合型半導体レーザ素子を得ることが
できる。

以下本発明の方法により得られた埋め込みヘテロ接合型
半導体レーザ素子の電気的特性について述べる。、第２
図は電流−光出力特性線図であるが、比較のため第６図
に示した従来の製造工程により得られた素子の特性曲線
も併記しである。第２図において実線曲線イが本発明の
方法によるものであり、点線曲線口が従来法によるもの
を表している。第２図の曲線イは埋め込みヘテロ接合型
半導体素子に特有の低しきい値電流２３．５ｍＡが得ら
れるが、曲線口ではしきい値電流は２６ｍＡとなる。ま
た本発明により作製した素子と従来法により作製した素
子の中から、それぞれ任意に１００個ずつ取り出し、し
きい値電流のばらつきを調べた結果、従来法のものが２
６±７ｍＡであったのに対し、本発明のものは２３．１
七：ｍＡであり、平均値でｌＯ％程度しきい値電流が減
少している。また良品率の仕較では本発明によるものの
方が約３０％程度高くなる。

第３図は本発明の方法により得られた素子の光出力１０
ｍＷの場合における横モード特性を示す線図であり、±
２０°の範囲で−様な分布を示し、安定な横モード発振
が行われることがわかる。

以上のごとく本発明の方法を用いた方が、得られた半導
体レーザ素子の特性が従来法より向上するのは、従来は
第６図のように＋→第３のエピタキシアル成長を行うと
き酸化されたＡＩ　Ｇ　ａ　Ａ　Ｓ層表面に再成長して
いたのに対し、本発明では第１図のように酸化されてい
ないＡｊ’ＧａＡｓ層表面に再成長することができるた
め結晶性が良好で均一なものとなるからであり、その結
果特性のばらつきが小さく、シきい値電流が低下し、良
品率が増すのである。

〔発明の効果〕

埋め込みヘテロ接合型半導体レーザ素子は埋込層によっ
て電流をブロックし、注入キャリアを活性領域内に閉じ
込める構造の優れた特性を有するものであり、その製造
方法も化合物半導体の積層体をメサ形成することにより
活性層の幅を正確に制御できるという利点をもっている
が、この製造方法においてはメサ部上面と埋込層上面か
らなる表面全体がエツチング処理などの過程を経る間に
酸化し、そのため第２のクラッド層を積むエピタキシア
ル成長工程で良好な結晶性をもつ成長がなされず、半導
体レーザ素子の埋め込み型ヘテロ接合構造本来の電気的
特性と製造歩留りが十分に得られていなかったのに対し
て、本発明の方法によれば実施例で説明したように、第
１．第２のエピタキシアル成長工程で積層体表面にＧａ
Ａｓの保護層を設け、第３のエビクキシアル成長工程の
前にこの表面保護層をサーマルエツチング除去する工程
をとり入れたため、上記の酸化を生ずることなく、第３
のエピタキシアル成長工程で形成する第２のクラッド層
は良好な結晶性と表面状態が得られ、素子特性はしきい
値電流およびそのばらつきが低く、安定な横モード発振
が可能になるなどこの素子構造が有する本来の優れた特
性を発揮させることができ、しかも製造歩留りも向上す
るという大きな効果が得られた。

【図面の簡単な説明】

第１図は本発明による主な製造工程図、第２図は本発明
の方法により得られた半導体レーザ素子の電流−光出力
特性線図、第３図は同じく横モード特性線図、第４図は
ダブルヘテロ接合型半導体レーザ素子の要部構成断面図
、第５図は埋め込みヘテロ接合型半導体レーザ素子の要
部構成断面図。 第６図は同じ〈従来の主な製造工程図である。 １　基板（ｎ　−ＧａＡｓ）　、２　　第１のクラッド
層（ｎ　−ＡＩＧａＡｓ）、３　　活性層（アンドープ
、ＶＧａＡｓ）、４．４ａ、４ｂ　　第２のクラッド層
（ｐ−Ａ／ＧａＡｓ）、５　コンタクト層（ｐ　−Ｇａ
Ａｓ）　、７　　埋込層（アンドープＡｊ！ＧａＡｓ）
　、８　　酸化膜（Ｓｉｎ２）　、ｇ　ａ、　。 ９ｂ　保護層（アンドープＧａＡｓ　）。 篤　ｆ　図 ｔ　流　（ｍＡ） １２図 −２００＋２０ 轡　　戻　（°） 第　３　図 第４図 第　　５　図 第　６１￥１

Claims (1)

【特許請求の範囲】
1. １）半導体基板上に順次形成された第１のクラッド層、
   活性層、埋込層、第２のクラッド層およびコンタクト層
   を備え、所定幅をもつ活性層がストライプ状メサ部内で
   第１のクラッド層、埋込層および第２のクラッド層によ
   って取り囲まれた構造を有する埋め込みヘテロ接合型半
   導体レーザ素子を製造する方法であって、基板上にまず
   第１のクラッド層、活性層、第２のクラッド層の一部お
   よび第１の保護層をこの順に積層形成する第１のエピタ
   キシアル成長工程、次に第１のエピタキシアル成長によ
   り得られた積層体に酸化膜を付して選択的化学エッチン
   グにより活性層を含む所定幅のストライプ状メサ部を形
   成した後、埋込層とこの埋込層上に第２の保護層を形成
   する第２のエピタキシアル成長工程、次いで酸化膜を化
   学エッチング除去し、第１、第２の両保護層を同時にサ
   ーマルエッチングしてこれらを除去した後、第２のクラ
   ッド層の残部とコンタクト層を順次形成する第３のエピ
   タキシアル成長工程を有することを特徴とする埋め込み
   ヘテロ接合型半導体レーザ素子。