JPH08509581A

JPH08509581A - Ａ／ｄ変換器における構成素子のトレランス誤差補償方法

Info

Publication number: JPH08509581A
Application number: JP6523624A
Authority: JP
Inventors: ヴィルフリートテンテン，; エーベルハルトベール，; アルントガンガイ，
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1993-04-27
Filing date: 1994-04-13
Publication date: 1996-10-08
Also published as: DE4313745A1; DE59401612D1; EP0696394A1; WO1994026034A1; EP0696394B1; US5654708A

Abstract

(57)【要約】Ａ／Ｄ変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレランス誤差（許容偏差）を補償する方法であって、前記素子は１つの共通の線路に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで当該の最小の桁（位置、個所）値を有する素子は２倍設けられているようにした方法が提案される。該方法において、先ず、上記複数素子のうちの少なくとも１つ（Ｃ８）に第１電圧（Ｖｄｄ）が印加され、そして、比較的低い値を有するその他の素子（Ｃ１ａ〜Ｃ７）には第２の電位（Ｖｓｓ）が印加され、さらに、比較器（１２）により、上記の共通線路（１６）に両電位間の中（間）電位（Ｖｍ）が加わっているか否かをチェックする。上記共通線路（１６）に付加的に接続された補正素子（Ｃｋ）に可変の補正電圧（Ｖｋ）を供給し、該補正電圧を、上記共通線路（１６）にて比較器（１２）により当該の中（間）電位の検出されるまで調整し、さらに求められた補正電圧（Ｖｋ）を補正電圧として記憶する。これにより当該の構成素子の各々が個別に平衡調整され、トレランス誤差（許容偏差）がを補償され得る。ここで、そのつど別個の再校正（リキャリブレーション）が可能である。上記の再校正（リキャリブレーション）によってはＡ／Ｄ変換器の変換器動作がたんに短時間しか中断されず、そのようにして平衡調整されたコンデンサアレイを備えたＡ／Ｄ変換器の精密性及び直線性が著しく高い。

Description

【発明の詳細な説明】Ａ／Ｄ変換器における構成素子のトレランス誤差補償方法本発明は特許請求の範囲１の上位概念によるＡ／Ｄ変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレランス誤差（許容偏差、誤差）を補償する方法に関する。Ａ／Ｄ変換器の作成の際、通常使用される短チャネルのＣＭＯＳプロセスは高いトランジスタ実装（パッケージ）密度及びスイッチング速度に最適化されている。然しながらＡＳＩＣ設計においてはアナログ入力情報の更なる処理には益々高分解能且つ精度の高いＡ／Ｄ変換器が必要とされている。プロセス実行に基づき、極めて稀な場合においてしか高精度のアナログ素子（コンポーネント）例えば抵抗とかコンデンサは可用でない。それにより８ビット限界を越えての精度を達成するには調整平衡手法を用意しなければならない。ここにおいて、当該調整平衡の形式、様式によっては実質的に変換器の品質及び信頼性が定まる。Ａ／Ｄ変換器では屡々２進重み付けされたコンデンサアレイが使用される。容量の重み付け比、割合（ウエイティングレシオ）における精度不良により必然的に誤った変換結果を来す。当該の誤りによっては屡々仕様化された所定の枠を越える様々な非直線性が惹起される。例えば１２ビット変換器は１／２又は１／４ＬＳＢの精度で仕様的に表され得、ここで、上方の８ビットをコントロールする容量性アレーにて精度不良の際には数１０ＬＳＢの誤差を来し得る。下記の刊行物においてはすべて付加的なＤ／Ａ変換器で動作するＡ／Ｄ変換器における容量アレイに対する補正手法が公知である。（１）ＬＥＥＨ．Ｓ．，ＨｏｄｇｅｓＤ．Ａ．“Ｓｅｌｆ−ＣａｌｉｂｒａｔｉｏｎＴｅｃｈｎｉｑｕｅｆｏｒＡ／Ｄｃｏｎｖｅｒｔｅｒ”，ＩＥＥＥ，ＣＡＳ−３０，ｐｐ．１８８−１９０，Ｍａｒ．１９８３（２）ＴｕｋａｄａＴ．，ＴａｋａｇｉＫ．，ＫｉｔａＹ．，ＮａｇａｔａＭ．，“ＡｎＡｕｔｏｍａｔｉｃＥｒｒｏｒＣａｎｃｅｌｌａｔｉｏｎＴｅｃｈｎｉｑｕｅｆｏｒＨｉｇｈｅｒＡｃｃｕｒａｃｙＡ／ＤＣｏｎｖｅｒｔｅｒｓ”，ＩＥＥＥ，ＪｏｕｒｎａｌｏｆＳｏｌｉｄ−Ｓｔａｔｅ−Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．ＳＣ−１９，ＮＯ．２，ｐｐ．２６６−２６８，Ａｐｒ，１９８４（３）ＭａｔｓｕｙａＹ．，ＡｋａｚａｗａＫ．，ＩｗａｔａＡ．，“Ｈｉｇｈ−ＬｉｎｅａｒｉｔｙａｎｄＨｉｇｈ−ＳｐｅｅｄＣＭＯＳ１−ｃｈｉｐＡ／ＤＣｏｎｖｅｒｔｅｒ．Ａｌｌ−ＤｉｇｉｔａｌＬｉｎｅａｒｉｔｙＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ（ＬＥＣＳ）”，ＥｌｅｃｔｒｏｎｉｃｓａｎｄＣｏｍｍｕｎｉｃａｔｉｏｎｓｉｎＪａｐａｎ，Ｐａｒｔ２，Ｖｏｌ．７０，ｐｐ．７３−８４，１９８７（４）ＭｃＣｒｅａｒｙＪ．Ｌ，ＧｒａｙＰ．Ｒ．，“ＡＨｉｇｈ−Ｓｐｅｅｄ，Ａｌｌ−ＭＯＳＳｕｃｃｅｓｓｉｖｅｖｅＡｐｐｒｏｘｉｍｔｉｏｎＷｅｉｇｈｔｅｄＣａｐａｃｉｔｏｒＡ／ＤＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑｕｅ”ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．３８−３９，Ｆｅｂ．１９７５（５）ＭｃＣｒｅａｒｙＪ，Ｌ．，ＧｒａｙＰ．Ｒ．，“Ａｌｌ−ＭＯＳＣｈａｒｇｅＲｅｄｉｓｔｒｉｂｕｔｉｏｎＡｎａｌｏｇ−ｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑｕｅｓ−ＰａｒｔＩ”，ＩＥＥＥ，ＳＣ−１０，ｐｐ．３７１−３７９，Ｄｅｃ．１９７９当該の公知補正手法ではコンデンサアレイは全体的には補正されるが、個別の容量は他の容量の容量偏差と無関係に補正されるのではない。それにより通常作動中新たな校正（キャリブレーション）は変換過程の比較的長い中断なしでは行われ得ない。発明の利点本発明の補償方法においてはそれのメインクレームの特徴事項により得られる利点とするところは個々の構成部分（コンポーネント）、殊にコンデンサの個別の補正により他の構成部分（コンポーネント）に無関係に、それぞれの個別の構成部分（コンポーネント）の新たな校正（キャリブレーション）が可能になり、ここで、その都度、変換過程のごく短時間の中断しか必要でなくなる。さらに個々の構成部分（コンポーネント）のトレランス誤差の補正によっては全体的に領域全体に亘り著しく精密のＡ／Ｄ変換が可能になる。引用請求項にて規定された手段によってはメインクレーム中に特定された補償方法の有利な発展形態及び改善が可能である。特に有利であるのは．第１、第２電位の入れ替え状態のもとで、当該プロセスが反復され、上記の双方の検出された補正電圧の平均値形成が実施され、補正値として平均値が記憶されるようにしたのである。場合により生じる中（間）電位の不正確性は次のようにして自動的に補償され、その結果中（間）電位の形成も比較的不正確に行われてもよく、Ａ／Ｄ変換器の精度に影響を及ぼさない。有利には構成部分に対して相応に１つの補正値が求められ、記憶される（有利にはデジタル形式で）。比較器による補償平衡の有利な手法を次のようにして実施し得る、すなわち、補正電圧はわずかな電圧変化量を有する交流信号シーケンスとして形成され、そして、相応の出力信号状態遷移が比較器にて平衡調整の達せられたものと評価されるのである。Ａ／Ｄ変換器の通常動作中常時の再校正（リキャリブレーション）を達成するため、Ａ／Ｄ変換器の動作中断の間中その都度順次補正値の再校正（リキャリブレーション）が行われ、ここで、各動作中断ごとに少なくとも１つの補正値が再校正可能であるようにするのである。勿論次ぎのようにすることも可能である。即ち、そのつどすべての補正値が１つの作動ポーズ中又は要求に応じて再校正されるのである。再校正（リキャリブレーション）プロセスにおいて新たに求められた補正値の有意の差異を補償するため有利には補正値再校正の際有意の差異の減衰のため平滑化プロセスが、ＬＰＦの形式で実施されるのである。それにより、起こる虞のあるノイズに基づく著しい偏差は阻止され得る。記憶された補正値はＡ／Ｄ変換器の規定通りの作動の際順次各変換ステップごとに相応に考慮されるのである。それにより各変換ステップは最高の精度で実施される。所定の所期条件を達成するため、補正値の検出叉は再校正（リキャリブレーション）の実施の前にコンデンサとして構成されたすべての構成素子が放電されるようにしたのである。このために殊に両端子は負電位に置かれる。図面本発明の１実施例が図示されており、以下詳述する。図１はコンデンサアレイのトレランス（偏差）の補償のための補償装置付きのＡ／Ｄ変換器のブロック接続図である。図２はＡ／Ｄ変換及び補償実施のための所要のスイッチと関連付けて示すコンデンサアレイのブロック接続図である。実施例の説明図１に示すＡ／Ｄ変換器では多数のスイッチを備えたコンデンサアレイが制御装置１１（ＳＡＲレジスタ及びアレイ制御部）により制御される。コンデンサアレイ１０は出力側にて比較器１２を有し、該比較器は制御装置１１にのみならず、校正（キャリブレーション）ー及び補正モジュール１３にも介入的に操作作用を及ぼす。（以下たんにモジュールと称する）当該モジュール１３は補正デジタル−アナログ変換器１４を介してコンデンサアレイ１０に介入的に作用し、殊に補正電圧Ｋｖを送出する（その詳細は後述する）。上記の補正デジタル−アナログ変換器１４は以下簡単にＤ／Ａ変換器と称される。中央制御ユニット１５（これは図示してないそれ自体公知の形式でクロックデコーダを有する）は制御装置１１及びモジュール１３を制御する。さらに、制御装置１１及びモジュール１３は相互に作用を及ぼし合う。図２にはコンデンサアレイ１０がより詳細に示してある。上記コンデンサアレイ１０は実質的に補正コンデンサＣｋと、９つの作動コンデンサ、即ちＣ１ａ、Ｃ１ｂ、Ｃ２〜Ｃ８から成る。コンデンサＣ８は最高の容量を有し、ここで、それぞれ次のコンデンサは半分の容量を有する。コンデンサＣ１ａ、Ｃ１ｂは同じ容量値（これは最小の容量値を成す）を有する。すべてのコンデンサは１つの共通の中央線路１６に接続されており、該中央線路は比較器１２を介して制御装置１１及びモジュール１３に接続されている。コンデンサＣ３〜Ｃ７は簡単のため図示されていない。作動コンデンサの数によってはＡ／Ｄ変換器の精度、つまり、それのビット数が定まる。デジタル値に変換さるべきアナログ入力電圧Ｖｉは可制御スイッチ１７を介してコンデンサアレイ１０に供給され、ここで、当該スイッチ１７は更なるスイッチ１８〜２２を介してすべてのコンデンサと接続されている（勿論亦図示していない更なるスイッチを介して図示していないコンデンサＣ３〜ｃ７にも接続されている）。上方の電圧電位Ｖｄｄは更なるスイッチ２３〜２６を介して作動コンデンサＣ１ａ〜Ｃ８に接続されている。さらに、下方電位Ｖｄｄはスイッチ２７〜３０を介して作動コンデンサＣ１ａ〜Ｃ８に印加可能である。当該電位ＶｄｄとＶｓｓとの平均値を成す中（間）電位Ｖｍは更なるスイッチ３１を介しては中央線路１６に印加可能であり、そして更なるスイッチ３２を介しては次のような線路にて印加可能である、即ちスイッチ１７を介してはアナログ入力電圧Ｖｉの供給を受け得る線路に印加可能である。補償電圧Ｖｋはスイッチ３３を介して補正コンデンサＣｋに供給され得る。図示の装置構成の代わりに、当該の補正コンデンサＣＫに中（間）電位Ｖｍが、スイッチ１６を介して別個に供給されてもよく、即ち中央線路１６に印加可能な中（間）電位に無関係に生成される中（間）電位が別個に供給されてもよい。このことは実際上屡々実現される。その種Ａ／Ｄ変換器の動作は以後説明さるべき素子トレランス誤差の補償を除けば公知であり、よって、それについては略述する。先ず、スイッチ１７、１９〜２２の閉成により入力電圧Ｖｉはすべての作動コンデンサＣ１ａ〜Ｃ８に加えられ、一方スイッチ３１の閉成により対向する端子にて中（間）電位Ｖｍが加えられる。そこですべてのスイッチが再び開かれ、そして、スイッチ２６，２７〜２９が閉成される。それにより、最高の容量を有するコンデンサＣ８に上方の電圧が加わり、その他のコンデンサには下方の電圧Ｖｓｓが加わる。それにより先行して加わっている中（間）電位Ｖｍに比してより高い電位が中（間）線路１６に加わると、比較器１２は応答し、スイッチ２６は再び開かれ、スイッチ３０はその他の（残りの）変換時間に対して閉じられる。そこで、その次ぎにより低い（容量の）コンデンサＣ１（図示せず）にて電圧Ｖｄｄの代わりに電圧Ｖｓｓが加えられる。ここでも、比較器１２が応答するか否かが観測される。比較器が応答しない場合、電圧Ｖｄｄは当該コンデンサＣ７に加わったままであり、次のコンデンサＣ６は電位Ｖｓｓの代わりに電位Ｖｄｄを印加される。その都度毎に比較器１２が応答するか否かが調べられ、そして、応答する場合には電圧は再び切り離されＶｓｓに対する所属のスイッチは−−既述のように−−更なる変換時間に対して設定され、そしてそうでない場合にはそれぞれのコンデンサに印加されたままである。当該の過程がすべてのコンデンサＣ１ａ〜Ｃ８に対して実施された場合、電位Ｖｄｄの加わるスイッチによりデジタル語が生じ、該デジタル語はアナログ入力電圧Ｖｉに相応する。上記デジタル語は比較器１２を介してそれぞれのステップに相応して制御装置１１内へ供給され、そこから出力され得る。上述のＡ／Ｄ変換器の精度は殊にコンデンサの容量値の精度により定まる。所望の精度は実際上認容可能なコストでは達成され得ないので、当該コンデンサのトレランス誤差の補償が行われる。このためにスイッチ１７は継続的に開放状態におかれている、それというのはアナログ入力電圧は当該過程には関与しないからである。先ず、すべてのコンデンサが放電される。このことはスイッチ１８〜２２及び３１、３２の閉成により行われる。それによりすべてのコンデンサの両端子にて中（間）電位Ｖｍが加わる。当該電位は電位ＶｄｄとＶｓｓとの間の中（間）電位を表わし、例えば分圧器により形成され得る。ここにおいて、精度は問題にならなくなる。これについては以下後述する。そこで、すべてのスイッチが再び開かれ、次いで、スイッチ２７〜２９及び２６が閉じられる。それにより、最大容量を有するコンデンサＣ８には高い方の電圧Ｖｄｄが加わり、そしてその他の作動コンデンサＣ１ａ〜Ｃ７には低い方の電圧ＴＶｓｓが加わる。すべての容量値が精確に一致するとしたら、今や中央線路１６には厳密に中（間）電位Ｖｍが加わることになる、それというのはコンデンサＣ１ａ〜Ｃ７の容量値の和はＣ８の容量に相応するからである。２進重み付けされた完全な容量配列（アレイ）の場合にのみ精確な電荷分割が達成され得ることとなる。当該アレイのコンデンサの容量値のいずれのばらつきによっても必然的に理想中（間）電位からの偏差を来す。当該偏差は比較器１２を用いて検出され、該比較器は中（間）電位１６上に生じる電位を中（間）電位Ｖｍと比較する。１つの変換サイクルが完全に実施された後、生じた中（間）電位にはわずかな電圧変化例えば±１／２ＬＳＢを有する状態遷移信号が重畳される。比較器１２の出力側に相応の状態遷移信号が検出されると、調整平衡状態は見出されたのである。そうでない場合には出力側は２つの可能な信号レベルのうちの１つにおかれ、それによりモジュール１３を介して補正信号が生ぜしめられ、該補正信号はＤ／Ａ変換器１４にて補正電圧Ｖｋに変換され、閉成されたスイッチ３３を介して補正コンデンサＣｋに供給される。上記補正電圧Ｖｋは平衡調整状態が見出されるまで変化される。相応の補正信号はデジタル補正値としてモジュール１３のメモリ３４中に一時補正値として固定的に保持される。そこで、スイッチ２７〜２９及び２６は開かれ、その代わり、スイッチ２３〜２５及び３０が閉じられる。それによりコンデンサＣ８に今や電圧Ｖｓｓが加わり、その他のコンデンサには電圧Ｖｄｄが加わる。その際更なる相応の平衡調整が行われ、そして、求められた補正値は第２の一時的補正値として固定的に保持される。比較電圧として比較器１２により評価された中間電位Ｖｍは精確な理想的中間電圧であるとすれば、当該の双方の一時的補正値は同じものとなる。理想的中間電圧からの偏差のある場合には一時的補正値も相互間で偏差が存在する。そこで当該の２つの一時的補正値間で平均値のみが形成され、当該の平均値は最高容量値のコンデンサＣ８に対する精確な補正値として記憶されさえすればよい。そのようにして、理想的中間電圧の電圧Ｖｍからの偏差が自動的に補償される。そこで、上述のプロシージャ（手順）はその他の、作動コンデンサＣ１ａ〜Ｃ７に対して相応に実施され、その結果終わりに補正値が形成され、該補正値は補正さるべき作動コンデンサに所属するアドレスのもとでメモリ３４内に記憶される。当該校正（キャリブレーション）の実施された後、制御装置１１（これは就中コンデンサアレイ１０にスイッチ制御を行わせる）はＡ／Ｄ変換器を作動状態“ 変換”へもたらす（制御する）。当該の状態の間中、上記変換器は冒頭に述べた形式で動作する。ここで、内部的時間制御を介して、又は必要な場合は外部から再校正（リキャリブレーション）が要求され得る。そのような再校正（リキャリブレーション）は順次行われ、ここで最も上方のビットから始まるが、但し、各要求ごとに１つのコンデンサの再校正（リキャリブレーション）のみが行われる。それにより、変換サイクルはたんに短時間中断されるに過ぎない。勿論。基本的にはサイクリックに、又は要求のある際に１揃いの再校正（リキャリブレーション）を実施することも可能である。再校正（リキャリブレーション）プロセスには平滑化アルゴリズムが用意され、該アルゴリズムはその都度見出された補正値にて、ＬＰＦ機能（関数）に類似して有意の差異を減衰する。それにより、例えばノイズにより形成された極端な偏差が変換過程に重大な影響を及ぼし得ないようになる。なお、注記すべきことには本発明はコンデンサのトレランス誤差の校正（キャリブレーション）ないし補正に限定されない。相応の補償は１つアレイにて記憶されたＡ／Ｄ変換器の他の構成素子、例えば、抵抗、電源等に対しても行われる。例えば抵抗の場合最も高いコンダクタンス値の抵抗は最高容量値のコンデンサに相応する。次ぎに、上述の校正（キャリブレーション）プロセスをそれの数学的表現形態で説明する。理想的中間電圧Ｖｍの場合に補償のため形成される補正電圧Ｖｋは以下の式により表現される。ここにおいてＣ（ｉ）は校正さるべき容量であり、Ｃ（ｊ）は比較的小さな重みを有するすべての容量であり，Ｃｋは補正容量である。Δの記号はそれぞれ理想値からの偏差を意味する。次式（２）は理想値からの偏差の考慮下で、及び最も上方の（高い）容量Ｃ８のＶｄｄへの接続のもとで、亦残りの（他の）容量の、Ｖｓｓへの接続の際生じる補正電圧Ｖｋ′を表す。次式（３）は各容量の逆の電位接続の際（Ｖｄｄ、Ｖｓｓの入替）生じる補正電圧Ｖｋ″を表す。式（２）と（３）の平均値によっては式（４）による精確な補正電圧Ｖｋが得られる。上記の補正電圧により補正コンデンサＣｋが充電される。既述のように当該電圧に割り当てられたデジタル語がメモリ３４内にその都度校正（キャリブレーション）されたコンデンサのアドレスの下に記憶される。それにより、それぞれのビットに所属する補正値が可用になる。それに所属する補正電圧は変換動作中それぞれのビットステップにて前もって補正アルゴリズムに加えられる。その場合上記補正アルゴリズムは次式（５）〜（７）により表される。ここにおいて、Ｖ（Ｒｅｇ（ｉ，ｈｉｇｈ））は補正電圧の重み付けられらた和であり、ここで、上記補正電圧に就いては比較器により出力レベルＨＩＧＨで判定したものである。当該値はモジュールＢの補助レジスタ内に記憶されているここにおいて、Ｖ（Ｒｅｇ（ｉ，ｌｏｗ））は補正電圧の重み付けられらた和であり、ここで、上記補正電圧に就いては比較器により出力レベルＬＯＷで判定したものである。当該値はモジュール１３の作業レジスタ、例えば、メモリ３４内に記憶されている。等価なデジタル語は一時記憶され、そして補正値が有効であると認められると、当該語は最終的にメモリ３４内に記憶される。Ｖ（Ｋｏｒｒ，ｉ）はビットｉの場合における比較器判別のための計算された補正電てはビットｊの比較器判別（機能）が包含され得るようになる。Ｃｊの重み付けの場合は次のようになった。

【手続補正書】特許法第１８４条の８【提出日】１９９５年１月３０日【補正内容】下記の刊行物においてはすべて付加的なＤ／Ａ変換器で動作するＡ／Ｄ変換器における容量アレイに対する補正手法が公知である。（１）ＬＥＥＨ．Ｓ．，ＨｏｄｇｅｓＤ．Ａ．“Ｓｅｌｆ−ＣａｌｉｂｒａｔｉｏｎＴｅｃｈｎｉｑｕｅｆｏｒＡ／Ｄｃｏｎｖｅｒｔｅｒ”，ＩＥＥＥ，ＣＡＳ−３０，ｐｐ．１８８−１９０，Ｍａｒ．１９８３（２）ＴｕｋａｄａＴ．，ＴａｋａｇｉＫ．，ＫｉｔａＹ．，ＮａｇａｔａＭ．，“ＡｎＡｕｔｏｍａｔｉｃＥｒｒｏｒＣａｎｃｅｌｌａｔｉｏｎＴｅｃｈｎｉｑｕｅｆｏｒＨｉｇｈｅｒＡｃｃｕｒａｃｙＡ／ＤＣｏｎｖｅｒｔｅｒｓ”，ＩＥＥＥ，ＪｏｕｒｎａｌｏｆＳｏｌｉｄ−Ｓｔａｔｅ−Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．ＳＣ−１９，ＮＯ．２，ｐｐ．２６６−２６８，Ａｐｒ，１９８４（３）ＭａｔｓｕｙａＹ．，ＡｋａｚａｗａＫ．，ＩｗａｔａＡ．，“Ｈｉｇｈ−ＬｉｎｅａｒｉｔｙａｎｄＨｉｇｈ−ＳｐｅｅｄＣＭＯＳ１− ｃｈｉｐＡ／ＤＣｏｎｖｅｒｔｅｒ．Ａｌｌ−ＤｉｇｉｔａｌＬｉｎｅａｒｉｔｙＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎ（ＬＥＣＳ）”，ＥｌｅｃｔｒｏｎｉｃｓａｎｄＣｏｍｍｕｎｉｃａｔｉｏｎｓｉｎＪａｐａｎ，Ｐａｒｔ２，Ｖｏｌ．７０，ｐｐ．７３−８４，１９８７（４）ＭｃＣｒｅａｒｙＪ．Ｌ，ＧｒａｙＰ．Ｒ．，“ＡＨｉｇｈ−Ｓｐｅｅｄ，Ａｌｌ−ＭＯＳＳｕｃｃｅｓｓｉｖｅＡｐｐｒｏｘｉｍａｔｉｏｎＷｅｉｇｈｔｅｄＣａｐａｃｉｔｏｒＡ／ＤＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑｕｅ” ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．３８−３９，Ｆｅｂ．１９７５（５）ＭｃＣｒｅａｒｙＪ，Ｌ．，ＧｒａｙＰ．Ｒ．，“Ａｌｌ−ＭｏｓＣｈａｒｇｅＲｅｄｉｓｔｒｉｂｕｔｉｏｎＡｎａｌｏｇ−ｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑｕｅｓ−ＰａｒｔＩ”，ＩＥＥＥ，ＳＣ−１０，ｐｐ．３７１−３７９，Ｄｅｃ．１９７９当該の公知補正手法ではコンデンサアレイは全体的には補正されるが、個別の容量は他の容量の容量偏差と無関係に補正されるのではない。それにより通常作動中新たな校正（キャリブレーション）は変換過程の比較的長い中断なしでは行われ得ない。ＥＰ６４１４７Ａ３から公知のＡ／Ｄ変換器では多数の同種のコンデンサが使用され、上記コンデンサの容量値はそれぞれ構成素子ごとに半分にされる。最も小さい桁（位置）の構成素子は二重に設けられている。電位の印加により所定の構成素子が比較的に低い桁（位置）値を有するその他の構成素子と比較され、その際コンデンサにて生じる電圧が基準電圧と比較される。ここで、順次すべてのコンデンサが相互に比較される。発明の利点本発明の補償方法においてはそれのメインクレームの特徴事項により得られる利点とするところは個々の構成部分（コンポーネント）、殊にコンデンサの個別の補正により他の構成部分（コンポーネント）に無関係に、それぞれの個別の構成部分（コンポーネント）の新たな校正（キャリブレーション）が可能になり、ここで、その都度、変換過程のごく短時間の中断しか必要でなくなる。さらに個々の構成部分（コンポーネント）の偏差トレランスの補正によっては全体的に領域全体に亘り著しく精密のＡ／Ｄ変換が可能になる。【手続補正書】特許法第１８４条の８【提出日】１９９５年４月１２日【補正内容】請求の範囲１．Ａ／Ｄ変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレランス誤差（許容偏差）を補償する方法であって、前記素子は１つの共通の線路に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで当該の最小の桁（位置、個所）値を有する素子は２倍設けられているようにした方法であって、１つの所定の構成素子が比較的低い桁（位置）値を有する他の構成素子と比較され、ここで、電位が当該構成素子に加えられ、その際生じる電位が比較器（１２）にて基準電圧と比較されるようにした当該方法において上記複数素子のうちの少なくとも１つ（Ｃ８）に第１電圧（Ｖｄｄ）が印加され、そして、比較的低い値を有するその他の素子（Ｃ１ａ〜Ｃ７）には第２の電位（Ｖｓｓ）が印加され、さらに、比較器（１２）により、上記の共通線路（１６）に前記両電位（Ｖｄｄ，Ｖｓｓ）間の中（間）電位（Ｖｍ）が加わっているか否かをチェックし、上記共通線路（１６）に付加的に接続された補正素子（Ｃｋ）に可変の補正電圧（Ｖｋ）を供給し、該補正電圧を、上記共通線路（１６）にて比較器（１２）により当該の中（間）電位の検出されるまで平衡調整し、さらに求められた補正電圧（Ｖｋ）を補正電圧として記憶することを特徴とするＡ／Ｄ変換器における構成素子のトレランス誤差補償方法。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ガンガイ，アルントドイツ連邦共和国 72800 エニンゲンインデアゾンマーハルデ 12 【要約の続き】され得る。ここで、そのつど別個の再校正（リキャリブレーション）が可能である。上記の再校正（リキャリブレーション）によってはＡ／Ｄ変換器の変換器動作がたんに短時間しか中断されず、そのようにして平衡調整されたコンデンサアレイを備えたＡ／Ｄ変換器の精密性及び直線性が著しく高い。

Claims

【特許請求の範囲】１．Ａ／Ｄ変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレランス誤差（許容偏差）を補償する方法であって、前記素子は１つの共通の線路に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで当該の最小の桁（位置、個所）値を有する素子は２倍設けられているようにした方法において、上記複数素子のうちの少なくとも１つ（Ｃ８）に第１電圧（Ｖｄｄ）が印加され、そして、比較的低い値を有するその他の素子（Ｃ１ａ〜Ｃ７）には第２の電位（Ｖｓｓ）が印加され、さらに、比較器（１２）により、上記の共通線路（１６）に両電位（Ｖｄｄ，Ｖｓｓ）間の中（間）電位（Ｖｍ）が加わっているか否かをチェックし、上記共通線路（１６）に付加的に接続された補正素子（Ｃｋ）に可変の補正電圧（Ｖｋ）を供給し、該補正電圧を、上記共通線路（１６）にて比較器（１２）により当該の中（間）電位の検出されるまで平衡調整し、さらに求められた補正電圧（Ｖｋ）を補正電圧として記憶することを特徴とするＡ／Ｄ変換器における構成素子のトレランス誤差補償方法。２．第１、第２電位（Ｖｄｄ，Ｖｓｓ）の入れ替え状態のもとで、当該プロセスが反復され、上記の双方の検出された補正電圧の平均値形成が実施され、補正値として平均値が記憶されるようにした請求の範囲１記載の方法。３．各構成部分（Ｃ１ａ〜Ｃ８）に対して相応の形式で補正値が求められ、記憶される請求の範囲１又は２記載の方法。４．Ａ／Ｄ変換器の動作中断の間中その都度順次補正値の再校正（リキャリブレーション）が行われ、ここで、各動作中断ごとに少なくとも１つの補正値が再校正される請求の範囲３記載の方法。５．そのつどすべての補正値が１つの作動ポーズ中又は要求に応じて再校正される請求の範囲３又は４記載の方法。６．上記補正値はデジタル形式で記憶される請求の範囲１から５までのうちいずれか１項記載の方法。７．補正電圧（Ｖｋ）はわずかな電圧変化量を有する交流信号シーケンスとして形成され、当該の形式で比較器（１２）に比較電圧として供給され、そして、相応の出力信号状態遷移が比較器（１２）にて平衡調整の達せられたものとして評価される請求の範囲１から６までのうちいずれか１項記載の方法。８．補正値再校正の際有意の差異の減衰のため平滑化プロセスが、ＬＰＦの形式で実施される請求の範囲１から７までのうちいずれか１項記載の方法。９．記憶された補正値はＡ／Ｄ変換器の規定通りの作動の際順次各変換ステップごとに相応に考慮される請求の範囲１から８までのうちいずれか１項記載の方法。１０．同種の構成素子（Ｃ１ａ〜Ｃ８）として、そして、補正構成素子（ＣＣｋ）としてコンデンサが使用される請求の範囲１から９までのうちいずれか１項記載の方法。１１．補正値の再校正（リキャリブレーション）の実施の前にすべてのコンデンサ（Ｃｋ，Ｃ１ａ〜Ｃ８）が放電されるようにした請求の範囲１０記載の方法。１２．前記コンデンサ（Ｃｋ，Ｃ１ａ〜Ｃ８）の放電のためそれぞれ２つの端子が中（間）電位（Ｖｍ）におかれるようにした請求の範囲１１記載の方法。