JPH08509581A - A/d変換器における構成素子のトレランス誤差補償方法 - Google Patents
A/d変換器における構成素子のトレランス誤差補償方法Info
- Publication number
- JPH08509581A JPH08509581A JP6523624A JP52362494A JPH08509581A JP H08509581 A JPH08509581 A JP H08509581A JP 6523624 A JP6523624 A JP 6523624A JP 52362494 A JP52362494 A JP 52362494A JP H08509581 A JPH08509581 A JP H08509581A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- voltage
- converter
- potential
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
A/D変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレランス誤差(許容偏差)を補償する方法であって、前記素子は1つの共通の線路に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで当該の最小の桁(位置、個所)値を有する素子は2倍設けられているようにした方法が提案される。該方法において、先ず、上記複数素子のうちの少なくとも1つ(C8)に第1電圧(Vdd)が印加され、そして、比較的低い値を有するその他の素子(C1a〜C7)には第2の電位(Vss)が印加され、さらに、比較器(12)により、上記の共通線路(16)に両電位間の中(間)電位(Vm)が加わっているか否かをチェックする。上記共通線路(16)に付加的に接続された補正素子(Ck)に可変の補正電圧(Vk)を供給し、該補正電圧を、上記共通線路(16)にて比較器(12)により当該の中(間)電位の検出されるまで調整し、さらに求められた補正電圧(Vk)を補正電圧として記憶する。これにより当該の構成素子の各々が個別に平衡調整され、トレランス誤差(許容偏差)がを補償され得る。ここで、そのつど別個の再校正(リキャリブレーション)が可能である。上記の再校正(リキャリブレーション)によってはA/D変換器の変換器動作がたんに短時間しか中断されず、そのようにして平衡調整されたコンデンサアレイを備えたA/D変換器の精密性及び直線性が著しく高い。
Description
【発明の詳細な説明】
A/D変換器における構成素子の
トレランス誤差補償方法
本発明は特許請求の範囲1の上位概念によるA/D変換器にて一連の同種素子
、例えばコンデンサ、抵抗、電源等のトレランス誤差(許容偏差、誤差)を補償
する方法に関する。
A/D変換器の作成の際、通常使用される短チャネルのCMOSプロセスは高
いトランジスタ実装(パッケージ)密度及びスイッチング速度に最適化されてい
る。然しながらASIC設計においてはアナログ入力情報の更なる処理には益々
高分解能且つ精度の高いA/D変換器が必要とされている。プロセス実行に基づ
き、極めて稀な場合においてしか高精度のアナログ素子(コンポーネント)例え
ば抵抗とかコンデンサは可用でない。それにより8ビット限界を越えての精度を
達成するには調整平衡手法を用意しなければならない。ここにおいて、当該調整
平衡の形式、様式によっては実質的に変換器の品質及び信頼性が定まる。A/D
変換器では屡々2進重み付けされたコンデンサアレイが使用される。容量の重み
付け比、割合(ウエイティングレシオ)における精度不良により必然的に誤った
変換結果を来す。当該の誤りによっては屡々仕様化され
た所定の枠を越える様々な非直線性が惹起される。例えば12ビット変換器は1
/2又は1/4LSBの精度で仕様的に表され得、ここで、上方の8ビットをコ
ントロールする容量性アレーにて精度不良の際には数10LSBの誤差を来し得
る。
下記の刊行物においてはすべて付加的なD/A変換器で動作するA/D変換器
における容量アレイに対する補正手法が公知である。
(1)LEE H.S.,Hodges D.A.“Self−Calibra
tion Technique for A/D converter”,IE
EE,CAS−30,pp.188−190,Mar.1983
(2)Tukada T.,Takagi K.,Kita Y., Naga
ta M.,“AnAutomatic Error Cancellatio
n Technique for HigherAccuracy A/D C
onverters”,IEEE,Journal of Solid−Sta
te−Circuits,Vol.SC−19,NO.2,pp.266−26
8,Apr,1984
(3)Matsuya Y.,Akazawa K.,Iwata A.,“H
igh−Linearity and High−Speed CMOS
1−chip A/D Converter.All−Digital Lin
earity Error Correction (LECS)”,Elec
tronics and Communications in Japan
,Part 2,Vol.70,pp.73−84,1987
(4)McCreary J.L,Gray P.R.,“A High−Sp
eed,All−MOS Successiveve Approximtio
n Weighted Capacitor A/D Conversion
Technique”ISSCC Dig.Tech.Papers,pp.3
8−39,Feb.1975
(5)McCreary J,L., Gray P.R.,“All−MOS
Charge Redistribution Analog−to Dig
ital Conversion Techniques−Part I”,I
EEE,SC−10,pp.371−379,Dec.1979
当該の公知補正手法ではコンデンサアレイは全体的には補正されるが、個別の容
量は他の容量の容量偏差と無関係に補正されるのではない。それにより通常作動
中新たな校正(キャリブレーション)は変換過程の比較的長い中断なしでは行わ
れ得ない。
発明の利点
本発明の補償方法においてはそれのメインクレームの特徴事項により得られる
利点とするところは個々の構成部分(コンポーネント)、殊にコンデンサの個別
の補正により他の構成部分(コンポーネント)に無関係に、それぞれの個別の構
成部分(コンポーネント)の新たな校正(キャリブレーション)が可能になり、
ここで、その都度、変換過程のごく短時間の中断しか必要でなくなる。さらに個
々の構成部分(コンポーネント)のトレランス誤差の補正によっては全体的に領
域全体に亘り著しく精密のA/D変換が可能になる。
引用請求項にて規定された手段によってはメインクレーム中に特定された補償
方法の有利な発展形態及び改善が可能である。
特に有利であるのは.第1、第2電位の入れ替え状態のもとで、当該プロセス
が反復され、上記の双方の検出された補正電圧の平均値形成が実施され、補正値
として平均値が記憶されるようにしたのである。場合により生じる中(間)電位
の不正確性は次のようにして自動的に補償され、その結果中(間)電位の形成も
比較的不正確に行われてもよく、A/D変換器の精度に影響を及ぼさない。
有利には構成部分に対して相応に1つの補正値が求められ、記憶される(有利
にはデジタル形式で)。比較器による補償平衡の有利な手法を次のようにして実
施し得る、すなわち、補正電圧はわずかな電圧変化量
を有する交流信号シーケンスとして形成され、そして、相応の出力信号状態遷移
が比較器にて平衡調整の達せられたものと評価されるのである。A/D変換器の
通常動作中常時の再校正(リキャリブレーション)を達成するため、A/D変換
器の動作中断の間中その都度順次補正値の再校正(リキャリブレーション)が行
われ、ここで、各動作中断ごとに少なくとも1つの補正値が再校正可能であるよ
うにするのである。勿論次ぎのようにすることも可能である。即ち、そのつどす
べての補正値が1つの作動ポーズ中又は要求に応じて再校正されるのである。
再校正(リキャリブレーション)プロセスにおいて新たに求められた補正値の
有意の差異を補償するため有利には補正値再校正の際有意の差異の減衰のため平
滑化プロセスが、LPFの形式で実施されるのである。それにより、起こる虞の
あるノイズに基づく著しい偏差は阻止され得る。
記憶された補正値はA/D変換器の規定通りの作動の際順次各変換ステップご
とに相応に考慮されるのである。それにより各変換ステップは最高の精度で実施
される。
所定の所期条件を達成するため、補正値の検出叉は再校正(リキャリブレーシ
ョン)の実施の前にコンデンサとして構成されたすべての構成素子が放電される
ようにしたのである。このために殊に両端子は負電位
に置かれる。
図面
本発明の1実施例が図示されており、以下詳述する。
図1はコンデンサアレイのトレランス(偏差)の補償のための補償装置付きの
A/D変換器のブロック接続図である。
図2はA/D変換及び補償実施のための所要のスイッチと関連付けて示すコン
デンサアレイのブロック接続図である。
実施例の説明
図1に示すA/D変換器では多数のスイッチを備えたコンデンサアレイが制御
装置11(SARレジスタ及びアレイ制御部)により制御される。コンデンサア
レイ10は出力側にて比較器12を有し、該比較器は制御装置11にのみならず
、校正(キャリブレーション)ー及び補正モジュール13にも介入的に操作作用
を及ぼす。(以下たんにモジュールと称する)当該モジュール13は補正デジタ
ル−アナログ変換器14を介してコンデンサアレイ10に介入的に作用し、殊に
補正電圧Kvを送出する(その詳細は後述する)。上記の補正デジタル−アナロ
グ変換器14は以下簡単にD/A変換器と称される。中央制御ユニット15(こ
れは図示してないそれ自体公知の形式でクロックデコーダを有する)は制御装置
11及びモジュール13を制御する。さらに、制御装置11及びモジュール13
は相互に作用を及ぼし合う。
図2にはコンデンサアレイ10がより詳細に示してある。
上記コンデンサアレイ10は実質的に補正コンデンサCkと、9つの作動コン
デンサ、即ちC1a、C1b、C2〜C8から成る。コンデンサC8は最高の容
量を有し、ここで、それぞれ次のコンデンサは半分の容量を有する。コンデンサ
C1a、C1bは同じ容量値(これは最小の容量値を成す)を有する。
すべてのコンデンサは1つの共通の中央線路16に接続されており、該中央線
路は比較器12を介して制御装置11及びモジュール13に接続されている。コ
ンデンサC3〜C7は簡単のため図示されていない。作動コンデンサの数によっ
てはA/D変換器の精度、つまり、それのビット数が定まる。
デジタル値に変換さるべきアナログ入力電圧Viは可制御スイッチ17を介し
てコンデンサアレイ10に供給され、ここで、当該スイッチ17は更なるスイッ
チ18〜22を介してすべてのコンデンサと接続されている(勿論亦図示してい
ない更なるスイッチを介して図示していないコンデンサC3〜c7にも接続され
ている)。上方の電圧電位Vddは更なるスイッチ23〜26を介して作動コン
デンサC1a〜C8に接続されている。さらに、下方電位Vddはスイッチ27
〜30を介して作動コンデンサC1a〜C8に印加
可能である。当該電位VddとVssとの平均値を成す中(間)電位Vmは更な
るスイッチ31を介しては中央線路16に印加可能であり、そして更なるスイッ
チ32を介しては次のような線路にて印加可能である、即ちスイッチ17を介し
てはアナログ入力電圧Viの供給を受け得る線路に印加可能である。補償電圧V
kはスイッチ33を介して補正コンデンサCkに供給され得る。図示の装置構成
の代わりに、当該の補正コンデンサCKに中(間)電位Vmが、スイッチ16を
介して別個に供給されてもよく、即ち中央線路16に印加可能な中(間)電位に
無関係に生成される中(間)電位が別個に供給されてもよい。このことは実際上
屡々実現される。
その種A/D変換器の動作は以後説明さるべき素子トレランス誤差の補償を除
けば公知であり、よって、それについては略述する。先ず、スイッチ17、19
〜22の閉成により入力電圧Viはすべての作動コンデンサC1a〜C8に加え
られ、一方スイッチ31の閉成により対向する端子にて中(間)電位Vmが加え
られる。そこですべてのスイッチが再び開かれ、そして、スイッチ26,27〜
29が閉成される。それにより、最高の容量を有するコンデンサC8に上方の電
圧が加わり、その他のコンデンサには下方の電圧Vssが加わる。それにより先
行して加わっている中(間)電位Vmに比してより高い電位が中(間)線路16
に
加わると、比較器12は応答し、スイッチ26は再び開かれ、スイッチ30はそ
の他の(残りの)変換時間に対して閉じられる。そこで、その次ぎにより低い(
容量の)コンデンサC1(図示せず)にて電圧Vddの代わりに電圧Vssが加
えられる。ここでも、比較器12が応答するか否かが観測される。比較器が応答
しない場合、電圧Vddは当該コンデンサC7に加わったままであり、次のコン
デンサC6は電位Vssの代わりに電位Vddを印加される。その都度毎に比較
器12が応答するか否かが調べられ、そして、応答する場合には電圧は再び切り
離されVssに対する所属のスイッチは−−既述のように−−更なる変換時間に
対して設定され、そしてそうでない場合にはそれぞれのコンデンサに印加された
ままである。当該の過程がすべてのコンデンサC1a〜C8に対して実施された
場合、電位Vddの加わるスイッチによりデジタル語が生じ、該デジタル語はア
ナログ入力電圧Viに相応する。上記デジタル語は比較器12を介してそれぞれ
のステップに相応して制御装置11内へ供給され、そこから出力され得る。
上述のA/D変換器の精度は殊にコンデンサの容量値の精度により定まる。所
望の精度は実際上認容可能なコストでは達成され得ないので、当該コンデンサの
トレランス誤差の補償が行われる。このためにスイッチ17は継続的に開放状態
におかれている、それとい
うのはアナログ入力電圧は当該過程には関与しないからである。先ず、すべての
コンデンサが放電される。このことはスイッチ18〜22及び31、32の閉成
により行われる。それによりすべてのコンデンサの両端子にて中(間)電位Vm
が加わる。当該電位は電位VddとVssとの間の中(間)電位を表わし、例え
ば分圧器により形成され得る。ここにおいて、精度は問題にならなくなる。これ
については以下後述する。
そこで、すべてのスイッチが再び開かれ、次いで、スイッチ27〜29及び2
6が閉じられる。それにより、最大容量を有するコンデンサC8には高い方の電
圧Vddが加わり、そしてその他の作動コンデンサC1a〜C7には低い方の電
圧TVssが加わる。すべての容量値が精確に一致するとしたら、今や中央線路
16には厳密に中(間)電位Vmが加わることになる、それというのはコンデン
サC1a〜C7の容量値の和はC8の容量に相応するからである。2進重み付け
された完全な容量配列(アレイ)の場合にのみ精確な電荷分割が達成され得るこ
ととなる。当該アレイのコンデンサの容量値のいずれのばらつきによっても 必
然的に理想中(間)電位からの偏差を来す。当該偏差は比較器12を用いて検出
され、該比較器は中(間)電位16上に生じる電位を中(間)電位Vmと比較す
る。1つの変換サイクルが完全に実施された後、生じた中(間)電位にはわずか
な電圧変化例えば±1/2LS
Bを有する状態遷移信号が重畳される。比較器12の出力側に相応の状態遷移信
号が検出されると、調整平衡状態は見出されたのである。そうでない場合には出
力側は2つの可能な信号レベルのうちの1つにおかれ、それによりモジュール1
3を介して補正信号が生ぜしめられ、該補正信号はD/A変換器14にて補正電
圧Vkに変換され、閉成されたスイッチ33を介して補正コンデンサCkに供給
される。上記補正電圧Vkは平衡調整状態が見出されるまで変化される。相応の
補正信号はデジタル補正値としてモジュール13のメモリ34中に一時補正値と
して固定的に保持される。
そこで、スイッチ27〜29及び26は開かれ、その代わり、スイッチ23〜
25及び30が閉じられる。それによりコンデンサC8に今や電圧Vssが加わ
り、その他のコンデンサには電圧Vddが加わる。その際更なる相応の平衡調整
が行われ、そして、求められた補正値は第2の一時的補正値として固定的に保持
される。比較電圧として比較器12により評価された中間電位Vmは精確な理想
的中間電圧であるとすれば、当該の双方の一時的補正値は同じものとなる。理想
的中間電圧からの偏差のある場合には一時的補正値も相互間で偏差が存在する。
そこで当該の2つの一時的補正値間で平均値のみが形成され、当該の平均値は最
高容量値のコンデンサC8に対する精確な補正値として記憶されさえすればよい
。そのようにして、理想的中間
電圧の電圧Vmからの偏差が自動的に補償される。
そこで、上述のプロシージャ(手順)はその他の、作動コンデンサC1a〜C
7に対して相応に実施され、その結果終わりに補正値が形成され、該補正値は補
正さるべき作動コンデンサに所属するアドレスのもとでメモリ34内に記憶され
る。
当該校正(キャリブレーション)の実施された後、制御装置11(これは就中
コンデンサアレイ10にスイッチ制御を行わせる)はA/D変換器を作動状態“
変換”へもたらす(制御する)。当該の状態の間中、上記変換器は冒頭に述べた
形式で動作する。ここで、内部的時間制御を介して、又は必要な場合は外部から
再校正(リキャリブレーション)が要求され得る。そのような再校正(リキャリ
ブレーション)は順次行われ、ここで最も上方のビットから始まるが、但し、各
要求ごとに1つのコンデンサの再校正(リキャリブレーション)のみが行われる
。それにより、変換サイクルはたんに短時間中断されるに過ぎない。勿論。基本
的にはサイクリックに、又は要求のある際に1揃いの再校正(リキャリブレーシ
ョン)を実施することも可能である。再校正(リキャリブレーション)プロセス
には平滑化アルゴリズムが用意され、該アルゴリズムはその都度見出された補正
値にて、LPF機能(関数)に類似して有意の差異を減衰する。それにより、例
えばノイズにより形成された極端な偏差が変換過程に重
大な影響を及ぼし得ないようになる。
なお、注記すべきことには本発明はコンデンサのトレランス誤差の校正(キャ
リブレーション)ないし補正に限定されない。相応の補償は1つアレイにて記憶
されたA/D変換器の他の構成素子、例えば、抵抗、電源等に対しても行われる
。例えば抵抗の場合最も高いコンダクタンス値の抵抗は最高容量値のコンデンサ
に相応する。
次ぎに、上述の校正(キャリブレーション)プロセスをそれの数学的表現形態
で説明する。
理想的中間電圧Vmの場合に補償のため形成される補正電圧Vkは以下の式に
より表現される。
ここにおいてC(i)は校正さるべき容量であり、C(j)は比較的小さな重
みを有するすべての容量であり,Ckは補正容量である。Δの記号はそれぞれ理
想値からの偏差を意味する。
次式(2)は理想値からの偏差の考慮下で、及び最も上方の(高い)容量C8
のVddへの接続のもとで、亦残りの(他の)容量の、Vssへの接続の際生じ
る補正電圧Vk′を表す。
次式(3)は各容量の逆の電位接続の際(Vdd、Vssの入替)生じる補正
電圧Vk″を表す。
式(2)と(3)の平均値によっては式(4)による精確な補正電圧Vkが得
られる。上記の補正電圧により補正コンデンサCkが充電される。
既述のように当該電圧に割り当てられたデジタル語がメモリ34内にその都度
校正(キャリブレーション)されたコンデンサのアドレスの下に記憶される。そ
れにより、それぞれのビットに所属する補正値が可用になる。それに所属する補
正電圧は変換動作中それぞれのビットステップにて前もって補正アルゴリズムに
加えられる。その場合上記補正アルゴリズムは次式(5)〜(7)により表され
る。
ここにおいて、V(Reg(i,high))は補正電圧の重み付けられらた
和であり、ここで、上記補正電圧に就いては比較器により出力レベルHIGHで
判定したものである。当該値はモジュールBの補助レジスタ内に記憶されている
ここにおいて、V(Reg(i,low))は補正電圧の重み付けられらた和
であり、ここで、上記補正電圧に就いては比較器により出力レベルLOWで判定
したものである。当該値はモジュール13の作業レジスタ、例えば、メモリ34
内に記憶されている。
等価なデジタル語は一時記憶され、そして補正値が有効であると認められると
、当該語は最終的にメモリ34内に記憶される。V(Korr,i)はビットi
の場合における比較器判別のための計算された補正電
てはビットjの比較器判別(機能)が包含され得るようになる。
Cjの重み付けの場合は次のようになった。
【手続補正書】特許法第184条の8
【提出日】1995年1月30日
【補正内容】
下記の刊行物においてはすべて付加的なD/A変換器で 動作するA/D変換
器における容量アレイに対する補正手法が公知である。
(1)LEE H.S.,Hodges D.A.“Self−Calibra
tion Technique for A/D converter”,IE
EE,CAS−30,pp.188−190,Mar.1983
(2)Tukada T.,Takagi K.,Kita Y.,Nagat
a M.,“AnAutomatic Error Cancellation
Technique for HigherAccuracy A/D Co
nverters”,IEEE,Journal of Solid−Stat
e−Circuits,Vol.SC−19,NO.2,pp.266−268
,Apr,1984
(3)Matsuya Y.,Akazawa K.,Iwata A.,“H
igh−Linearity and High−Speed CMOS 1−
chip A/D Converter.All−Digital Linea
rity Error Correction (LECS)”,Electr
onics and Communications in Japan,Pa
rt 2,V
ol.70,pp.73−84,1987
(4)McCreary J.L,Gray P.R.,“A High−Sp
eed,All−MOS Successive Approximation
Weighted Capacitor A/D Conversion T
echnique” ISSCC Dig.Tech.Papers,pp.3
8−39,Feb.1975
(5)McCreary J,L.,Gray P.R.,“All−Mos
Charge Redistribution Analog−to Digi
tal Conversion Techniques−Part I”,IE
EE,SC−10,pp.371−379,Dec.1979
当該の公知補正手法ではコンデンサアレイは全体的には補正されるが、個別の容
量は他の容量の容量偏差と無関係に補正されるのではない。それにより通常作動
中新たな校正(キャリブレーション)は変換過程の比較的長い中断なしでは行わ
れ得ない。
EP64147A3から公知のA/D変換器では多数の同種のコンデンサが使
用され、上記コンデンサの容量値はそれぞれ構成素子ごとに半分にされる。最も
小さい桁(位置)の構成素子は二重に設けられている。
電位の印加 により所定の構成素子が比較的に低い桁(位置)値を有するその
他の構成素子と比較され、
その際コンデンサにて生じる電圧が基準電圧と比較される。ここで、順次すべて
のコンデンサが相互に比較される。
発明の利点
本発明の補償方法においてはそれのメインクレームの特徴事項により得られる
利点とするところは個々の構成部分(コンポーネント)、殊にコンデンサの個別
の補正により他の構成部分(コンポーネント)に無関係に、それぞれの個別の構
成部分(コンポーネント)の新たな校正(キャリブレーション)が可能になり、
ここで、その都度、変換過程のごく短時間の中断しか必要でなくなる。さらに個
々の構成部分(コンポーネント)の偏差トレランスの補正によっては全体的に領
域全体に亘り著しく精密のA/D変換が可能になる。
【手続補正書】特許法第184条の8
【提出日】1995年4月12日
【補正内容】
請求の範囲
1.A/D変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレ
ランス誤差(許容偏差)を補償する方法であって、前記素子は1つの共通の線路
に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで
当該の最小の桁(位置、個所)値を有する素子は2倍設けられているようにした
方法であって、1つの所定の構成素子が比較的低い桁(位置)値を有する他の構
成素子と比較され、ここで、電位が当該構成素子に加えられ、その際生じる電位
が比較器(12)にて基準電圧と比較されるようにした当該方法において
上記複数素子のうちの少なくとも1つ(C8)に第1電圧(Vdd)が印加さ
れ、そして、比較的低い値を有するその他の素子(C1a〜C7)には第2の電
位(Vss)が印加され、さらに、比較器(12)により、上記の共通線路(1
6)に前記両電位(Vdd,Vss)間の中(間)電位(Vm)が加わっている
か否かをチェックし、上記共通線路(16)に付加的に接続された補正素子(C
k)に可変の補正電圧(Vk)を供給し、該補正電圧を、上記共通線路(16)
にて比較器(12)により当該の中(間)電位の検出されるまで平衡調整し、さ
らに求められた補正電圧(Vk)を補正電圧として記憶
することを特徴とするA/D変換器における構成素子のトレランス誤差補償方法
。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ガンガイ, アルント
ドイツ連邦共和国 72800 エニンゲン
イン デアゾンマーハルデ 12
【要約の続き】
され得る。ここで、そのつど別個の再校正(リキャリブ
レーション)が可能である。上記の再校正(リキャリブ
レーション)によってはA/D変換器の変換器動作がた
んに短時間しか中断されず、そのようにして平衡調整さ
れたコンデンサアレイを備えたA/D変換器の精密性及
び直線性が著しく高い。
Claims (1)
- 【特許請求の範囲】 1.A/D変換器にて一連の同種素子、例えばコンデンサ、抵抗、電源等のトレ ランス誤差(許容偏差)を補償する方法であって、前記素子は1つの共通の線路 に接続されており、前記素子の電気的値はそれぞれ素子毎に半分にされ、ここで 当該の最小の桁(位置、個所)値を有する素子は2倍設けられているようにした 方法において、上記複数素子のうちの少なくとも1つ(C8)に第1電圧(Vd d)が印加され、そして、比較的低い値を有するその他の素子(C1a〜C7) には第2の電位(Vss)が印加され、さらに、比較器(12)により、上記の 共通線路(16)に両電位(Vdd,Vss)間の中(間)電位(Vm)が加わ っているか否かをチェックし、上記共通線路(16)に付加的に接続された補正 素子(Ck)に可変の補正電圧(Vk)を供給し、該補正電圧を、上記共通線路 (16)にて比較器(12)により当該の中(間)電位の検出されるまで平衡調 整し、さらに求められた補正電圧(Vk)を補正電圧として記憶することを特徴 とするA/D変換器における構成素子のトレランス誤差補償方法。 2.第1、第2電位(Vdd,Vss)の入れ替え状態のもとで、当該プロセス が反復され、上記の双方の検出された補正電圧の平均値形成が実施され、補 正値として平均値が記憶されるようにした請求の範囲1記載の方法。 3.各構成部分(C1a〜C8)に対して相応の形式で補正値が求められ、記憶 される請求の範囲1又は2記載の方法。 4.A/D変換器の動作中断の間中その都度順次補正値の再校正(リキャリブレ ーション)が行われ、ここで、各動作中断ごとに少なくとも1つの補正値が再校 正される請求の範囲3記載の方法。 5.そのつどすべての補正値が1つの作動ポーズ中又は要求に応じて再校正され る請求の範囲3又は4記載の方法。 6.上記補正値はデジタル形式で記憶される請求の範囲1から5までのうちいず れか1項記載の方法。 7.補正電圧(Vk)はわずかな電圧変化量を有する交流信号シーケンスとして 形成され、当該の形式で比較器(12)に比較電圧として供給され、そして、相 応の出力信号状態遷移が比較器(12)にて平衡調整の達せられたものとして評 価される請求の範囲1から6までのうちいずれか1項記載の方法。 8.補正値再校正の際有意の差異の減衰のため平滑化プロセスが、LPFの形式 で実施される請求の範囲1から7までのうちいずれか1項記載の方法。 9.記憶された補正値はA/D変換器の規定通りの作動の際順次各変換ステップ ごとに相応に考慮される 請求の範囲1から8までのうちいずれか1項記載の方法。 10.同種の構成素子(C1a〜C8)として、そして、補正構成素子(CCk )としてコンデンサが使用される請求の範囲1から9までのうちいずれか1項記 載の方法。 11.補正値の再校正(リキャリブレーション)の実施の前にすべてのコンデン サ(Ck,C1a〜C8)が放電されるようにした請求の範囲10記載の方法。 12.前記コンデンサ(Ck,C1a〜C8)の放電のためそれぞれ2つの端子 が中(間)電位(Vm)におかれるようにした請求の範囲11記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4313745.8 | 1993-04-27 | ||
DE4313745A DE4313745A1 (de) | 1993-04-27 | 1993-04-27 | Verfahren zur Kompensation von Bauteiletoleranzen in Analog-Digital-Konvertern |
PCT/DE1994/000408 WO1994026034A1 (de) | 1993-04-27 | 1994-04-13 | Verfahren zur kompensation von bauteiletoleranzen in analog-digital-konvertern |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08509581A true JPH08509581A (ja) | 1996-10-08 |
Family
ID=6486487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6523624A Pending JPH08509581A (ja) | 1993-04-27 | 1994-04-13 | A/d変換器における構成素子のトレランス誤差補償方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5654708A (ja) |
EP (1) | EP0696394B1 (ja) |
JP (1) | JPH08509581A (ja) |
DE (2) | DE4313745A1 (ja) |
WO (1) | WO1994026034A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905398A (en) * | 1997-04-08 | 1999-05-18 | Burr-Brown Corporation | Capacitor array having user-adjustable, manufacturer-trimmable capacitance and method |
US5977893A (en) * | 1997-04-18 | 1999-11-02 | Holtek Semiconductor, Inc. | Method for testing charge redistribution type digital-to-analog and analog-to-digital converters |
US7558556B1 (en) | 1999-10-21 | 2009-07-07 | Broadcom Corporation | Adaptive radio transceiver with subsampling mixers |
US8014724B2 (en) | 1999-10-21 | 2011-09-06 | Broadcom Corporation | System and method for signal limiting |
US7555263B1 (en) | 1999-10-21 | 2009-06-30 | Broadcom Corporation | Adaptive radio transceiver |
US6961546B1 (en) * | 1999-10-21 | 2005-11-01 | Broadcom Corporation | Adaptive radio transceiver with offset PLL with subsampling mixers |
US7130579B1 (en) * | 1999-10-21 | 2006-10-31 | Broadcom Corporation | Adaptive radio transceiver with a wide tuning range VCO |
US7299006B1 (en) | 1999-10-21 | 2007-11-20 | Broadcom Corporation | Adaptive radio transceiver |
US7548726B1 (en) | 1999-10-21 | 2009-06-16 | Broadcom Corporation | Adaptive radio transceiver with a bandpass filter |
US7113744B1 (en) | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
US6778123B1 (en) * | 1999-12-21 | 2004-08-17 | Micron Technology, Inc. | Calibration of A/D converters by reusing capacitors used for sampling |
KR100804645B1 (ko) * | 2006-11-07 | 2008-02-20 | 삼성전자주식회사 | 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기 |
DE102008041841A1 (de) | 2008-09-05 | 2010-03-11 | Robert Bosch Gmbh | Analog-Digital-Wandler und Verfahren zur Kalibrierung eines solchen Analog-Digital-Wandlers |
DE102011110115B4 (de) | 2011-08-15 | 2015-02-26 | Texas Instruments Deutschland Gmbh | Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC |
US9312876B1 (en) | 2014-09-24 | 2016-04-12 | Intel Corporation | Asynchronous low-power analog-to-digital converter circuit with configurable thresholds |
CN109361392B (zh) * | 2018-12-13 | 2022-05-03 | 江苏芯云电子科技有限公司 | 逐次逼近型模数转换器及其权重校准方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
US4709225A (en) * | 1985-12-16 | 1987-11-24 | Crystal Semiconductor Corporation | Self-calibration method for capacitors in a monolithic integrated circuit |
US5027116A (en) * | 1987-02-24 | 1991-06-25 | Micro Linear Corporation | Self-calibrating analog to digital converter |
EP0360919B1 (de) * | 1988-09-30 | 1995-12-20 | Siemens Aktiengesellschaft | Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens |
EP0360914B1 (de) * | 1988-09-30 | 1994-07-27 | Siemens Aktiengesellschaft | Selbstkalibrierender A/D- und D/A-Wandler |
US5214430A (en) * | 1989-01-31 | 1993-05-25 | Zdzislaw Gulczynski | Ladderless true flash analog-to-digital converter with automatic calibration |
US5235335A (en) * | 1992-06-02 | 1993-08-10 | Texas Instruments Incorporated | Circuit and method for tuning capacitor arrays |
-
1993
- 1993-04-27 DE DE4313745A patent/DE4313745A1/de not_active Withdrawn
-
1994
- 1994-04-13 JP JP6523624A patent/JPH08509581A/ja active Pending
- 1994-04-13 EP EP94912451A patent/EP0696394B1/de not_active Expired - Lifetime
- 1994-04-13 WO PCT/DE1994/000408 patent/WO1994026034A1/de active IP Right Grant
- 1994-04-13 US US08/535,119 patent/US5654708A/en not_active Expired - Fee Related
- 1994-04-13 DE DE59401612T patent/DE59401612D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4313745A1 (de) | 1994-11-03 |
DE59401612D1 (de) | 1997-02-27 |
EP0696394A1 (de) | 1996-02-14 |
WO1994026034A1 (de) | 1994-11-10 |
EP0696394B1 (de) | 1997-01-15 |
US5654708A (en) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08509581A (ja) | A/d変換器における構成素子のトレランス誤差補償方法 | |
US7528761B2 (en) | Analog/digital conversion using successive approximation and redundant weighting | |
JP5050951B2 (ja) | 逐次比較型a/d変換器 | |
JP3115296B2 (ja) | 自己較正a―dおよびd―a変換器 | |
US8638248B2 (en) | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter | |
US6720903B2 (en) | Method of operating SAR-type ADC and an ADC using the method | |
US8223044B2 (en) | INL correction circuitry and method for SAR ADC | |
JP3059497B2 (ja) | アナログ信号を複数ビットで構成されるデジタル値に変換する回路及び方法 | |
EP0809889B1 (en) | Analog-to-digital conversion with multiple charge redistribution conversions | |
US7755521B1 (en) | A-D convert apparatus, D-A convert apparatus and adjustment method | |
EP3514965B1 (en) | Analogue-to-digital converter circuitry | |
JPH09512687A (ja) | システム校正付き電荷再分布アナログ−デジタル変換器 | |
US4647903A (en) | Successive approximation analog-to-digital converter | |
JPH0348700B2 (ja) | ||
JPH0454408B2 (ja) | ||
US6563446B1 (en) | Method and apparatus for direct RAM analog-to-digital converter calibration | |
US6720896B2 (en) | Analog/digital or digital/analog converter having internal reference voltage selection | |
US4989002A (en) | Common-mode error self-calibration circuit and method of operation | |
JP2000209093A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
JP2930611B2 (ja) | 自己較正a―dおよびd―a変換器の補正値の決定方法および装置 | |
CN114614821A (zh) | 基于差分结构的sar adc失调误差校正方法及电路 | |
US10784887B2 (en) | Voltage-signal generation | |
CN113810052A (zh) | 基于电容失配校准电路的逐次逼近模数转换器 | |
JPS59107628A (ja) | D/a変換器 | |
JPH05160729A (ja) | アナログ−デジタル変換器 |