JPH08505976A - デュアルアクチュエータ型ディスクドライブシステムにおける、トランスデューサの接線方向スキューを補正するためのシステム - Google Patents

Abstract

(57)【要約】 非パック書込みアクチュエータ（9）とパック書込みアクチュエータ（8）とを有するデュアルアクチュエータ型ディスクドライブシステムにおける、上記非パック書込みアクチュエータ（9）に関連付けられたトランスデューサ（13，23，24，26，28，30）の中の任意の２つのトランスデューサの間での切換動作の後で、上記非パック書込みアクチュエータに関連付けられたトランスデューサ（13，23，24，26，28，30）によるアドレスマークの検出を制御するための装置。この装置は、上記非パック書込みアクチュエータ（9）に関連付けられた現在選択されているトランスデューサ（13，23，24，26，28又は30）によってアドレスマークが読み取られると予測される時にアドレスマーク探索を開始させるように、アドレスマーク探索信号を生成するためのアドレスマーク手段（48）と、新たに選択されたトランスデューサ（13，23，24，26，28又は30）が選択され終わった後に、上記新たに選択されたトランスデューサ（13，23，24，26，28又は30）によって読み取られているトラック上で生じるその次のアドレスマークを、上記新たに選択されたトランスデューサ（13，23，24，26，28又は30）が読み取るように、前記アドレスマーク手段（48）が前記アドレスマーク探索信号を生成する時点を変更するための、前記前記アドレスマーク手段（48）に接続された調整手段（52，49）とを備える。

Description

【発明の詳細な説明】 デュアルアクチュエータ型ディスクドライブシステムにおける、トランスデュー サの接線方向スキューを補正するためのシステム 本特許文献の開示内容の一部は、著作権によって保護された素材を含む。この 著作権の所有者は、特許文献又は特許開示内容のいずれかによる複写複製物が合 衆国特許商標庁の特許ファイル又は記録に現れる場合には、こうした複製物に対 して何ら異議を唱えないが、それ以外の場合の複製に対しては全ての著作権を保 有する。 関連出願の引用 本出願の譲受人に譲渡された、1989年７月27日付で出願された、出願番号No． 386,504、「複数の埋込み型直交サーボフィールドを使用するディスクドライブ システム（DISK DRIVE SYSTEM USING MULTIPLE EMBEDDED QUADRATURE SERVO FIE LDS）」。 本出願の譲受人に譲渡された、1990年７月30日付で出願された、出願番号No． 559,899、「ディスクドライブ用の、停止モードを有する適応読取り等化器（ADA PTIVE READ EQUALIZER WITH SHUTOFF MODE FOR DISK DRIVES）」。 本出願の譲受人に譲渡された、1989年10月12日付で出願された、出願番号No． 420,371、「適応読取り書込みチャネル制御を使用するディスクドライブシステ ムと、その使用方法（DISK DRIVE SYSTEM EMPLOYING ADAPTIVE READ/WRITE CHAN NEL CONTROLS AND METHOD OF USING SAME）」。 本出願の譲受人に譲渡された、1990年11月９日付で出願された、 出願番号No．07,612,427、「高性能ディスクドライブアーキテクチャ（HIGH PER FORMANCE DISK DRIVE ARCHITECTURE）」。 本出願の譲受人に譲渡された、1990年11月９日付で出願された、出願番号No． 07,614,853、「複数アクチュエータ型ディスクドライブ（MULTIPLE ACTUATOR DI SK DRIVE）」。 これらの関連の出願が、本明細書に引例として組み入れられている。 発明の背景 発明の分野 本発明は一般的にハードディスクドライブとディスクドライブ電子制御システ ムとに係わる。特に、本発明は、デュアルアクチュエータ型ディスクドライブシ ステムにおいてディスクに対するデータ読取り／書込みを行うためのトランスデ ューサの、接線方向スキューを補正するためのシステムに係わる。関連技術の説明 デュアルアクチュエータ型ディスクドライブシステムが図１に示されており、 このシステムは、ディスクアセンブリ７とアクチュエータ８、９とから構成され る。アクチュエータ８上のトランスデューサ14と、アクチュエータ９上のトラン スデューサ13とが、ディスクアセンブリ７上のディスクに対して情報の読取りと 書込みを行う。更に、トランスデューサ13、14の各々が、どちらのトランスデュ ーサがデータを書き込んだかに係わらずにデータを読み取ることが望ましい。 図２は、図１のデュアルアクチュエータ型ディスクドライブシス テムを更に詳細に示している。アクチュエータ８は、ヘッドアームアセンブリ15 を有し、ヘッドアームアセンブリ15のアームの各々が、ディスクシステム７内の ディスクの表面の１つと通信するためのトランスデューサを保持する。ヘッドア ームアセンブリ15は、ディスクアセンブリ７の１つのディスク表面の上の所期の トラックの真上に特定のトランスデューサを位置させるためのモータ11に連結さ れている。ディスクアセンブリ７は、複数のディスク10、16、18と、軸19と、モ ータ20とから構成される。アクチュエータ８は、ディスク10の上部表面及び下部 表面と各々に相互に作用し合うためにトランスデューサ14、22を使用し、ディス ク16の上部表面及び下部表面と各々に相互に作用し合うためにトランスデューサ 24、26を使用し、ディスク18の上部表面及び下部表面と各々に相互に作用し合う ためにトランスデューサ28、30を使用する。アクチュエータ９は、モータ12と、 ヘッドアームアセンブリ17と、トランスデューサ13、23、25、27、29、31とから 構成される。 デュアルアクチュエータ型ディスクドライブシステムでは、アクチュエータの １つが、サーボデータやセクタマークやアドレスマークや他の同様の情報といっ たシステム運用情報を各ディスク表面に記録するためのパックライタ（packwrit er）として使用される。アクチュエータ８は、ディスク10、16、18の表面上にシ ステム情報を記録するためのパックライタとして使用される。従って、トランス デューサ14、22、24、26、28、30の相互間の相対的な物理的位置と、ディスク表 面に対するこれらのトランスデューサの相対的な物理的位置とが一定不変である ので、これらのトランスデューサに関連した半径方向又は接線方向のスキューの 問題は存在しない。 アクチュエータ８のトランスデューサ14、22、24、26、28、30の相互間の位置 関係は、アクチュエータ９のアクチュエータ13、23、 25、27、29、31の相互間の位置関係とは異なっていることだろう。アクチュエー タ８におけるトランスデューサの位置関係を正確に再現するようにアクチュエー タ９のヘッドアームアセンブリ上のトランスデューサの位置を調整するための物 理的手段は、存在しない。非パック書込みアクチュエータのヘッドアームアセン ブリ上のトランスデューサの相互間の半径方向及び接線方向スキューは、非パッ ク書込みアクチュエータに関連付けられたトランスデューサの間でのトランスデ ューサ切換動作時に所期のトラックの真上にトランスデューサを適正に配置する 上で、遅延を生じさせることがない。 基準トランスデューサとしてトランスデューサ13が使用されると仮定すると、 トランスデューサ23、25、27、29、31が、基準トランスデューサ13の右か左のど ちらかに半径方向にずれている場合があることが、図３に示されている。このよ うにトランスデューサ23、25、27、29、31が右又は左にずれていることは、基準 トランスデューサ13と異なるトラックの真上にこれらのトランスデューサが位置 させられることを引き起こす可能性がある。当然のことながら、実際には、トラ ンスデューサ31に関して図に示されるように、１つのトランスデューサが基準ト ランスデューサ13と位置が合っている場合もある。従って、トランスデューサ31 がトランスデューサ13と同じトラックの真上に位置するだろうが、トランスデュ ーサ13とトランスデューサ31との間の位置関係がパックライタのトランスデュー サ14とパックライタのトランスデューサ30との間の位置関係とは異なっている可 能性があるので、トランスデューサ31がその真上に位置するトラックが適正なト ラックではない可能性が依然として残っている。従って、適正なデータの読取り ／書込みを行うためには、正しいトラックの真上にトランスデューサを位置させ るように、トランスデューサ23、25、27、29、31に関してトラックの補正が行わ れる必要があるだろう。 図４では、トランスデューサ13が基準トランスデューサとして使用され、トラ ンスデューサ23、25、27、29、31が基準トランスデューサ13の前方又は後方に接 線方向にずれている場合があることが示されている。トランスデューサが基準ト ランスデューサ13の前方にずれている場合には、アドレスマークが、基準トラン スデューサ13の場合のアドレスマークよりも早く現れるだろう。トランスデュー サが基準トランスデューサ13の後方にずれている場合には、アドレスマークが、 基準トランスデューサ13の場合のアドレスマークよりも遅く現れるだろう。 セクタ状の埋込みサーボを使用するディスクドライブシステムでは、制御回路 が、ディスク表面上の所期のトラックからのデータ読取りと同期をとられる。こ のシステムは、サーボデータとセクタマークとアドレスマークの出現が特定の時 点に生じることを予測し、サーボデータとセクタマークとアドレスマークとの出 現を制御回路が捜索することを引き起こすように、タイマをセットする。 基準トランスデューサ13が使用中であり且つ上記システムがトランスデューサ 23に切り換える場合には、上記システムは、トランスデューサ13の場合にアドレ スマークが出現したであろう時点にアドレスマークが出現することを依然として 予測していることだろう。従って、トランスデューサ23が物理的にトランスデュ ーサ13よりも前方に位置するので、上記システムによるアドレスマーク探索の起 動は、トランスデューサ23の下方をそのアドレスマークが通過し終わった後に開 始される可能性がある。従って、そのアドレスマークは見過ごされ、上記システ ムは、トランスデューサ23のトラック位置を上記システムが確認することを可能 にするためには、同期化手続き全体を完了させていなければならないだろう。 発明の要約 従って、本発明の目的は、トランスデューサ切換動作後にデータトラック上に 現れるその次のアドレスマークが、新たに選択されたトランスデューサによって 適正に読み取られ、それによってディスクドライブシステムの全体的効率が増大 させられるように、非パック書込みアクチュエータ上に備えられたトランスデュ ーサの接線方向のずれを補正するためのシステムを提供することである。 本発明は、デュアルアクチュエータ型ディスクドライブシステムにおける、非 パック書込みアクチュエータの、指定された１つのトランスデューサとその他の トランスデューサとの間の時間的ずれの基準表を使用する。この表はメモリ内に 格納され、上記非パック書込みアクチュエータのトランスデューサ切換動作の各 々において使用される。トランスデューサ切換動作中には、手段が、新たに選択 されたトランスデューサのための補正係数を、メモリ内に格納された上記表から 計算して、アドレスマーク探索の開始時点が、上記新たに選択されたトランスデ ューサに関するアドレスマーク探索を適正に開始させるための時点であるように 、先行のトランスデューサによって行われたように、その次のインデックスマー クの探索の開始が生じる時点を調整する。このシステムは、トランスデューサ切 換動作後の第１のアドレスマークの出現を上記新たに選択されたトランスデュー サに検出させるだろう。このアドレスマーク情報を得た結果として、上記トラン スデューサが、データ転送動作が進行するように適正なトラックの真上に位置さ せられることが可能である。 図面の簡単な説明 本発明が、次の通りの図面を参照して、特定の実施例に関連して説明される。 図１は、デュアルアクチュエータ型ディスクドライブシステムの高レベル図（ high level diagram）である。 図２は、アクチュエータ各々に関連付けられた個々のトランスデューサとディ スクドライブシステムのディスク表面との間の関係を示す図である。 図３は、デュアルアクチュエータ型ディスクドライブシステムにおける、非パ ック書込みアクチュエータに関連付けられた基準トランスデューサとその他のト ランスデューサの間に生じる、Ｘ軸に沿った右方向又は左方向のスキューを示す 図である。 図４は、デュアルアクチュエータ型ディスクドライブシステムにおける、非パ ック書込みアクチュエータに関連付けられた基準トランスデューサとその他のト ランスデューサの間に生じる、Ｚ軸に沿った前方又は後方のスキューを示す図で ある。 図５は、デュアルアクチュエータ型ディスクドライブシステムにおける非パッ ク書込みアクチュエータに関するトランスデューサ切換動作の間の、接線方向ス キュー補正の論理図である。 図６は、図５の論理と共に使用される、メモリ内に格納された接線方向スキュ ー補正係数の表である。 好ましい実施例の説明 図５を参照すると、この図には、デュアルアクチュエータ型ディスクドライブ システムにおけるアドレスマーク検出のためのタイミング設定に関連付けられた 論理が示されている。 ディスクドライブシステムは、通常、このシステムの動作を制御するための中 央処理ユニット（CPU）35に関連付けられている。CPU35は、トラックのシーク、 トランスデューサ切換、トラック追従、データ読取り書込み、ディスクドライブ システムに対するデータ転送、ディスクドライブシステムから別のプロセッサ又 はメモリへのデータ転送といった諸動作を制御するためのプロセッサ40を有する だろう。CPU35は、ディスクドライブシステムの動作を制御する際にプロセッサ4 0によって使用される様々な制御プログラムを格納するための、関連のメモリユ ニット42を有する。 上記システムは自己同期化手法（self-synchronizing technique）を使用し、 システム制御機能及び手順に関連したデータを得るために、特例の区域内で符号 化データを使用する。このタイプのデータは、上記システム内のトランスデュー サによって読み取られるデータを識別するために使用されるアドレスマークであ る。アドレスマークを発見するために、プロセッサ40は、カウンタ46のカウント 値によって、アドレスマークの探索を開始する時点を設定するだろう。カウンタ 46は、ライン43上に現れるクロックパルスによってクロック制御される。比較器 48は、ライン47上のカウンタ46のカウント値とライン44上に現れるアドレスマー ク探索を起動するためのカウント値とを比較する。この比較が行われる時には、 上記システムによるアドレスマーク探索の開始を知らせるために、アドレスマー ク探索信号がライン51上に生成される。上記システムは、（本明細書には示され ていない論理によって）、選択されたトランスデューサによって読み取られるデ ータがその窓の範囲内ではアドレスデータであると予測される窓を開くだろう。 本発明は、ライン39上の選択されるべきトランスデューサに関する接線方向ス キュー補正係数から、ライン38上の現時点で選択され ているトランスデューサに関する接線方向スキュー補正係数を減算するために、 上記の減算器52を含む。この減算の結果が、トランスデューサ切換手順で使用さ れるべきトランスデューサ補正係数として、ライン45上に与えられる。比較器48 によって使用されるべきライン50上の新たな開始アドレスマーク探索カウントを 生じさせるために、加算器49は、ライン45上のトランスデューサ切換補正係数を ライン44上の予測された開始アドレスマーク探索カウントに加算する。トランス デューサ切換動作後に第１のアドレスマークを探索するためにだけ、トランスデ ューサ切換補正係数が使用されるということに留意されたい。第１のアドレスマ ークが検出された後に、プロセッサ40が、通常のアドレスマーク探索手順に従っ て、その次の適正な開始アドレスマーク探索カウントを発生させる。 更に明確に言えば、図６に示されているように、アクチュエータ９の基準トラ ンスデューサ13とトランスデューサ23、25、27、29、31との間のトランスデュー サ切換動作のために、接線方向スキュー補正係数の表がメモリ内に格納される。 ディスクの使用可能な記録表面が４つのゾーンに分けられ、補正係数が各ゾーン に関して設定される。パック書込みアクチュエータ上に備えられたトランスデュ ーサが移動する円弧状の経路が、非パック書込みアクチュエータ上に備えられた トランスデューサが移動する際の円弧状の経路とは異なっているということが発 見されている。同一のディスク表面と相互作用するために上記アクチュエータの 各々に関連付けられたトランスデューサが移動する円弧状経路が異なっているの で、補正係数は一定不変であるわけではない。この問題を軽減させるために、ト ラックが４つのゾーンに分けられ、接線方向スキュー補正係数が、各ゾーンの中 央トラックの真上に位置した基準トランスデューサによって各ゾーン内で設定さ れる。トランスデューサ切換動作中に、 プロセッサ40が、現時点で選択されているトランスデューサに関する補正係数と 、新たに選択されるべきトランスデューサに関する補正係数とを読み取る。現時 点で選択されているトランスデューサに関する補正係数が、新たに選択されるべ きトランスデューサの値から減算され、この値が、図５のライン45上に現れ加算 器49に送られる補正係数の値となる。この手順は、各ゾーンに関する基準トラン スデューサとその他のトランスデューサの各々との間の切換のために補正係数を 格納している間にだけ、各々のゾーン内の任意の２つのトランスデューサの間で 補正係数が決定されることを可能にする。これによって、本発明を実現するため に格納されるべきデータの量が最少化される。 例えば、基準トランスデューサ13が選択されており、トランスデューサ27に切 り換えることが必要とされ、且つ、基準トランスデューサ13が現時点でゾーン２ 内にある場合には、補正係数C23が使用されるだろう。基準トランスデューサが 切り換えられなければならないトランスデューサであるので、このトランスデュ ーサのための補正値がゼロであると考えられ、従って、このトランスデューサ切 換動作のための有効補正係数は、図６に示されるように値C23である。 次に、トランスデューサ31が選択されており、且つ、トランスデューサ23を選 択するためにトランスデューサ切換動作を行うことが必要とされると仮定する。 更に、トランスデューサ31が現時点においてゾーン３内に存在すると仮定する。 プロセッサ40が、メモリ42から、トランスデューサ31に関して値C35を受け取り 、トランスデューサ23に関して値C32を受け取る。このトランスデューサ切換動 作のためのトランスデューサ切換補正係数は、「C35−C31」だろう。更に、補正 係数は、カウントを前方に調整するか後方に調整す るかに応じて正の数であるか負の数であることが可能である。図４を参照すると 、この図に示されるように、基準トランスデューサ13よりも後方にあるトランス デューサ31が、正の補正係数を有し、このことは、基準トランスデューサ13が使 用された時点よりも遅い時点においてライン51上にアドレスマーク探索開始信号 が生じることを引き起こす。同様に、トランスデューサ23は基準トランスデュー サ13よりも前方にあり、その補正係数は負の補正係数であり、このことは、基準 トランスデューサ13の場合にアドレスマーク信号が生じさせられたであろう時点 よりも早い時点においてライン51上にアドレスマーク探索信号が出現することを 引き起こすだろう。トランスデューサ31からトランスデューサ23へのトランスデ ューサ切換動作の場合の補正係数は、「トランスデューサ23がトランスデューサ 31の前方にあり、従って、負の値が、トランスデューサ31の使用時にアドレスマ ーク探索の開始が予測されていた時点よりも早い時点にアドレスマーク探索の開 始を生じさせることに結果する」ということを意味するだろう。従って、現在選 択されているトランスデューサ31の補正係数値を新たに割り当てられたトランス デューサ23の補正係数値から減算することによって、トランスデューサ31の場合 に生じたであろうアドレスマーク探索の開始時点よりも早い時点において、トラ ンスデューサ23の場合のアドレスマーク探索の開始が生じることを引き起こす負 の数値が得られる。 上記アドレスマークがトランスデューサ23によって適正に読み取られた場合に は、トランスデューサ23を所期のトラックに移動させるために補正が行われるこ とが可能である。上記アドレスマークが、現在読み取り中のトラックを識別する ので、上記システムは、データ動作が起動されるように、トランスデューサ23を 適正なトラックに調整する。 図６に示される通りの補正係数が、図５に示される通りの回路によって得られ る。デュアルアクチュエータ型ディスクドライブシステムの製造時に、補正係数 の値を決定するためにマイクロプログラムが実行される。追加のハードウェアな しに上記システム内で直接的に時間差を測定する簡単な方法がないので、試行錯 誤システムが使用される。この試行錯誤システムを、ゾーン１内でのトランスデ ューサ13からトランスデューサ23へのトランスデューサ切換動作を例として説明 する。これと同一の手順が、ディスク上の各ゾーンに関して、基準トランスデュ ーサに対する各トランスデューサのトランスデューサ切換動作毎に行われる。こ の手順は、トランスデューサ切換動作がトランスデューサ13とトランスデューサ 23との間で行われることを必要とし、予測された時点においてアドレスマークが トランスデューサ23によって検出されたかどうかを発見する。アドレス窓の範囲 内でアドレスマークが検出されなかった場合には、補正係数が前方方向に加算さ れ、切換動作が再び試みられる。この方法は、アドレスマークが初めて得られる まで、使用される時間点毎に補正係数の値を増加させて、所期設定に前進補正係 数又は後進補正係数を加算することによって交互に行われる。その後で、上記シ ステムは、アドレスマークが見失われるまで、アドレスマークが最初に検出され た方向に補正係数を増分する。これによって、最大補正係数が得られる。その後 で、アドレスマークが再び見失われるまで、補正係数がトランスデューサ切換動 作中に減分され、これによって、トランスデューサ切換動作のための最小補正係 数が決定される。補正係数が最大補正係数と最小補正係数との中間であるように 、最大値と最小値とが平均される。その後で、この値が接線方向スキュー補正係 数C11としてメモリ内の上記表に格納される。上記最大値と上記最小値とを決定 するプロセスが、最大値と最小値の正しさ を確実なものにするために、何度も繰り返されるということに留意されたい。 この好ましい実施例では、接線方向スキュー補正係数を生成するための方法が 、メモリ42内に格納されたマイクロプログラムによって行われる。更に、新たな アドレスマーク探索カウントを生成するための方法が、トランスデューサ切換動 作中にプロセッサ40によって使用されるメモリ42内に格納されたマイクロプログ ラムによってアセンブリされる。上記の通りの本発明は、公知のディジタルソフ トウェア処理を使用し、上記マイクロプログラムはMotorola 68C11 Assembler， series 5.0を使用して組み立てられる。図６に示される通りの接線方向スキュー 補正係数を設定するための方法を実行するためのマイクロプログラムが、付録A に示されている。比較器48のライン50上に現れる新たな補正済のアドレスマーク 探索カウントを設定するためのマイクロコードが、付録Bに示されている。付録A のプログラムと付録Bのプログラムとが、この明細書に説明されている通りの機 能を果たす。この方法は、他のプログラミング言語とアセンブラとを使用する他 のマイクロプログラムの形で実現されることが可能であることに留意されたい。 こうしたマイクロプログラムは、そのマイクロプログラムがオペレーティングシ ステム全体の恒久的な一部分となるように、読取り専用メモリ内に恒久的に記憶 されることも可能である。更に、メモリ内に格納された補正係数と、必要なタイ ミングを与えるための状態機械とを使用するハードウェア論理機構の形で、上記 トランスデューサ切換システムが具体化されることも可能である。 上記の好ましい実施例に関連して具体的な形で本発明が示され説明されてきた が、本発明の思想と範囲とから逸脱することなしに、形態と詳細部分とにおける 変更が本発明において行われることが可 能であるということを理解されたい。一般的構想と具体的な実施例とが上記で説 明されたが、求められる保護の範囲は添付クレームによって限定される。 付録Ａ 付録Ｂ

───────────────────────────────────────────────────── 【要約の続き】 ランスデューサ（13，23，24，26，28又は30）が読み取 るように、前記アドレスマーク手段（48）が前記アドレ スマーク探索信号を生成する時点を変更するための、前 記前記アドレスマーク手段（48）に接続された調整手段 （52，49）とを備える。

Claims (1)

1. 【特許請求の範囲】 １． そのアクチュエータの各々が複数のトランスデューサを有し、且つ、現 在選択されている第１のトランスデューサとその次に選択される第２のトランス デューサとの間の切換のためのトランスデューサ切換手順を使用する、デュアル アクチュエータ型ディスクドライブシステムにおける、非パック書込みアクチュ エータに関連付けられた、前記第２のトランスデューサによるアドレスマークの 検出を制御するための装置であって、 前記第１のトランスデューサによってアドレスマークが読み取られることが予 測される時にアドレスマーク探索を開始させるためにアドレスマーク探索信号を 生成するためのアドレスマーク手段と、 前記第２のトランスデューサが選択された後に、前記第２のトランスデューサ によって読み取られているトラック上においてその次に生じるべき次のアドレス マークを前記第２のトランスデューサが読み取るように、前記アドレスマーク手 段が前記アドレスマーク探索信号を生成する時点を変更するための、前記アドレ スマーク手段に接続された調整手段と、 を備える装置。 ２． 前記調整手段が更に、 前記非パック書込みアクチュエータに関連付けられた前記トランスデューサの 各々に関して、基準トランスデューサとして設定された前記トランスデューサの １つと前記トランスデューサのその他のトランスデューサ各々との間における接 線方向スキューを補正するための接線方向スキュー補正係数を記憶するための記 憶手段と、 前記第１のトランスデューサの接線方向スキュー補正係数と前記第２のトラン スデューサの接線方向スキュー補正係数とからトラン スデューサ切換補正係数を生成するための、前記記憶手段に接続された計算手段 と、 前記アドレスマーク手段がその次の前記アドレスマーク探索信号を生成する時 点を、前記トランスデューサ補正係数によって調整するための、前記計算手段と 前記アドレスマーク手段とに接続された補正手段と、 を備える、請求項１に記載の装置。 ３． 前記計算手段が更に、 前記第２のトランスデューサの接線方向スキュー補正係数から前記第１のトラ ンスデューサの接線方向スキュー補正係数を減算することによって、前記トラン スデューサ切換補正係数を生成するための減算手段、 を備える、請求項２に記載の装置。 ４． 前記デュアルアクチュエータ型ディスクドライブシステムが、システム クロックを有し、前記アドレスマーク手段が、 前記システムクロックによってクロック制御されるカウンタ手段と、 その次のアドレスマーク探索信号が生成されなければならない時に前記カウン タ手段のカウントの値を生成する時間手段と、 前記時間手段によって生成される前記カウントが前記カウンタのカウントに等 しい時に前記アドレスマーク探索信号を生成するための、前記カウンタ手段と前 記時間手段とに接続された比較器手段と、 を備える、請求項１に記載の装置。 ５． 前記調整手段が更に、 前記非パック書込みアクチュエータに関連付けられた前記トランスデューサの 各々に関して、基準トランスデューサとしての前記トランスデューサの１つと前 記トランスデューサのその他のトランス デューサ各々との間における接線方向スキューを補正するための接線方向スキュ ー補正係数を記憶するための記憶手段と、 前記第１のトランスデューサの接線方向スキュー補正係数と前記第２のトラン スデューサの接線方向スキュー補正係数とからトランスデューサ切換補正係数を 生成するための、前記記憶手段に接続された計算手段と、 前記アドレスマーク手段がその次の前記アドレスマーク探索信号を生成する時 に前記トランスデューサ補正係数によって前記カウント値を調整するための、前 記計算手段と前記アドレスマーク手段とに接続された補正手段と、 を備える、請求項４に記載の装置。 ６． 前記計算手段が更に、 前記第２のトランスデューサの接線方向スキュー補正係数から前記第１のトラ ンスデューサの接線方向スキュー補正係数を減算することによって、前記トラン スデューサ切換補正係数を生成するための減算手段、 を備える、請求項５に記載の装置。 ７． 前記計算手段が更に、 前記時間手段の前記カウント値を前記トランスデューサ切換補正係数に加算し 、この結果として得られた合計値を、前記時間手段によって生成された前記カウ ント値の代わりに、前記比較器手段に入力するための、前記時間手段と前記比較 器手段とに接続された加算器手段、 を備える、請求項５に記載の装置。 ８． 前記計算手段が更に、 前記時間手段の前記カウント値を前記減算手段の前記トランスデューサ切換補 正係数に加算し、この結果として得られた合計値を、 前記時間手段によって生成された前記カウント値の代わりに、前記比較器手段に 入力するための、前記減算手段と前記時間手段と前記比較器手段とに接続された 加算器手段、 を備える、請求項７に記載の装置。 ９． そのアクチュエータの各々が複数のトランスデューサを有し、且つ、現 在選択されている第１のトランスデューサとその次に選択される第２のトランス デューサとの間の切換のためのトランスデューサ切換手順を使用する、デュアル アクチュエータ型ディスクドライブシステムにおける、非パック書込みアクチュ エータに関連付けられた、トランスデューサ切換手順の完了後にその次のアドレ スマークが前記第２のトランスデューサによって読み取られることを可能にする ように、アドレスマーク探索の開始を制御するための方法であって、 その次のアドレスマークが前記第１のトランスデューサによって読み取られる ことを可能にするために、アドレスマーク探索が開始させられるべき時点に関す る時間値を生成する段階と、 前記第２のトランスデューサが選択された後に、前記第２のトランスデューサ によって読み取られているトラック上においてその次に生じるべき次のアドレス マークを前記第２のトランスデューサが読み取るように、アドレスマーク探索が 開始させられるべき時点に関する前記時間値を変更する段階と、 を含む方法。 10． 前記変更段階が更に、 前記非パック書込みアクチュエータに関連付けられた前記トランスデューサの 各々に関して、基準トランスデューサとして設定された前記トランスデューサの １つと前記トランスデューサのその他のトランスデューサ各々との間における接 線方向スキューを補正する ための接線方向スキュー補正係数を記憶する段階と、 前記第１のトランスデューサの接線方向スキュー補正係数と前記第２のトラン スデューサの接線方向スキュー補正係数とからトランスデューサ切換補正係数を 計算する段階と、 前記トランスデューサ切換補正係数によって前記時間値を補正する段階と、 を含む、請求項９に記載の方法。 11． 前記計算段階が、 前記トランスデューサ切換補正係数を生成するために、前記第２のトランスデ ューサの接線方向スキュー補正係数から前記第１のトランスデューサの接線方向 スキュー補正係数を減算する段階、 を含む請求項10に記載の方法。 12． 前記デュアルアクチュエータ型ディスクドライブシステムが、システム クロックを有し、前記生成段階が更に、 前記システムクロックによってカウンタをクロック制御する段階と、 前記時間値に関する前記カウンタのカウントを設定する段階と、 前記時間値のカウントが前記カウンタのカウンタに等しい時にアドレスマーク 探索信号を生成する段階と、 を含む、請求項９に記載の方法。 13． 前記変更段階が更に、 前記非パック書込みアクチュエータに関連付けられた前記トランスデューサの 各々に関して、基準トランスデューサとして設定された前記トランスデューサの １つと前記トランスデューサのその他のトランスデューサ各々との間における接 線方向スキューを補正するための接線方向スキュー補正係数を記憶する段階と、 前記第１のトランスデューサの接線方向スキュー補正係数と前記 第２のトランスデューサの接線方向スキュー補正係数とからトランスデューサ切 換補正係数を計算する段階と、 前記トランスデューサ切換補正係数によって前記時間値を補正する段階と、 を含む、請求項12に記載の方法。 14． 前記計算段階が、 前記トランスデューサ切換補正係数を生成するために、前記第２のトランスデ ューサの接線方向スキュー補正係数から前記第１のトランスデューサの接線方向 スキュー補正係数を減算する段階、 を含む、請求項13に記載の方法。 15． 前記計算手段が更に、 前記時間値カウントを前記トランスデューサ切換補正係数に加算する段階と、 前記比較段階において、前記時間値の代わりに、結果として得られた合計値を 使用する段階と、 を含む、請求項13に記載の方法。 16． 前記計算手段が更に、 前記時間値カウントを前記トランスデューサ切換補正係数に加算する段階と、 前記比較段階において、前記時間値の代わりに、結果として得られた合計値を 使用する段階と、 を含む、請求項15に記載の方法。 17． デュアルアクチュエータ型ディスクドライブシステムにおける、非パッ ク書込みアクチュエータに関連付けられたトランスデューサ各々関する接線方向 スキュー補正係数を生成するための方法であって、 a) 前記トランスデューサの１つを基準トランスデューサとして 選択する段階と、 b) 前記基準トランスデューサから第２のトランスデューサへのトランスデュ ーサ切換手順が完了した後に、前記第２のトランスデューサによって読み取られ ているトラック上で生じるその次のアドレスマークを前記第２のトランスデュー サが読み取ることが不可能であるように、前記システム内のアドレスマーク検出 手段に加算されることが可能な、第１の最大値を決定する段階と、 c) 前記基準トランスデューサから第２のトランスデューサへのトランスデュ ーサ切換手順が完了した後に、前記第２のトランスデューサによって読み取られ ているトラック上で生じるその次のアドレスマークを前記第２のトランスデュー サが読み取ることが不可能であるように、前記システム内のアドレスマーク検出 手段から減算されることが可能な、第２の最大値を決定する段階と、 d) 前記第２のトランスデューサのための前記接線方向スキュー補正係数を得 るために、前記第１の最大値と前記第２の最大値とを平均する段階と、 e) 前記接線方向スキュー補正係数をメモリ内に格納する段階と、 f) 前記非パック書込みアクチュエータに関連付けられた各トランスデューサ に関して前記段階ｂ、ｃ、ｄ、ｅを反復する段階と、 g) 前記基準トランスデューサに関する前記接線方向スキュー補正係数の値を ゼロに設定する段階と、 h) 前記基準トランスデューサに関する前記接線方向スキュー補正係数をメモ リ内に格納する段階と、 を含む方法。 18． i) 前記システム内の前記ディスク上のデータトラックを複数のゾーン に分割する段階と、 j) 前記ゾーンの各々に関して前記段階ａ、ｂ、ｃ、ｄ、ｅ、ｆ、 ｇ、ｈを反復する段階と、 を更に含む、請求項17に記載の方法。