JPH08501667A - 高精度及び高効率を有するディジタルフィルタ - Google Patents

Abstract

(57)【要約】 デジタルフィルタ動作の装置及び方法及びフィルタリングの正確さと効率とを改善した他の電子的デジタル信号処理装置が提供される。特に、装置及び方法は長いインパルス応答と低いレイテンシィを備えたデジタルフィルタを含み、多数の小さい構成要素フィルタ（Ｆ１、Ｆ２、Ｆ３）を並列に動作させ、それらの出力を加算して、全体の動作がより長いインパルス応答を有する単一のフィルタと同一であり、かつ全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに等しいようにする。構成要素の少なくとも一つのグループが離散的なフーリエ変換技術を使用して実現される。実データのストリングを効率よく変換するフーリエ変換プロセッサが同様に述べられている。

Description

【発明の詳細な説明】 高精度及び高効率を有するディジタルフィルタ 本発明の分野 本発明は、電子信号処理技術、より詳細にであるが排他的ではない 比較的高精度及び高効率が望まれ、かつ比較的短いフロースルー遅延（“レイテ ンシィ(latency)”と称される）が望まれる電子フィルタリング環境に関する。 従来技術の説明 図１に関して、電子フィルタは、入力する電子信号の特性を修正し、ある決め られた態様の修正された出力信号を供給するために使用される。図１の場合では 、周波数領域において入力する信号Ｓ１のスペクトル内の周波数が出力信号Ｓ２ を生じるためにＦ１〜Ｆ２帯域で減衰される“ノッチ”フィルタが示される。 このようなフィルタは完全なアナログ構成要素で実現されていたが、より最近 では、多くの環境において、ディジタル方式でフィルタを実現する選択がある。 ディジタルによる実施は、専用ディジタル回路を使用するか、フィルタとして作 動されるようにプログラムミングされたコンピュータ（マイクロプロセッサ）に よってなされ得る。 フィルタは、実世界の状態を電子的にモデリングする分野に多くのアプリケー ションを有する。例えば、フィルタは、部屋又はホールの音響特性のモデルを提 供するために使用され得る。フィルタはまた、欠陥によって引き起こされた信号 の不完全性を取り除く、すなわち解消するために適当な補正係数を適用するため にシステムの欠陥をモデル化するために使用される。 しはしば、このような処理は、“実時間”で行われることが望ましい。また、 実際の／生の環境で発生された信号をフィルタする際遅延がなく、フィルタによ って実行されるモデル化／補正化ステップを事実上エンドユーザが気づくほどの いかなる遅延もないことが望ましい。 これを達成するために、フィルタＦによって導入された遅延は、それがそのフ ィルタリング関数を実行する間、ごくわずかの数量に減少されねばならない。す なわち、信号Ｓ₁が最初にフィルタＦに与える時間と、信号Ｓ₁の最初の入力部の フィルタＦによるフィルタリングの結果がフィルタの出力Ｓ₂で使用可能になる 時間とは、ほとんど同じにならなければならない。これらの事象間の遅延は、以 下、フィルタシステムの“レイテンシィ”と称する。 フィルタＦがディジタル方法で実現される場合、（アナログ／ディジタル変換 器を介して）入力信号Ｓ₁をサンプルし、次にフィルタリング関数を実行し、そ して次に（ディジタル／アナログ変換器によって）ディジタル信号をアナログ信 号に変換する。このサンプリング処理は、所定の間をおいた時間間隔ｔ_iで入力 信号のサンプルをとる。各サンプル間の時間は通常同じである。 サンプリング処理そのものは有限な遅延をシステムに導入する。さらに、フィ ルタは、一般の高速畳み込み技術の一つによって実現される場合、非常に一般的 な用語では、フィルタの精度（又は長さ）に比例する導入された遅延がある。 数学的には、フィルタリング演算（すなわち、出力信号Ｓ₂を生じるために入 力信号Ｓ₁にフィルタ特性を課するステップ）は、時間領域内での“畳み込み” として公知である。時間領域の畳み込みのステップは、周波数領域の乗算演算に なる。すなわち、もし入力信号Ｓ₁は最初にサンプルされるならば、フーリエ変 換が周波数領域で行われ、フィルタＦの周波数応答は、信号Ｓ₁のフーリエ変換 と乗算されるベクトルである。次に、この信号は、（もし必要ならば、アナログ 形式に変換され得る）サンプルされた（畳み込みされた）出力を発生するために 逆フーリエ変換される。 図２は、畳み込み器（また有限インパルス応答（ＦＩＲ）フィルタとして公知 である）は、（サンプルされたデータの処理に関して演算する畳み込み器のため に）測定されるそのインパルス応答｛ａ_k｝を有する。物理的フィルタに対して 、ａkは、全てのｋ＜０に対して０である。一般の入力シーケンス｛ｘ_k｝に対し て、フィルタの出力｛Ｙ_k｝は下記のように規定される。 このような線形フィルタは、下記のように規定される測定可能なレイテンシィ ｄを有する。 ａ_d≠０及び 全てのｋ＜ｄに対してａ_k＝０ （２） 言い換えれば、ａ_dは出力シーケンスの最初の非ゼロ値である。レイテンシィ ｄは、物理的システムでは決して負ではない。同様な方法で、有限インパルス応 答フィルタに対して、どれが出力シーケンスで最後の非ゼロ値であるかを決定す ることができる。これは、インパルス応答の長さを与える。長さ１を呼び出すな らば、これは、ａ_d+1-lが出力シーケンスの最後の非ゼロ値であることを意味す る（図３を参照）。 ＦＩＲフィルタを実現するための典型的な方式は２つのカテゴリーに分類され る。 １．各新しい入力サンプルが到達するとき各出力サンプルを計算する時間領域 フィルタ、したがってｄ＝０又はｄ＝１と同様に低いレイテンシィを可能にする 。典型的なフイルタ長さ（１）は短い。 ２．ブロックの多数の出力サンプルを計算する高速畳み込み器フィルタ。典型 的な長さ（１）は長い。最低の達成できるレイテンシィは、通常、フィルタ長さ 、ｄ≒１÷Ｋ 又は Ｋ≒１÷ｄ （３） に関連される。 ここで、Ｋ＝使用される特定のアルゴリズムの効率の尺度である。図４及び図５ に示されるような一般に使用される高速畳み込みアルゴリズムに対するＫの典型 的な値は０．５である。 本発明の簡単な説明 本発明の少なくとも好ましい実施例の目的は、所与の長さに対して、他の方法 によって通常発生されるよりも比較的高効率を得るようにディジタルサンプルさ れたデータに関して比較的長い畳み込みを実行するための方法及び装置を提供す ることにある。 この明紬書では、フィルタ特性は、重畳の原理が適用されることができるよう におよそ線形としてモデル化されると仮定される。 したがって、本発明の一つの一般的形式では、多数のより小さい構成要素フィ ルタの全体の正味動作がより長いインパルス応答を有する単一のフィルタと同一 であり、かつ全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィ に等しいように、前記構成要素フィルタが並列に作動し、異なる遅延で作動する 各構成要素フィルタの出力を加算することによって結合して形成される長いイン パルス応答及び低いレイテンシィを有するフィルタが提供される。 好ましくは、構成要素フィルタは異なる方法で実現される。その際、全体のフ ィルタが低いレイテンシィ及び長いインパルス応答特性を提供するように、いく つかのフィルタが低いレイテンシィを与え、いくつかがより長いフィルタ長を提 供するようにする。 好ましくは、１つまたはいくつかの構成要素フィルタは、（乗算演算及び加算 演算によって形成される）時間領域有限インパルスフィルタとして実現され、残 りを高速畳み込み方法を使用して実現して、時間領域フィルタが全体のインパル ス応答の最低レイテンシィ部分を与え、高速畳み込みフィルタがより長いフィル タ構成要素を与えるようにする。 好ましくは、高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ 変換を使用して形成される。 他の好まれる形式では、高速畳み込みフィルタは、本明細書で記載されている ような修正された離散的フーリエ変換を使用して形成される。 好ましくは、構成要素フィルタの１つ以上のグループは、同一の長さの変換を 使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実 現し、その際唯一の変換演算を各グループに対して実行して、各グループの構成 要素フィルタがそれぞれの変換演算から変換された出力を共有するようにする。 他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長 さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を 使用して実現し、その際唯一の逆変換演算を各グループに対して実行して、各グ ループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合 計されるようにする。 さらに他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同 一の長さの変換を使用した各グループの構成要素フィルタとともに高速畳み込み 技術を使用して実現され、その際、唯一の変換演算を各グループに対して実行し て、各グループの構成要素フィルタはそれぞれの変換演算から変換された出力を 共有するようにし、及び構成要素フィルタの１つ以上のグループは、同一の長さ の変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使 用して実現され、その際、唯一の逆変換演算を各グループに対して実行して、各 グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に 合計されるようにする。 本発明の他の一般的形式では、多数のより小さい構成要素フィルタの全体の正 味動作がより長いインパルス応答を有する単一のフィルタと同一であり、かつ全 体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに等しいように 、各構成要素フィルタを並列に動作させ、異なる遅延で作動する各構成要素フィ ルタを加算することによってそれらの出力を結合して、長いインパルス応答及び 低いレイテンシィを有するフィルタを形成する方法が提供される。 好ましくは、構成要素フィルタは、集団フィルタが低いレイテンシィ及び長い インパルス応答特性の両方を提供するように低いレイテンシィを与えるように適 合される幾つかのフィルタ及びより長いフィルタ長を提供するように適合される 他のフィルタによって異なる方法で実現される。 好ましくは、１つまたはいくつかの構成要素フィルタは、（乗算演算及び加算 演算によって形成される）時間領域有限インパルスフィルタとして実現され、残 りを高速畳み込み方法を使用して実現して、時間領域フィルタが全体のインパル ス応答の最低レイテンシィ部分を与え、高速畳み込みフィルタがより長いフィル タ構成要素を与えるようにする。 好ましくは、高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ 変換を使用して形成される。 好ましくは、高速畳み込みフィルタは、本明細書で記載されているような修正 された離散的フーリエ変換を使用して形成される。 好ましくは、構成要素フィルタの１つ以上のグループは、同一の長さの変換を 使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実 現し、その際唯一の変換演算を各グループに対して実行して、各グループの構成 要素フィルタがそれぞれの変換演算から変換された出力を共有するようにする。 他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長 さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を 使用して実現し、その際唯一の逆変換演算が各グループに対して実行して、各グ ループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合 計されるようにする。 さらに他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同 一の長さの変換を使用した各グループの構成要素フィルタとともに高速畳み込み 技術を使用して実現され、その際、唯一の変換演算を各グループに対して実行し て、各グループの構成要素フィルタはそれぞれの変換演算から変換された出力を 共有するようにし、及び構成要素フィルタの１つ以上のグループは、同一の長さ の変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使 用して実現され、その際、唯一の逆変換演算を各グループに対して実行して、各 グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に 合計されるようにする。 本発明のさらに他の一般的形式では、連続的なサンプルａ、ｂ、ｃ、ｄ．．． ．の重複されたグルーピングをフィルタするためのディジタルフィルタが提供さ れる。そのフィルタは、長さｍの変換プロセッサと、各々が長さｋのＮ個のフィ ルタプロセッサと、Ｎ個のフィルタプロセッサから並列に供給された出力を合計 する加算器と、長さｍの逆変換プロセッサとを備えている。前記連続的なサンプ ルａ、ｂ、ｃ、ｄは、長さｍのブロックで供給される。前記ブロックの各々は、 前記変換プロセッサを通って、次に前記Ｎ個のフィルタプロセッサのそれぞれを 通る。その際、前記Ｎ個のフィルタプロセッサの第１のフィルタプロセッサを通 る前の遅延はゼロであり、第２のフィルタプロセッサを通る前にはｋの遅延を有 し、以下、第Ｎ番目のフィルタプロセッサを通る前に（Ｎ−１）ｋの遅延を有す る。それによって、有効長Ｎｋのフィルタは、長さｋの従来のフィルタのレイテ ンシィに対応するレイテンシィを達成する。 本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有す るフィルタを実現する方法が提供される。その方法は、入力データの漸増する、 連続的な、重複する部分を周波数領域に変換して対応する変換されたデータを生 じ、その対応する変換されたデータを記憶し、前記変換されたデータの部分を連 続的に変換プロセッサを通す。第１のフィルタ関数プロセッサを通って第１の変 換された部分を供給し、次に、その第１の変換された部分を第Ｎ−１番目の変換 された部分が前記第１のフィルタ関数プロセッサを通して供給されている間に第 Ｎ−１番目のフィルタ関数プロセッサを通って供給することを継続して、連続的 に移動する入力データのＮ個の連続ブロックが変換され、かつＮ個のフィルタ関 数プロセッサを通り、前記Ｎ個のフィルタ関数プロセッサからの出力を加算し、 前記出力を逆変換し、必要とするような廃棄操作を実行して、フィルタされた出 力データの連続的な部分を前記入力データの漸増する連続的で重複する部分から 生じる。 本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有す るフィルタを実現する方法が提供される。その方法は、対応する変換されたデー タを生じるために入力データの漸増する連続的で重複する部分に数学的変換を適 用し、前記変換されたデータの個々のデータ（すなわち２つ以上）に数学的演算 を実行し、結果データを生じるために前記数学的演算から生じるデータに（付加 により）重畳し、フィルタされた出力データを生じるために前記結果データに逆 数学的変換を適用することからなる。 好ましくは、各前記フィルタ関数プロセッサは、そのインパルス応答が変換プ ロセッサの長さの半分であるフィルタを処理する。 好ましくは、前記変換プロセッサは高速フーリエ変換プロセッサで、前記逆変 換プロセッサは逆高速フーリエ変換プロセッサで、前記フィルタ関数プロセッサ は、全フィルタのための所望のインパルス応答の選択された部分に対応するイン パルス応答を有する変換された入力データの乗算演算によって実行される。 好ましくは、前記方法は最適化され、それによっておよそ等しい処理時間量が フィルタ関数（乗算）演算のようにフーリエ変換に費やされる。 本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有す るフィルタを実現する方法が提供される。その方法は、対応する変換されたデー タを生じるために入力データの漸増する連続的な重複する部分を周波数領域に変 換し、前記変換された信号の個々の信号に数学的演算を実行し、前記数学的演算 から得られる連続信号に（加算による）重畳し、周波数領域から得られた信号を 時間領域に逆変換し、前記信号を出力することからなる。 好ましくは、前記変換プロセッサは高速フーリエ変換プロセッサで、前記逆変 換プロセッサは逆高速フーリエ変換プロセッサである。 好ましくは、前記数学的演算は、フーリエ変換された入力信号セグメントと所 望の（時間領域）フィルタ特性の周波数応答とのベクトル乗算である。 好ましくは、基礎となる操作は、入力データの連続する重複部分に対する重複 及び廃棄操作である。 その代わりに、基礎となる操作は、入力データの連続する重複部分に対する重 複及び加算操作である。 特定の好まれる形式では、入力サンプルのいかなる所与の重複ブロックのフー リエ変換も、一度だけ行われ、必要とされるときは再使用される。 好ましくは、フィルタされたデータのいかなる所与の合計されたグルーピング の逆フーリエ変換も一度だけ実行される。 特定の好しい形式では、前記方法は、複合電気フィルタのフィルタモジュール の少なくとも幾つかを実現するために使用される。前記複合電気フィルタは、フ ィルタするための入ってくる入力信号を受信するように配置される複数のフィル タモジュールを備え、前記フィルタモジュールの各々からの出力は、複合フィル タされた出力信号を生じるように合計され、前記フィルタモジュールの各々は複 合フィルタのインパルス応答の選択された部分であるインパルス応答を有するよ うに適合される。 インパルス応答の選択された部分の重複を最少にするか又は全く重複させない ようにすることが好ましい。 好ましくは、前記フィルタモジュールの各々の長さは、前記インパルス応答の 最初の（又は初期の）部分を処理するように適合されたより短い長さのフィルタ モジュール及び前記インパルス応答の次の（又は後の）部分を処理するように適 合されたより長い長さのフィルタモジュールの特性と異なる。 好ましくは、前記より長い長さのフィルタモジュールは前記インパルス応答の より長い部分を順にフィルタするように適合される。 特定の好まれる形式では、前記複数のフィルタモジュールの最短モジュールは 、時間領域（低いレイテンシィ）フィルタであるが、前記フィルタモジュールの 追加モジュールが前述の高速フーリエ変換法又は他の伝統的な高速畳み込み法を 使用して実現されるより長い高速畳み込み（より長いレイテンシィ）フィルタで ある。 本発明の少なくとも他の好ましい実施例の目的は、通常他の方法で受けられた よりも比較的低いレイテンシィを提供するためにディジタルのサンプルされたデ ータに関する比較的長い畳み込みを実行するための方法及び装置を提供すること にある。 フィルタ特性は重畳の原理が適用され得るようにおよそ線形としてモデル化さ れ得るものと仮定される。 したがって、本発明のさらに他の一般的形式では、フィルタするための入って くる入力信号を並列に受信するように配置される複数のフィルタモジュールを備 える複合電気フィルタが提供される。前記フィルタモジュールの各々からの出力 は、複合フィルタされた出力信号を生じるために合計され、前記フィルタモジュ ールの各々は複合フィルタのインパルス応答の選択された部分であるインパルス 応答を有するように適合される。 インパルス応答の選択された部分の重複を最少にするか又は全く重複させない ようにすることが好ましい。 好ましくは、前記フィルタモジュールの各々の長さは、前記インパルス応答の 最初の（又は初期の）部分を処理するように適合されたより短い長さのフィルタ モジュール及び前記インパルス応答の次の（又は後の）部分を処理するように適 合されたより長い長さのフィルタモジュールの特性と異なる。 好ましくは、前記より長い長さのフィルタモジュールは前記インパルス応答の より長い部分を順にフィルタするように適合される。 特定の好まれる形式では、前記複数のフィルタモジュールの最短モジュールは 、 時間領域（低いレイテンシィ）フィルタであるが、前記フィルタモジュールの追 加モジュールは長い高速畳み込み（より長いレイテンシィ）フィルタである。 好ましくは、最短の前記フィルタモジュールのみが時間領域フィルタである。 他の特定の好まれる形式では、前記フィルタモジュール数は、フィルタＦ₁、 Ｆ₂．．．Ｆ_Nを含むＮである場合、フィルタモジュールＦ_iは、時間領域技術で 実現されるが、全ての他のフィルタモジュールＦ_iが高速畳み込み技術で実現さ れ、かつこれらの高速畳み込みフィルタＦ_iは、各々がその先行者よりも長いフ ィルタ長を有し、かつそれ故により長いレイテンシィを有するがなおｄ_i+l＝ｄ_i ＋１_iである特性を保持する一連のフィルタからなり、それによってＮ個の構成 要素フィルタ出力を一緒に合計することによって形成される複合フィルタＦの出 力がそれの中にいかなる“ホール”もないインパルス応答を有することが保証さ れる。 本発明の他の一般的形式では、データの比較的長い長さであるが短いレイテン シィのフィルタリングを達成するためにサンプルデータをフィルタリングする方 法が提供される。その方法は、複数のサブフィルタを通って並列に前記データを 送り、フィルタされたサンプルデータを生じるために前記サブフィルタの全てか らの出力サンプルを合計し、前記サブフィルタの各々のインパルス応答は、前記 サンプルデータから前記フィルタされたサンプルデータを生じるのに必要とされ るフィルタ特性の所望のインパルス応答の選択された部分であり、各々の前記選 択された部分は、合計されるとき、前記サブフィルタの全てからの出力が前記所 望のインパルス応答を有するフィルタによってあたかもフィルタされるように挙 動するように前記サブフィルタの各々のために選択される。 本発明の特定の実現では、実数のストリングを効率的に変換するように適合さ れるフーリエ変換プロセッサを組み込む方法及びフィルタが提供される。前記プ ロセッサは下記の方法により作動する。 １．長さＮの入力ベクトルｘ（ｋ）をとる。ここで、ｘ（ｋ）の各要素は実数で ある。 ２．下記の式の適用によりベクトルｘ′（１）、長さＮ／２の複素ベクトルを形 成する。 ０≦１＜Ｎ／２に対して ３．下記のＮ／２の複素結果ベクトルｚ（ｐ）を与えるためにｘ′（１）のＮ／ ２点ＤＦＴを計算する。 いま、本発明の実施例は添付図面に関して説明される。 図面の簡単な説明 図１は、周波数領域のフィルタ動作の一般化されたブロック図であり、 図２は、畳み込みフィルタのために使用される基本的用語を規定し、 図３は、図２のフィルタのレイテンシィ及び長さを規定し、 図４は、高速フーリエ変換方法によるサンプルされたデータを処理する従来の 方法を図表のフローチャート形式で示し、 図５は、図４の方法をさらに示し、 図６、７、８は、図４の方法と比較すると比較的高効率係数Ｋが達成される、 本発明の一般化された第１の実施例によるフィルタリングの方法を示し、 図９は、サブフィルタ数は６である図８の方法を実現する本発明の実施例の図 、 図１０は、その一部が図８のフィルタによって実現され得ることが有利である 合計されたフィルタをブロック図形式で示し、 図１１は、その多くが図８の方法を実現するサブフィルタを組み込む図１０の 合計されたフィルタのブロック図であり、 図１２は、５つのフィルタ部分を使用した図１０のフィルタ配置例による入力 信号の処理方法を示し、 図１３は、図１２のフィルタのフィルタ特性の選択方法を示し、 図１４は、図８の合計されたフィルタの他の実施のブロック図であり、 図１５は、図１２のフィルタＦ2〜Ｆ5に適している（従来の）高速畳み込みア ルゴリズム実現の典型的なフローを示し、 図１６は、実数ストリングを処理するように最適化されるフーリエ変換アルゴ リズムの説明のための基礎を形成するＤＦＴエンジンを示し、 図１７は、図１ ０の合計されたフィルタが修正された離散的フーリエ変換を使用して実現される 本発明の他の実施例のブロック図である。 本発明の好ましい実施例の詳細な説明 １．高効率フィルタ 図４は、典型的な高速畳み込みアルゴリズムの時間フローを示す。これは、高 速フーリエ変換（ＦＦＴ）を使用して実現された重複−廃棄アルゴリズムである 。時間セグメントａ及びｂの間に到達する２Ｍワードの入力データは、正ＦＦＴ 、ベクトル乗算及び逆ＦＦＴによって時間セグメントｃの間に完全に処理される 。得られるＭワードの出力データはバッファされ、時間セグメントｄの間に出力 される。ＦＦＴ及び逆ＦＦＴ（ＩＦＦＴ）は、時間領域と周波数領域間のデータ を変換するために使用されるだけである。実際のフィルタ動作は、全計算時間の 何分の１だけを実際かかるベクトル乗算演算で実行される。それで、図４のフィ ルタの関連パラメータは、 長さ＝Ｍ、 レイテンシィ＝２Ｍ、 及び、したがって、Ｋ＝０．５である。 図６、７及び８に関して、本発明の少なくとも一つの実施例による方法及び装 置の背後の基本的原理が得られる。 図６は、構成要素フィルタＦ₁、Ｆ₂．．．Ｆ_nの各々のフィルタ特性が全フィ ルタアセンブリのための所望のフィルタ特性の別々の個別の構成要素の部分であ る長さＭＬのフィルタを示す。遅延Ｌ、２Ｌ．．．（Ｍ−１）Ｌは、入力サンプ ルｘ_kがフィルタＦ₁、Ｆ₂．．．のフィルタ特性部分が導かれるフィルタ特性を 有するフィルタを通ることによって達成される出力に等しい出力Ｙ_kを付加に続 いて再形成するために示されるように課される。図７は、図５の高速フーリエ変 換アル ゴリズムを使用して図６のフィルタＦ₁、Ｆ₂．．．を実現することによって得ら れる。 図８では図７のフィルタを再構成して、唯一つの高速フーリエ変換モジュール １１及び一つの逆高速フーリエ変換モジュール１２の使用を可能にする。この高 速フーリエ変換モジュールが、図８に示されるようにフィルタのフィルタ１、フ ィルタ２、フィルタ３．．．の各々の長さの２倍に等しい入力ｘ_kからのサンプ ルのブロックを処理するように適合されることは暗黙で示されている。 前述のように、各連続的なフィルタＦ₁、Ｆ₂．．．のフィルタ特性（インパル ス応答）は、全フィルタモジュールの所望されたインパルス応答から選ばれ、か つその応答から連続的な対応する部分に対応する。 各高速フーリエ変換されたデータのブロックが次のフィルタを通って送られる 前の時間遅延Ｌは、高速フーリエ変換モジュールによって最初に処理されるサン プル長の半分に等しい。 図９は、図４と同様の形式で図６、７及び８で得られる改良された長さ／レイ テンシィ効率方法を使用した出力データの１ブロックの計算を示す。図９によっ て使用されるような図８の方法は下記に要約される。 時間セグメントｈ中、時間セグメントｆ及びｇの間に到達した入力データは高 速フーリエ変換され、かつ周波数領域入力データの得られたブロックは将来の使 用のために記憶される。次に、逆高速フーリエ変換され、かつ時間セグメントｉ 中、出力として与えられる周波数出力データの次のブロックを計算する。高速畳 み込みを計算する古い方法は、周波数領域入力データの最新ブロックを単に受け 取り、新しい周波数領域出力データを与えるためにそれと所望されるフィルタ応 答を表すベクトルとを乗算していた。改良された長さ／レイテンシィ効率方法は 、図９に示されるような新しい周波数領域出力データブロックを計算するために 多数の前の周波数領域入力データブロックを使用する。この例では、フィルタデ ータのブロックは、フィルタＡ、フィルタＢ、．．．フィルタＦと呼ばれる。こ の例では、実現されるフィルタは、図４で実現されるフィルタの６倍の長さであ るがより大きなレイテンシィを有しない。図４と比較すると、図９のフィルタの 関連するパラメータは、 長さ＝６Ｍ、 レイテンシィ＝２Ｍ、 及び、したがって、Ｋ＝３である。 図３は、図９の実施例の実現の背後の論理を要約する。 特に、図８の漸増する遅延Ｌ、２Ｌ、３Ｌ、．．．（Ｍ−１）Ｌは、連続的な ａ、ｂ、ｃ、ｄの遅延され、重複されたグルーピングを取り込むことによって図 ９で達成されることは注目される。 前述のフィルタ配置は、図１０で示されるような低いレイテンシィＦＩＲフィ ルタで使用され得ることが有利である。 図１０は、Ｎ個のフィルタを一緒に加えることによってＦＩＲを実現するアー キテクチャを示す。もし各フィルタが、フィルタＦ_i、レイテンシィｄ_i、長さ１_i と特徴付けられるならば、一般にＮ個のフィルタは、そのレイテンシィは上昇 順に順序付けられ、さらにｄ_i+1＝ｄ_i＋１_iであるように選ばれる。これは、フ ィルタＦ_i+1のインパルス応答の最初の非ゼロ値が、フィルタＦ_iのインパルス応 答の最後の非ゼロ値の次に直ぐ現れることを意味する。したがって、このフィル タの加算の結果が、Ｎ個の構成要素フィルタのインパルス応答の和であるそのイ ンパルス応答を有する単一のより長いフィルタを生じる。 このフィルタの重要な特性は、構成要素フィルタ効率のどれよりも高い長さ／ レイテンシィ効率Ｋである。 すなわち、図１０のフィルタは、幾つかのフィルタを一緒に加え、構成要素フ ィルタの長さの和と同じ長さで、そのレイテンシィが最低レイテンシィの構成要 素フィルタのレイテンシィと同じ短かさの新しいフィルタを形成する技術を使用 する。 図１１は、３つのフィルタモジュールＦ１、Ｆ２、Ｆ３がある図１０の低レイ テンシィフィルタ１０の実現を示す。第１のモジュールＦ１は、低レイテンシィ （ｄ＝０）時間領域であるが、フィルタＦ２及びＦ３は、図８及び図９に関して 説明された実施例により実現される。 ２．低レイテンシィＦＩＲフィルタ 前述のように、図１０は、Ｎ個のフィルタを一緒に加えることによってＦＩＲ フィルタを実現するためのアーキテクチャを示す。もし各フィルタが、フィルタ Ｆ_i、レイテンシィｄ_i、長さ１_iと特徴付けられるならば、一般にＮ個のフィル タは、そのレイテンシィは上昇順に順序付けられ、さらにｄ_i+1＝ｄ_i＋１_iであ るように選ばれる。これは、フィルタＦ_i+1のインパルス応答の最初の非ゼロ値 が、フィルタＦ_iのインパルス応答の最後の非ゼロ値の次に直ぐ現れることを意 味する。したがって、このフィルタの加算の結果が、Ｎ個の構成要素フィルタの インパルス応答の和である、そのインパルス応答を有する単一のより長いフィル タを生じる。 このフィルタの重要な特性は、構成要素フィルタ効率のどれよりも高い長さ／ レイテンシィ効率Ｋである。 すなわち、図１０及び図１２のフィルタは、幾つかのフィルタを一緒にして、 構成要素フィルタの長さの和と同じ長さで、そのレイテンシィは最低レイテンシ ィの構成要素フィルタのレイテンシィと同じ短かさの新しいフィルタを形成する 技術を使用する。 特に、図１２の複合フィルタアセンブリは、レイテンシィを最小にすると同時 にフィルタの長さを最大にするために第１の時間領域（低レイテンシィ）フィル タと追加の高速畳み込み（より長いレイテンシィ）フィルタとを結合する技術を 使用する。この技術はＮ個のフィルタＦ₁、Ｆ₂．．．Ｆ_Nを加えることによって 実現される。ここでＦ₁が時間領域技術で実現される非常に低いレイテンシィを 有するフィルタであり、他のフィルタＦ_iは各々高速畳み込み技術で実現される 。より詳細には、アセンブリは、Ｎ−１個の高速畳み込みフィルタＦｉは、各々 はその先行者よりも長いフィルタ長を有し、それ故に各々はより長いレイテンシ ィを有するが、ｄ_i+1＝ｄ_i＋１_iである特性をなお保持する一連のフィルタから なる技術を採用している。これは、Ｎ個の構成要素フィルタを加えることによっ て形成されるフィルタＦがいかなる“ホール”もなしにインパルス応答を有する ことを保証する。 特に図１２を参照すると、複合フィルタＦは、５つのフィルタ部分Ｆ１、Ｆ２ 、 Ｆ３、Ｆ４及びＦ５を含む。複合フィルタＦのインパルス応答ａ_kは図１２の上 部に示され、かつ全サンプル長１０２４のサンプルを有する。 フィルタＦ１は、インパルス応答ａ_kの最初の６４サンプルを含むインパルス 応答を有する。すなわち、このフィルタは６４サンプル長を有する。実現される ようなフィルタは、（巣積回路のＤＳＰ５６０００シリーズに関してモトローラ ドキュメントＡＰＲ７／Ｄで参照されるような）低レイテンシィフィルタを有す る。このフィルタは０の有効レイテンシィを有する。 続くフィルタＦ２、Ｆ３、Ｆ４、Ｆ５は、高速畳み込みディジタル技術を使用 して実現される。図１５は、入力するサンプルされたデータの高速フーリエ変換 の受け入れ、変換されたデータサンプルとフィルタのインパルス応答とを乗算し 、逆高速フーリエ変換の使用によって高速フーリエ変換されたデータサンプルを 時間領域に変換し、次にデータを出力することからなる技術のための基本アルゴ リズムを示す。重複／廃棄方法が使用される。それによって出力データの一部だ けが使用される。 追加のフィルタＦ２、Ｆ３、Ｆ４、Ｆ５の長さ及びレイテンシィは、図１３に 図表で示されている規則により選択される。それによって、各フィルタ部分は、 直ぐ前のフィルタ部分の長さ及びレイテンシィの和に等しいレイテンシィを有す る。 この場合、最終結果は、全長１０２４のサンプル及び０のレイテンシィを有す るフィルタである。 図１４は、フィルタアルゴリズムが周波数領域に適用された後に遅延が導入 される図９のフィルタの変化を示す。 ３．最適化された実数ストリング処理 図１６を参照すれば、周波数分析の共通の方法は、高速フーリエ変換アルゴリ ズム（以下、ＦＥＴと呼ばれる）を使用して電子装置で効率的に実現され得る離 散的フーリエ変換（以下、ＤＦＴと呼ばれる）によってである。 その入力データ及び出力データは両方とも（実数及び虚数成分を有する）複素 数であるとき、ＤＦＴは効率的に作動するように公式化される。ＤＦＴへのデー タ入力が実数のとき、演算からの出力データは、この出力データへ導く処理の幾 つかは不必要であることを指示するある冗長度を含む。 この実施例では、説明されることは、ＤＦＴと同じアプリケーションの多くを 有するが実数演算のためにＤＦＴの効率の悪さがないディジタル環境で実数演算 するための新しい変換である。この文書のために、ここで説明されているアルゴ リズムは修正された離散的フーリエ変換（ＭＤＦＴ）である。 このＤＦＴは下記の式により計算される。 もし入力データｘ（ｋ）が実数であるならば（すなわち、それは虚数成分を有 しない）、出力データＸ（ｎ）は下記の特性を有する。 ここで、＊演算子は複素共役を示すために使用される。これは、Ｘ（０）の虚 数部、Ｘ（Ｎ／２）の虚数部及び全て｛Ｘ（ｎ）：Ｎ／２＜ｎ＜Ｎ｝は冗長であ ることを意味する。したがって、ＤＦＴ出力から必要な情報だけを抽出する処理 は平凡でない。 代わりの変換は下記に示される。 これは、出力ベクトルＹ（ｎ）がＤＦＴに対する異なる周波数での信号の周波 数成分を表すことを除いて標準ＤＦＴと同様である。データの冗長部分がＸ（ｎ ）からＹ（ｎ）からよりはっきりと抽出されることを除いて、出力ベクトルＹ（ ｎ）は、（丁度ＤＦＴ出力Ｘ（ｎ）が有するように）冗長度を有する。ｘ（ｋ） が実数であるとき、生じるＹ（ｎ）の冗長度は下記のように表され得る。 Ｙ（ｎ）＝［Ｙ（Ｎ−２）］” （４） これは、このベクトルＹ（ｎ）の２番目の半分は単に最初の半分の複素共役で あるので、ｘ（ｎ）が実数であるとき、出力ベクトルの最初の半分だけが情報の 全てを含むことが必要とされることを意味する。 上記の式の他の考察は、ベクトルの奇数要素の全てが単に偶数要素の複素共役 であることである。すなわち、 Ｙ（１）＝［Ｙ（Ｎ−２）］” Ｙ（３）＝［Ｙ（Ｎ−４）］” … （５） Ｙ（Ｎ−３）＝［Ｙ（２）］” Ｙ（Ｎ−１）＝［Ｙ（０）］” これは、実信号ｘ（ｋ）の修正されたＤＦＴから必要とされる情報の全てを得 るためにＹ（ｎ）の偶数要素を計算する必要だけがあることを意味する。Ｙ（ｎ ）からの偶数要素を含むアレイを下記のようにアレイＺ（ｐ）と名付ける。 ０≦ｐ＜Ｎ／２に対して、Ｚ（ｐ）＝Ｙ（２ｐ） （６） Ｙ（ｎ）に対する上記の式に基づいて、下記の式を得る。 ある操作の後に次のようになる。 Ｎ長の実ベクトルからＮ／２長の複素ベクトルを形成するならば、 下記のようになることが分かる。 これは、長さＮ／２のＤＦＴを使用することによってベクトルＺ（ｐ）が計算 されたことを意味する。 Ｚ（ｐ）＝ＭＤＦＴ［ｘ（ｋ）］（ここで、ＭＤＦＴは修正された離散的フー リエ変換演算子を示す。） Ｚ（ｐ）の計算の後に続く手順は下記のようになる。 １．長さＮの入力ベクトルｘ（ｋ）を調べる。ここで、ｘ（ｋ）の各要素は実数 である。 ２．ベクトルｘ′（１）、すなわち長さＮ／２の複素べクトルを上記の式（９） の方法によって形成する。 ３．Ｎ／２の複素結果ベクトルＺ（ｐ）を与えるためにＮ／２点ＤＦＴを計算す る。このＭＤＦＴは、ＤＦＴに対する同様な適用にそれを有用にする多くの特性 を有する。第１に、それは、ＤＦＴと同様な方法で線形畳み込みを実行するため に使用され得る。第２に、正変換と非常に類似している逆変換を有する。すなわ ち、 ここで、ＩＤＦＴは、Ｎ／２点逆離散的フーリエ変換を示す。 このアルゴリズムは、Ｎ個の実数セットを供給され、かつ入力データのＭＤＦ Ｔを表すＮ／２の複素出力数を発生する電子装置で実現され得る。この装置は、 前述のように算術演算の各々を実行するためにディジタル演算素子を使用する。 本発明の他の実施例は、一対の装置である。この一対の装置の第１は、前述の パラグラフで説明したようにＭＤＦＴを計算し、その第２は、前述した演算手順 を使用して逆ＭＤＦＴを計算する。入力データの連続的なストリームからの重複 されたデータのブロックをＭＤＦＴコンピュータを通して送り、次に、Ｚ（ｐ） の係数と適当なフィルタ係数を乗算し、次に、その結果のデータを逆ＭＤＦＴコ ンピュータを通して送り、出力データのセグメントを適当に再結合することによ って、修正された高速畳み込みプロセッサが形成され得る。 上記には、特に多数のアプリケーションにそれをより有用にするが前述の実時 間フィルタアプリケーションに限定されないＤＦＴに対する修正を説明した。Ｄ ＦＴに対するこれらの拡張の全てはまた、ＦＦＴアルゴリズム及びＤＦＴの他の 高速インプリメンテーションに適用され得る。 例１ 図１７は、直ぐ前に説明された修正された離散的フーリエ変換（ＭＤＦＴ）が データストリームを周波数領域へ変換する目的のために適用され、対応する逆修 正された離散的フーリエ変換（ＩＭＤＦＴ）がフィルタアルゴリズムの適用の後 で、かつ周波数領域からの変換のために廃棄する前に適用される図１１の合計さ れたフィルタの実現を示す。 図１７のフィルタＦ２では、ＭＤＦＴは６４の実ワードの入力を取り入れ、か つ３２の複合ワードの出力を生じる。ＩＭＤＦＴは３２の複合ワードの入力を取 り入れ、かつ６４の実ワードの出力を生じる。 図１７のフィルタＦ３では、ＭＤＦＴは２５６の実ワードの入力を取り入れ、 かつ１２８の複合ワードの出力を生じる。ＩＭＤＦＴは１２８の複合ワードの入 力を取り入れ、かつ２５６の実ワードの出力を生じる。 図１７のフィルタは、アルゴリズムを実現するために（ＲＯＭから又はホスト コンピュータからブート可能な）ソフトウェアを組み込むモトローラＤＳＰ ５ ６００１プロセッサを使用して実現される。遅延素子は、３つのＭＣＭ ６２０ ６メモリチップを備えている外部メモリチップのバンクを使用して実現される。 アナログ領域とディジタル領域間のデータ入出力は、ＡＤＣ及びＤＡＣチップ 、ＤＳＰ ５６００１の同期直列ポートを介して通信する水晶ＣＳ ４２１６に よって達成される。 産業適用可能性 本発明の実施例は、ソフトウェア、ハードウェア又は音響システム特性のオー ディオフィルタリング又は電子モデリングのようなアプリケーションための両方 の組み合わせで実現されるディジタルフィルタに適用される。この方法は、信号 処理の分野に広く適用可能であり、かつ例えば、下記のものに役立つように使用 され得る。適応フィルタリング、オーディオ残響処理、適応エコー消去、空間処 理、仮想現実感オーディオ、相関レーダ、レーダパルス圧縮、コンピュータ解析 、地震分析、遠隔通信、パターン認識、ロボテイックス、３Ｄ音響モデリング、 （オラリイゼイーション、自動反響マッチングを含む）オーディオポストプロダ クション、音声等化、圧縮、ソナー、超音波、安全通信システム、ディジタルオ ーディオ放送、音響分析、監視、雑音消去、エコー消去。 上記には、本発明の幾つかの実施例のみを説明し、かつ当業者に明かな修正は 、本発明の範囲及び精神を逸脱しないでなされ得る。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ＰＬ８３５７ (32)優先日 1993年４月20日 (33)優先権主張国 オーストラリア（ＡＵ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，Ｈ Ｕ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ， ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １． 多数のより小さい構成要素フィルタを有し、その構成要素フィルタはその 全体の正味の動作がより長いインパルス応答を有する単一フィルタと同一であり 、かつ前記全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに 等しいように異なる遅延で動作するものであって、それらの構成要素を並列に動 作させ、かつそれらの出力を加えることによって結合することによって形成され る長いインパルス応答及び低いレイテンシィを有するディジタルフィルタ。 ２． 前記構成要素フィルタは、いくつかのフィルタが低いレイテンシィを提供 するように適合され及び他のフィルタがより長いフィルタ長を提供するように適 合されるフィルタによって全体のフィルタが低いレイテンシィ特性及び長いイン パルス応答特性の両方を提供するように異なる方法で形成されることを特徴とす る請求項１に記載のフィルタ。 ３． １つ以上の構成要素フィルタは、（乗算演算及び加算演算で形成される） 時間領域有限インパルス応答フィルタとして実現され、かつ残りは高速畳み込み 方法を使用して実現され、時間領域フィルタが全体インパルス応答の最低レイテ ンシィ部分を提供するように及び高速畳み込みフィルタがより長いフィルタ構成 要素を提供することを特徴とする請求項１に記載のフィルタ。 ４． 前記高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ変換 を使用して形成されることを特徴とする請求項３に記載のフィルタ。 ５． 前記高速畳み込みフィルタは、請求項３３に記載されたような修正された 離散的フーリエ変換を使用して形成されることを特徴とする請求項３に記載のフ ィルタ。 ６． 前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用 して実現し、その際、唯一の変換動作を各グループに対して実行し、各グループ の前記構成要素フィルタがそれぞれの変換動作から変換された出力を共有するこ とを特徴とする請求項１に記載のフィルタ。 ７． 前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用 して実現し、その際唯一の逆変換動作が各グループに対して実行され、各グルー プの構成要素フィルタからの出力がそれぞれの逆変換動作に送られる前に合計さ れることを特徴とする請求項１に記載のフィルタ。 ８． 前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用する各グループの構成要素フィルタとともに高速畳み込み技術を使用 して実現され、その際、唯一の変換動作を各グループに対して実行して、各グル ープの構成要素フィルタはそれぞれの変換動作から変換された出力を共有するよ うにし、かつ前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の 長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術 を使用して実現され、その際、唯一の逆変換動作を各グループに対して実行して 、各グループの構成要素フィルタからの出力がそれぞれの逆変換動作に送られる 前に合計されることを特徴とする請求項１に記載のフィルタ。 ９． 多数のより小さい構成要素フィルタを並列に作動し、かつ前記構成要素フ ィルタの全体の正味の動作がより長いインパルス応答を有する単一フィルタと同 一であり、かつ前記全体のレイテンシィが前記構成要素フィルタの最短のレイテ ンシィに等しいように異なる遅延で作動する各々の構成要素フィルタと前記構成 要素フィルタの出力とを付加によって結合することによって形成される長いイン パルス応答及び低いレイテンシィを有するディジタルフィルタを形成する方法。 １０．前記構成要素フィルタは、低いレイテンシィを提供するように適合される 幾つかのフィルタ及びより長いフィルタ長を提供するように適合される他のフィ ルタによって全体フィルタが低いレイテンシィ特性及び長いインパルス応答特性 の両方を提供するように異なる方法で実現されることを特徴とする請求項９に記 載の方法。 １１．１つ以上の構成要素フィルタは、（乗算演算及び加算演算で形成される） 時間領域有限インパルス応答フィルタとして実現され、かつ残りは、時間領域フ ィルタが全体のインパルス応答の最低レイテンシィ部分を提供するように及び高 速畳み込みフィルタがより長いフィルタ構成要素を提供するように高速畳み込み 方法を使用して実現されることを特徴とする請求項９に記載の方法。 １２．高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ変換を使 用して形成されることを特徴とする請求項１１に記載のフィルタ。 １３．前記高速畳み込みフィルタは、請求項３３に記載されたような修正された 離散的フーリエ変換を使用して形成されることを特徴とする請求項１１に記載の 方法。 １４．前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用する各グループで、前記構成要素フィルタとともに高速畳み込み技術 を使用して実現され、及び唯一の変換動作が各グループに対して実行され、各グ ループの前記構成要素フィルタがそれぞれの変換動作から変換された出力を共有 することを特徴とする請求項９に記載の方法。 １５．前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用する各グループで、前記構成要素フィルタとともに高速畳み込み技術 を使用して実現され、及び唯一の逆変換動作が各グループに対して実行され、各 グループの前記構成要素フィルタからの出力がそれぞれの逆変換動作に送られる 前に合計されることを特徴とする請求項９に記載の方法。 １６．前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長さの 変換を使用する各グループで、前記構成要素フィルタとともに高速畳み込み技術 を使用して実現され、及び唯一の変換動作が各グループに対して実行されて、各 グループの前記構成要素フィルタがそれぞれの変換動作から変換された出力を共 有し、かつ前記１つ以上の構成要素フィルタの１つ以上のグループは、同一の長 さの変換を使用する各グループで、前記構成要素フィルタとともに高速畳み込み 技術を使用して実現され、及び唯一の逆変換動作が各グループに対して実行され 、各グループの前記構成要素フィルタからの出力がそれぞれの逆変換動作に送ら れる前に合計されることを特徴とする請求項９に記載の方法。 １７．連続的なサンプルａ、ｂ、ｃ、ｄ．．．．の遅延され、重複されたグルー ピングをフィルタするためのディジタルフィルタにおいて、長さｍの変換プロセ ッサと、各々が長さｋのＮ個のフィルタプロセッサと、Ｎ個のフィルタプロセッ サから並列に供給された出力を合計する加算器と、長さｍの逆変換プロセッサと を備え、前記連続的なサンプルａ、ｂ、ｃ、ｄは、長さｍのブロックで供給され 、前記ブロックの各々は、前記変換プロセッサを通って、次に前記Ｎ個のフィル タ プロセッサを通るが、その第１のフィルタプロセッサを通る前にはゼロの遅延を 有し、第２のフィルタプロセッサを通る前にはｋの遅延を有し、以下、第Ｎ番目 のフィルタプロセッサを通る前には（Ｎ−１）ｋの遅延を有するようにされ、そ れによって、有効長Ｎｋのフィルタが、長さｋの従来のフィルタのレイテンシィ に対応するレイテンシィを達成するディジタルフィルタ。 １８．前記変換プロセッサはフーリエ変換プロセッサの一形式であり、前記逆変 換プロセッサは逆フーリエ変換プロセッサの一形式であり、前記フィルタ関数プ ロセッサは変換された入力データと全フィルタのための所望のインパルス応答の 選択された部分に対応する周波数応答との乗算演算によって実行されることを特 徴とする請求項１７に記載のフィルタ。 １９．比較的高い長さ／レイテンシィ効率Ｋを有するフィルタを実現する方法に おいて、入力データの漸増し、連続的で重複する部分を周波数領域に変換し、前 記変換された信号の個々の信号に数学的演算を実行し、前記数学的演算から得ら れる連続的な信号に（加算により）重畳し、前記周波数領域から得られた信号を 時間領域に逆変換し、かつ前記信号を出力することからなる方法。 ２０．比較的高い長さ／レイテンシィ効率Ｋを有するフィルタを実現する方法に おいて、対応する変換されたデータを生じるために入力データの漸増し、連続的 で重複する部分に数学的変換を適用し、前記変換されたデータの個々の（２以上 ）データに数学的演算を実行し、前記数学的演算から得られるデータに（加算に より）重畳して結果のデータを得え、前記結果のデータに逆数学的変換を適用し てフィルタされた出力データを生じることからなる方法。 ２１．前記変換プロセッサはフーリエ変換プロセッサの一形式であり、前記逆変 換プロセッサは逆フーリエ変換プロセッサの一形式であり、前記数学的演算はフ ーリエ変換された入力信号セグメントと所望の（時間領域）フィルタ特性のセグ メントの周波数応答とのベクトル乗算であることを特徴とする請求項２０に記載 の方法。 ２２．基礎となる演算は、入力データの連続した重複する部分の重複演算及び出 力データの連続重複ブロックの廃棄又は加算演算（一般に重複／セーブ又は重複 ／加算方法と呼ばれる）であることを特徴とする請求項２１に記載の方法。 ２３．前記方法は、複合電気フィルタの少なくとも幾つかのフィルタモジュール を実現するために使用され、前記複合電気フィルタは、フィルタするための入っ てくる入力信号を並列に受信される複数のフィルタモジュールと、複合フィルタ された出力信号を生じるために合計された前記フィルタのそれぞれからの出力と 、前記複合フィルタのインパルス応答の選択された部分であるインパルス応答を 有するように適合される前記フィルタモジュールの各々とを備えていることを特 徴とする請求項２０に記載の方法。 ２４．インパルス応答の前記選択された部分の重複を最小にするか又はこの部分 を全く重複させないステップを含む請求項２３に記載の方法。 ２５．前記フィルタモジュールの各々の長さは、前記インパルス応答の最初の（ 初期の）部分を処理するように適合されるより短い長さのフィルタモジュール及 び前記インパルス応答の後続（後の）を処理するように適合されるより長い長さ のフィルタモジュールの特性と異なることを特徴とする請求項２４に記載の方法 。 ２６．前記複数のフィルタモジュールの最短モジュールは時間領域（低いレイテ ンシィ）フィルタであり、前記フィルタモジュールの付加モジュールはより長い 高速畳み込み（より長いレイテンシィ）フィルタであることを特徴とする請求項 ２５に記載の方法。 ２７．フィルタするための入ってくる入力信号を並列に受信される複数のフィル タモジュールを有し、前記フィルタモジュールのそれぞれからの出力を合計して 生じる複合フィルタされた出力信号とを有し、前記フィルタモジュールの各々が 前記複合フィルタのインパルス応答の選択された部分であるインパルス応答を有 する複合電気フィルタ。 ２８．インパルス応答の前記選択された部分の重複を最小にするか又はこの部分 を全く重複させないように適合される請求項２７に記載のフィルタ。 ２９．前記フィルタモジュールの各々の長さは、前記インパルス応答の最初の（ 初期の）部分を処理するように適合されるより短い長さのフィルタモジュール及 び前記インパルス応答の後続（後の）を処理するように適合されるより長い長さ のフィルタモジュールの特性と異なることを特徴とする請求項２８に記載のフ ィルタ。 ３０．前記複数のフィルタモジュールの最短モジュールは時間領域（低いレイテ ンシィ）フィルタであるが、前記フィルタモジュールの付加モジュールはより長 い高速畳み込み（より長いレイテンシィ）フィルタであることを特徴とする請求 項２９に記載のフィルタ。 ３１．前記フィルタモジュール数がフィルタＦ₁、Ｆ₂．．．Ｆ_Nを含むＮである 場合、フィルタモジュールＦ₁は、時間領域技術で実現される非常に低いレイテ ンシィを有するフィルタであり、全ての他のフィルタモジュールＦ_iが高速畳み 込み技術で実現される、かつこれらの高速畳み込みフィルタＦ_iは、各々がその 先行者よりも長いフィルタ長を有しかつそれ故より長いレイテンシィを有するが 、なおｄ_i+1＝ｄ_i＋ｌ_iである特性を保持する一連のフィルタからなり、それに よってＮ個の構成要素フィルタ出力を合計することによって形成される複合フィ ルタＦの出力がそれの中にいかなる“ホール”もないインパルス応答を有するこ とが保証されることを特徴とする請求項２７に記載のフィルタ。 ３２．前記データの比較的長い長さであるが短いレイテンシィのフィルタリング を達成するためにサンプルされたデータをフィルタする方法であって、前記方法 は、複数のサブフィルタを通って並列に前記データを送り、かつフィルタされサ ンプルされたデータを生じるために前記サブフィルタの全てからの出力サンプル を合計することからなり、前記方法において、前記サブフィルタの各々のインパ ルス応答は、前記サンプルされたデータから前記フィルタされサンプルされたデ ータを発生するのに必要とされるフィルタ特性の所望のインパルス応答の選択さ れた部分であり、かつ前記サブフィルタの全てからの出力が、合計されたとき、 あたかも前記所望のインパルス応答を有するフィルタを通ってフィルタされるよ うに挙動するように、各々の前記選択された部分は、前記サブフィルタの各々に 対して選択される。 ３３．実数のストリングを効率的に変換するように適合されるフーリエ変換プロ セッサにおいて、前記プロセッサは下記の方法により作動する。 １．長さＮの入力ベクトルｘ（ｋ）をとる。ここで、ｘ（ｋ）の各要素は実数で ある。 ２．下記の式の適用によりベクトルｘ′（１）、長さＮ／２の複素ベクトルを形 成する。 ０≦１＜Ｎ／２に対して ３．下記のＮ／２の複素結果ベクトルｚ（ｐ）を得るためにｘ′（１）のＮ／２ 点ＤＦＴを計算する。