JP2008017511A - 高精度及び高効率を有するディジタルフィルタ - Google Patents

Abstract

【課題】通常他の方法で受けられたよりも比較的低いレイテンシィを提供するためにディジタルのサンプルされたデータに関する比較的長い畳み込みを実行するための方法及び装置を提供すること
【解決手段】多数のより小さい構成要素フィルタの全体の正味動作がより長いインパルス応答を有する単一のフィルタと同一であり、かつ全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに等しいように、前記構成要素フィルタが並列に作動し、異なる遅延で作動する各構成要素フィルタの出力を加算することによって結合して形成される長いインパルス応答及び低いレイテンシィを有するフィルタ。
【選択図】図７

Description

本発明は、電子信号処理技術、より詳細にであるが排他的ではない比較的高精度及び高効率が望まれ、かつ比較的短いフロースルー遅延（レイテンシィ“(latency)”と称される）が望まれる電子フィルタリング環境に関する。

図１に関して、電子フィルタは、入力する電子信号の特性を修正し、ある決められた態様の修正された出力信号を供給するために使用される。図１の場合では、周波数領域において入力する信号Ｓ１のスペクトル内の周波数が出力信号Ｓ２を生じるためにＦ1〜Ｆ2帯域で減衰される“ノッチ”フィルタが示される。

このようなフィルタは完全なアナログ構成要素で実現されていたが、より最近では、多くの環境において、ディジタル方式でフィルタを実現する選択がある。ディジタルによる実施は、専用ディジタル回路を使用するか、フィルタとして作動されるようにプログラムミングされたコンピュータ（マイクロプロセッサ）によってなされ得る。

フィルタは、実世界の状態を電子的にモデリングする分野に多くのアプリケーションを有する。例えば、フィルタは、部屋又はホールの音響特性のモデルを提供するために使用され得る。フィルタはまた、欠陥によって引き起こされた信号の不完全性を取り除く、すなわち解消するために適当な補正係数を適用するためにシステムの欠陥をモデル化するために使用される。

しはしば、このような処理は、“実時間”で行われることが望ましい。また、実際の／生の環境で発生された信号をフィルタする際遅延がなく、フィルタによって実行されるモデル化／補正化ステップを事実上エンドユーザが気づくほどのいかなる遅延もないことが望ましい。

これを達成するために、フィルタＦによって導入された遅延は、それがそのフィルタリング関数を実行する間、ごくわずかの数量に減少されねばならない。すなわち、信号Ｓ₁が最初にフィルタＦに与えられる時間と、信号Ｓ₁の最初の入力部のフィルタＦによるフィルタリングの結果がフィルタの出力Ｓ₂で使用可能になる時間とは、ほとんど同じにならなければならない。これらの事象間の遅延は、以下、フィルタシステムの“レイテンシィ”と称する。

フィルタＦがディジタル方法で実現される場合、（アナログ／ディジタル変換器を介して）入力信号Ｓ₁をサンプルし、次にフィルタリング関数を実行し、そして次に（ディジタル／アナログ変換器によって）ディジタル信号をアナログ信号に変換する。このサンプリング処理は、所定の間をおいた時間間隔ｔ_iで入力信号のサンプルをとる。各サンプル間の時間は通常同じである。

サンプリング処理そのものは有限な遅延をシステムに導入する。さらに、フィルタは、一般の高速畳み込み技術の一つによって実現される場合、非常に一般的な用語では、フィルタの精度（又は長さ）に比例する導入された遅延がある。

数学的には、フィルタリング演算（すなわち、出力信号Ｓ₂を生じるために入力信号Ｓ₁にフィルタ特性を課するステップ）は、時間領域内での“畳み込み”として公知である。時間領域の畳み込みのステップは、周波数領域の乗算演算になる。すなわち、もし入力信号Ｓ₁は最初にサンプルされるならば、フーリエ変換が周波数領域で行われ、フィルタＦの周波数応答は、信号Ｓ₁のフーリエ変換と乗算されるベクトルである。次に、この信号は、（もし必要ならば、アナログ形式に変換され得る）サンプルされた（畳み込みされた）出力を発生するために逆フーリエ変換される。

図２は、畳み込み器（また有限インパルス応答（ＦＩＲ）フィルタとして公知である）は、（サンプルされたデータの処理に関して演算する畳み込み器のために）測定されるそのインパルス応答｛ａ_k｝を有する。物理的フィルタに対して、ａkは、全てのｋ＜０に対して０である。一般の入力シーケンス｛ｘ_k｝に対して、フィルタの出力｛Ｙ_k｝は下記のように規定される。

このような線形フィルタは、下記のように規定される測定可能なレイテンシィｄを有する。
ａ_d≠０及び
全てのｋ＜ｄに対してａ_k＝０ （２）

言い換えれば、ａ_dは出力シーケンスの最初の非ゼロ値である。レイテンシィｄは、物理的システムでは決して負ではない。同様な方法で、有限インパルス応答フィルタに対して、どれが出力シーケンスで最後の非ゼロ値であるかを決定することができる。これは、インパルス応答の長さを与える。長さｌを呼び出すならば、これは、ａ_d+l-1が出力シーケンスの最後の非ゼロ値であることを意味する（図３を参照）。

ＦＩＲフィルタを実現するための典型的な方式は２つのカテゴリーに分類される。
１．各新しい入力サンプルが到達するとき各出力サンプルを計算する時間領域フィルタ、したがってｄ＝０又はｄ＝１と同様に低いレイテンシィを可能にする。典型的なフィルタ長さ（ｌ）は短い。
２．ブロックの多数の出力サンプルを計算する高速畳み込み器フィルタ。典型的な長さ（ｌ）は長い。最低の達成できるレイテンシィは、通常、フィルタ長さ、ｄ≒ｌ÷Ｋ 又は
Ｋ≒ｌ÷ｄ （３）
に関連される。
ここで、Ｋ＝使用される特定のアルゴリズムの効率の尺度である。図４及び図５に示されるような一般に使用される高速畳み込みアルゴリズムに対するＫの典型的な値は０．５である。

本発明の目的は、所与の長さに対して、他の方法によって通常発生されるよりも比較的高効率を得るようにディジタルサンプルされたデータに関して比較的長い畳み込みを実行するための方法及び装置を提供することにある。

本発明の他の目的は、通常他の方法で受けられたよりも比較的低いレイテンシィを提供するためにディジタルのサンプルされたデータに関する比較的長い畳み込みを実行するための方法及び装置を提供することにある。

この明細書では、フィルタ特性は、重畳の原理が適用されることができるようにおよそ線形としてモデル化されると仮定される。

したがって、本発明の一つの一般的形式では、多数のより小さい構成要素フィルタの全体の正味動作がより長いインパルス応答を有する単一のフィルタと同一であり、かつ全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに等しいように、前記構成要素フィルタが並列に作動し、異なる遅延で作動する各構成要素フィルタの出力を加算することによって結合して形成される長いインパルス応答及び低いレイテンシィを有するフィルタが提供される。

好ましくは、構成要素フィルタは異なる方法で実現される。その際、全体のフィルタが低いレイテンシィ及び長いインパルス応答特性を提供するように、いくつかのフィルタが低いレイテンシィを与え、いくつかがより長いフィルタ長を提供するようにする。

好ましくは、１つまたはいくつかの構成要素フィルタは、（乗算演算及び加算演算によって形成される）時間領域有限インパルスフィルタとして実現され、残りを高速畳み込み方法を使用して実現して、時間領域フィルタが全体のインパルス応答の最低レイテンシィ部分を与え、高速畳み込みフィルタがより長いフィルタ構成要素を与えるようにする。

好ましくは、高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ変換を使用して形成される。

他の好まれる形式では、高速畳み込みフィルタは、本明細書で記載されているような修正された離散的フーリエ変換を使用して形成される。

好ましくは、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現し、その際唯一の変換演算を各グループに対して実行して、各グループの構成要素フィルタがそれぞれの変換演算から変換された出力を共有するようにする。

他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現し、その際唯一の逆変換演算を各グループに対して実行して、各グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合計されるようにする。

さらに他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用した各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現され、その際、唯一の変換演算を各グループに対して実行して、各グループの構成要素フィルタはそれぞれの変換演算から変換された出力を共有するようにし、及び構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現され、その際、唯一の逆変換演算を各グループに対して実行して、各グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合計されるようにする。

本発明の他の一般的形式では、多数のより小さい構成要素フィルタの全体の正味動作がより長いインパルス応答を有する単一のフィルタと同一であり、かつ全体のレイテンシィが前記構成要素フィルタの最短のレイテンシィに等しいように、各構成要素フィルタを並列に動作させ、異なる遅延で作動する各構成要素フィルタを加算することによってそれらの出力を結合して、長いインパルス応答及び低いレイテンシィを有するフィルタを形成する方法が提供される。

好ましくは、構成要素フィルタは、集団フィルタが低いレイテンシィ及び長いインパルス応答特性の両方を提供するように低いレイテンシィを与えるように適合される幾つかのフィルタ及びより長いフィルタ長を提供するように適合される他のフィルタによって異なる方法で実現される。

好ましくは、１つまたはいくつかの構成要素フィルタは、（乗算演算及び加算演算によって形成される）時間領域有限インパルスフィルタとして実現され、残りを高速畳み込み方法を使用して実現して、時間領域フィルタが全体のインパルス応答の最低レイテンシィ部分を与え、高速畳み込みフィルタがより長いフィルタ構成要素を与えるようにする。

好ましくは、高速畳み込みフィルタは、離散的フーリエ変換又は高速フーリエ変換を使用して形成される。

好ましくは、高速畳み込みフィルタは、本明細書で記載されているような修正された離散的フーリエ変換を使用して形成される。

好ましくは、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現し、その際唯一の変換演算を各グループに対して実行して、各グループの構成要素フィルタがそれぞれの変換演算から変換された出力を共有するようにする。

他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現し、その際唯一の逆変換演算が各グループに対して実行して、各グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合計されるようにする。

さらに他の好まれる形式では、構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用した各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現され、その際、唯一の変換演算を各グループに対して実行して、各グループの構成要素フィルタはそれぞれの変換演算から変換された出力を共有するようにし、及び構成要素フィルタの１つ以上のグループは、同一の長さの変換を使用して各グループの構成要素フィルタとともに高速畳み込み技術を使用して実現され、その際、唯一の逆変換演算を各グループに対して実行して、各グループの構成要素フィルタからの出力がそれぞれの逆変換演算に送られる前に合計されるようにする。

本発明のさらに他の一般的形式では、連続的なサンプルａ、ｂ、ｃ、ｄ．．．．の重複されたグルーピングをフィルタするためのディジタルフィルタが提供される。そのフィルタは、長さｍの変換プロセッサと、各々が長さｋのＮ個のフィルタプロセッサと、Ｎ個のフィルタプロセッサから並列に供給された出力を合計する加算器と、長さｍの逆変換プロセッサとを備えている。前記連続的なサンプルａ、ｂ、ｃ、ｄは、長さｍのブロックで供給される。前記ブロックの各々は、前記変換プロセッサを通って、次に前記Ｎ個のフィルタプロセッサのそれぞれを通る。その際、前記Ｎ個のフィルタプロセッサの第１のフィルタプロセッサを通る前の遅延はゼロであり、第２のフィルタプロセッサを通る前にはｋの遅延を有し、以下、第Ｎ番目のフィルタプロセッサを通る前に（Ｎ−１）ｋの遅延を有する。それによって、有効長Ｎｋのフィルタは、長さｋの従来のフィルタのレイテンシィに対応するレイテンシィを達成する。

本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有するフィルタを実現する方法が提供される。その方法は、入力データの漸増する、連続的な、重複する部分を周波数領域に変換して対応する変換されたデータを生じ、その対応する変換されたデータを記憶し、前記変換されたデータの部分を連続的に変換プロセッサを通す。第１のフィルタ関数プロセッサを通って第１の変換された部分を供給し、次に、その第１の変換された部分を第Ｎ−１番目の変換された部分が前記第１のフィルタ関数プロセッサを通して供給されている間に第Ｎ−１番目のフィルタ関数プロセッサを通って供給することを継続して、連続的に移動する入力データのＮ個の連続ブロックが変換され、かつＮ個のフィルタ関数プロセッサを通り、前記Ｎ個のフィルタ関数プロセッサからの出力を加算し、前記出力を逆変換し、必要とするような廃棄操作を実行して、フィルタされた出力データの連続的な部分を前記入力データの漸増する連続的で重複する部分から生じる。

本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有するフィルタを実現する方法が提供される。その方法は、対応する変換されたデータを生じるために入力データの漸増する連続的で重複する部分に数学的変換を適用し、前記変換されたデータの個々のデータ（すなわち２つ以上）に数学的演算を実行し、結果データを生じるために前記数学的演算から生じるデータに（付加により）重畳し、フィルタされた出力データを生じるために前記結果データに逆数学的変換を適用することからなる。

好ましくは、各前記フィルタ関数プロセッサは、そのインパルス応答が変換プロセッサの長さの半分であるフィルタを処理する。

好ましくは、前記変換プロセッサは高速フーリエ変換プロセッサで、前記逆変換プロセッサは逆高速フーリエ変換プロセッサで、前記フィルタ関数プロセッサは、全フィルタのための所望のインパルス応答の選択された部分に対応するインパルス応答を有する変換された入力データの乗算演算によって実行される。

好ましくは、前記方法は最適化され、それによっておよそ等しい処理時間量がフィルタ関数（乗算）演算のようにフーリエ変換に費やされる。

本発明の他の一般的形式では、比較的大きな長さ／レイテンシィ効率Ｋを有するフィルタを実現する方法が提供される。その方法は、対応する変換されたデータを生じるために入力データの漸増する連続的な重複する部分を周波数領域に変換し、前記変換された信号の個々の信号に数学的演算を実行し、前記数学的演算から得られる連続信号に（加算による）重畳し、周波数領域から得られた信号を時間領域に逆変換し、前記信号を出力することからなる。

好ましくは、前記変換プロセッサは高速フーリエ変換プロセッサで、前記逆変換プロセッサは逆高速フーリエ変換プロセッサである。

好ましくは、前記数学的演算は、フーリエ変換された入力信号セグメントと所望の（時間領域）フィルタ特性の周波数応答とのベクトル乗算である。

好ましくは、基礎となる操作は、入力データの連続する重複部分に対する重複及び廃棄操作である。

その代わりに、基礎となる操作は、入力データの連続する重複部分に対する重複及び加算操作である。

特定の好まれる形式では、入力サンプルのいかなる所与の重複ブロックのフーリエ変換も、一度だけ行われ、必要とされるときは再使用される。

好ましくは、フィルタされたデータのいかなる所与の合計されたグルーピングの逆フーリエ変換も一度だけ実行される。

特定の好しい形式では、前記方法は、複合電気フィルタのフィルタモジュールの少なくとも幾つかを実現するために使用される。前記複合電気フィルタは、フィルタするための入ってくる入力信号を受信するように配置される複数のフィルタモジュールを備え、前記フィルタモジュールの各々からの出力は、複合フィルタされた出力信号を生じるように合計され、前記フィルタモジュールの各々は複合フィルタのインパルス応答の選択された部分であるインパルス応答を有するように適合される。

インパルス応答の選択された部分の重複を最少にするか又は全く重複させないようにすることが好ましい。

好ましくは、前記フィルタモジュールの各々の長さは、前記インパルス応答の最初の（又は初期の）部分を処理するように適合されたより短い長さのフィルタモジュール及び前記インパルス応答の次の（又は後の）部分を処理するように適合されたより長い長さのフィルタモジュールの特性と異なる。

好ましくは、前記より長い長さのフィルタモジュールは前記インパルス応答のより長い部分を順にフィルタするように適合される。

特定の好まれる形式では、前記複数のフィルタモジュールの最短モジュールは、時間領域（低いレイテンシィ）フィルタであるが、前記フィルタモジュールの追加モジュールが前述の高速フーリエ変換法又は他の伝統的な高速畳み込み法を使用して実現されるより長い高速畳み込み（より長いレイテンシィ）フィルタである。

フィルタ特性は重畳の原理が適用され得るようにおよそ線形としてモデル化され得るものと仮定される。

本発明のさらに他の一般的形式では、フィルタするための入ってくる入力信号を並列に受信するように配置される複数のフィルタモジュールを備える複合電気フィルタが提供される。前記フィルタモジュールの各々からの出力は、複合フィルタされた出力信号を生じるために合計され、前記フィルタモジュールの各々は複合フィルタのインパルス応答の選択された部分であるインパルス応答を有するように適合される。

インパルス応答の選択された部分の重複を最少にするか又は全く重複させないようにすることが好ましい。

好ましくは、前記フィルタモジュールの各々の長さは、前記インパルス応答の最初の（又は初期の）部分を処理するように適合されたより短い長さのフィルタモジュール及び前記インパルス応答の次の（又は後の）部分を処理するように適合されたより長い長さのフィルタモジュールの特性と異なる。

好ましくは、前記より長い長さのフィルタモジュールは前記インパルス応答のより長い部分を順にフィルタするように適合される。

特定の好まれる形式では、前記複数のフィルタモジュールの最短モジュールは、時間領域（低いレイテンシィ）フィルタであるが、前記フィルタモジュールの追加モジュールは長い高速畳み込み（より長いレイテンシィ）フィルタである。

好ましくは、最短の前記フィルタモジュールのみが時間領域フィルタである。

他の特定の好まれる形式では、前記フィルタモジュール数は、フィルタＦ₁、Ｆ₂．．．Ｆ_Nを含むＮである場合、フィルタモジュールＦ₁は、時間領域技術で実現されるが、全ての他のフィルタモジュールＦ_iが高速畳み込み技術で実現され、かつこれらの高速畳み込みフィルタＦ_iは、各々がその先行者よりも長いフィルタ長を有し、かつそれ故により長いレイテンシィを有するがなおｄ_i+1＝ｄ_i＋ｌ_iである特性を保持する一連のフィルタからなり、それによってＮ個の構成要素フィルタ出力を一緒に合計することによって形成される複合フィルタＦの出力がそれの中にいかなる“ホール”もないインパルス応答を有することが保証される。

本発明の他の一般的形式では、データの比較的長い長さであるが短いレイテンシィのフィルタリングを達成するためにサンプルデータをフィルタリングする方法が提供される。その方法は、複数のサブフィルタを通って並列に前記データを送り、フィルタされたサンプルデータを生じるために前記サブフィルタの全てからの出力サンプルを合計し、前記サブフィルタの各々のインパルス応答は、前記サンプルデータから前記フィルタされたサンプルデータを生じるのに必要とされるフィルタ特性の所望のインパルス応答の選択された部分であり、各々の前記選択された部分は、合計されるとき、前記サブフィルタの全てからの出力が前記所望のインパルス応答を有するフィルタによってあたかもフィルタされるように挙動するように前記サブフィルタの各々のために選択される。

本発明の特定の実現では、実数のストリングを効率的に変換するように適合されるフーリエ変換プロセッサを組み込む方法及びフィルタが提供される。前記プロセッサは下記の方法により作動する。

１．長さＮの入力ベクトルｘ（ｋ）をとる。ここで、ｘ（ｋ）の各要素は実数である。
２．下記の式の適用によりベクトルｘ′（ｌ）、長さＮ／２の複素ベクトルを形成する。
０≦ｌ＜Ｎ／２に対して

３．下記のＮ／２の複素結果ベクトルｚ（ｐ）を与えるためにｘ′（ｌ）のＮ／２点ＤＦＴを計算する。

いま、本発明の実施形態は添付図面に関して説明される。
１．高効率フィルタ
図４は、典型的な高速畳み込みアルゴリズムの時間フローを示す。これは、高速フーリエ変換（ＦＦＴ）を使用して実現された重複−廃棄アルゴリズムである。時間セグメントａ及びｂの間に到達する２Ｍワードの入力データは、正ＦＦＴ、ベクトル乗算及び逆ＦＦＴによって時間セグメントｃの間に完全に処理される。得られるＭワードの出力データはバッファされ、時間セグメントｄの間に出力される。ＦＦＴ及び逆ＦＦＴ（ＩＦＦＴ）は、時間領域と周波数領域間のデータを変換するために使用されるだけである。実際のフィルタ動作は、全計算時間の何分の１だけを実際かかるベクトル乗算演算で実行される。それで、図４のフィルタの関連パラメータは、
長さ＝Ｍ、
レイテンシィ＝２Ｍ、
及び、したがって、Ｋ＝０．５である。

図６、７及び８に関して、本発明の少なくとも一つの実施形態による方法及び装置の背後の基本的原理が得られる。

図６は、構成要素フィルタＦ₁、Ｆ₂．．．Ｆ_nの各々のフィルタ特性が全フィルタアセンブリのための所望のフィルタ特性の別々の個別の構成要素の部分である長さＭＬのフィルタを示す。加算後の出力Ｙ_kが、フィルタＦ₁、Ｆ₂ ．．．のそれぞれのフィルタ特性から導かれるフィルタ特性を持つ一つのフィルタを入力サンプルＸ_k が通過したのと同じになるように、それぞれのフィルタに遅延Ｌ、２Ｌ．．．（Ｍ−１）が示されるように与えられている。遅延Ｌ、２Ｌ．．．（Ｍ−１）Ｌは、入力サンプルｘ_kがフィルタＦ₁、Ｆ₂．．．のフィルタ特性部分が導かれるフィルタ特性を有するフィルタを通ることによって達成される出力に等しい出力Ｙ_kを付加に続いて再形成するために示されるように課される。

図７は、図５の高速フーリエ変換アルゴリズムを使用して図６のフィルタＦ₁、Ｆ₂．．．を実現することによって得られる。

図８では図７のフィルタを再構成して、唯一つの高速フーリエ変換モジュール１１及び一つの逆高速フーリエ変換モジュール１２の使用を可能にする。この高速フーリエ変換モジュールが、図８に示されるようにフィルタのフィルタ１、フィルタ２、フィルタ３．．．の各々の長さの２倍に等しい入力ｘ_kからのサンプルのブロックを処理するように適合されることは暗黙で示されている。

前述のように、各連続的なフィルタＦ₁、Ｆ₂．．．のフィルタ特性（インパルス応答）は、全フィルタモジュールの所望されたインパルス応答から選ばれ、かつその応答から連続的な対応する部分に対応する。

各高速フーリエ変換されたデータのブロックが次のフィルタを通って送られる前の時間遅延Ｌは、高速フーリエ変換モジュールによって最初に処理されるサンプル長の半分に等しい。

図９は、図４と同様の形式で図６、７及び８で得られる改良された長さ／レイテンシィ効率方法を使用した出力データの１ブロックの計算を示す。図９によって使用されるような図８の方法は下記に要約される。

時間セグメントｈ中、時間セグメントｆ及びｇの間に到達した入力データは高速フーリエ変換され、かつ周波数領域入力データの得られたブロックは将来の使用のために記憶される。次に、逆高速フーリエ変換され、かつ時間セグメントｉ中、出力として与えられる周波数出力データの次のブロックを計算する。高速畳み込みを計算する古い方法は、周波数領域入力データの最新ブロックを単に受け取り、新しい周波数領域出力データを与えるためにそれと所望されるフィルタ応答を表すベクトルとを乗算していた。改良された長さ／レイテンシィ効率方法は、図９に示されるような新しい周波数領域出力データブロックを計算するために多数の前の周波数領域入力データブロックを使用する。この例では、フィルタデータのブロックは、フィルタＡ、フィルタＢ、．．．フィルタＦと呼ばれる。この例では、実現されるフィルタは、図４で実現されるフィルタの６倍の長さであるがより大きなレイテンシィを有しない。図４と比較すると、図９のフィルタの関連するパラメータは、
長さ＝６Ｍ、
レイテンシィ＝２Ｍ、
及び、したがって、Ｋ＝３である。

図３は、図９の実施形態の実現の背後の論理を要約する。
特に、図８の漸増する遅延Ｌ、２Ｌ、３Ｌ、．．．（Ｍ−１）Ｌは、連続的なａ、ｂ、ｃ、ｄの遅延され、重複されたグルーピングを取り込むことによって図９で達成されることは注目される。

前述のフィルタ配置は、図１０で示されるような低いレイテンシィＦＩＲフィルタで使用され得ることが有利である。

図１０は、Ｎ個のフィルタを一緒に加えることによってＦＩＲを実現するアーキテクチャを示す。もし各フィルタが、フィルタＦ_i、レイテンシィｄ_i、長さｌ_iと特徴付けられるならば、一般にＮ個のフィルタは、そのレイテンシィは上昇順に順序付けられ、さらにｄ_i+1＝ｄ_i＋ｌ_iであるように選ばれる。これは、フィルタＦ_i+1のインパルス応答の最初の非ゼロ値が、フィルタＦ_iのインパルス応答の最後の非ゼロ値の次に直ぐ現れることを意味する。したがって、このフィルタの加算の結果が、Ｎ個の構成要素フィルタのインパルス応答の和であるそのインパルス応答を有する単一のより長いフィルタを生じる。

このフィルタの重要な特性は、構成要素フィルタ効率のどれよりも高い長さ／レイテンシィ効率Ｋである。

すなわち、図１０のフィルタは、幾つかのフィルタを一緒に加え、構成要素フィルタの長さの和と同じ長さで、そのレイテンシィが最低レイテンシィの構成要素フィルタのレイテンシィと同じ短かさの新しいフィルタを形成する技術を使用する。

図１１は、３つのフィルタモジュールＦ１、Ｆ２、Ｆ３がある図１０の低レイテンシィフィルタ１０の実現を示す。第１のモジュールＦ１は、低レイテンシィ（ｄ＝０）時間領域であるが、フィルタＦ２及びＦ３は、図８及び図９に関して説明された実施形態により実現される。

２．低レイテンシィＦＩＲフィルタ
前述のように、図１０は、Ｎ個のフィルタを一緒に加えることによってＦＩＲフィルタを実現するためのアーキテクチャを示す。もし各フィルタが、フィルタＦ_i、レイテンシィｄ_i、長さｌ_iと特徴付けられるならば、一般にＮ個のフィルタは、そのレイテンシィは上昇順に順序付けられ、さらにｄ_i+1＝ｄ_i＋ｌ_iであるように選ばれる。これは、フィルタＦ_i+1のインパルス応答の最初の非ゼロ値が、フィルタＦ_iのインパルス応答の最後の非ゼロ値の次に直ぐ現れることを意味する。したがって、このフィルタの加算の結果が、Ｎ個の構成要素フィルタのインパルス応答の和である、そのインパルス応答を有する単一のより長いフィルタを生じる。

このフィルタの重要な特性は、構成要素フィルタ効率のどれよりも高い長さ／レイテンシィ効率Ｋである。

すなわち、図１０及び図１２のフィルタは、幾つかのフィルタを一緒にして、構成要素フィルタの長さの和と同じ長さで、そのレイテンシィは最低レイテンシィの構成要素フィルタのレイテンシィと同じ短かさの新しいフィルタを形成する技術を使用する。

特に、図１２の複合フィルタアセンブリは、レイテンシィを最小にすると同時にフィルタの長さを最大にするために第１の時間領域（低レイテンシィ）フィルタと追加の高速畳み込み（より長いレイテンシィ）フィルタとを結合する技術を使用する。この技術はＮ個のフィルタＦ₁、Ｆ₂...Ｆ_Nを加えることによって実現される。ここでＦ₁が時間領域技術で実現される非常に低いレイテンシィを有するフィルタであり、他のフィルタＦ_iは各々高速畳み込み技術で実現される。より詳細には、アセンブリは、Ｎ−１個の高速畳み込みフィルタＦｉは、各々はその先行者よりも長いフィルタ長を有し、それ故に各々はより長いレイテンシィを有するが、ｄ_i+1＝ｄ_i＋ｌ_iである特性をなお保持する一連のフィルタからなる技術を採用している。これは、Ｎ個の構成要素フィルタを加えることによって形成されるフィルタＦがいかなる“ホール”もなしにインパルス応答を有することを保証する。

特に図１２を参照すると、複合フィルタＦは、５つのフィルタ部分Ｆ１、Ｆ２、Ｆ３、Ｆ４及びＦ５を含む。複合フィルタＦのインパルス応答ａ_kは図１２の上部に示され、かつ全サンプル長１０２４のサンプルを有する。

フィルタＦ１は、インパルス応答ａ_kの最初の６４サンプルを含むインパルス応答を有する。すなわち、このフィルタは６４サンプル長を有する。実現されるようなフィルタは、（集積回路のＤＳＰ５６０００シリーズに関してモトローラドキュメントＡＰＲ７／Ｄで参照されるような）低レイテンシィフィルタを有する。このフィルタは０の有効レイテンシィを有する。

続くフィルタＦ２、Ｆ３、Ｆ４、Ｆ５は、高速畳み込みディジタル技術を使用して実現される。図１５は、入力するサンプルされたデータの高速フーリエ変換の受け入れ、変換されたデータサンプルとフィルタのインパルス応答とを乗算し、逆高速フーリエ変換の使用によって高速フーリエ変換されたデータサンプルを時間領域に変換し、次にデータを出力することからなる技術のための基本アルゴリズムを示す。重複／廃棄方法が使用される。それによって出力データの一部だけが使用される。

追加のフィルタＦ２、Ｆ３、Ｆ４、Ｆ５の長さ及びレイテンシィは、図１３に図表で示されている規則により選択される。それによって、各フィルタ部分は、直ぐ前のフィルタ部分の長さ及びレイテンシィの和に等しいレイテンシィを有する。

この場合、最終結果は、全長１０２４のサンプル及び０のレイテンシィを有するフィルタである。

図１４は、フィルタアルゴリズムが周波数領域に適用された後に遅延が導入される図９のフィルタの変化を示す。

３．最適化された実数ストリング処理
図１６を参照すれば、周波数分析の共通の方法は、高速フーリエ変換アルゴリズム（以下、ＦＥＴと呼ばれる）を使用して電子装置で効率的に実現され得る離散的フーリエ変換（以下、ＤＦＴと呼ばれる）によってである。

その入力データ及び出力データは両方とも（実数及び虚数成分を有する）複素数であるとき、ＤＦＴは効率的に作動するように公式化される。ＤＦＴへのデータ入力が実数のとき、演算からの出力データは、この出力データへ導く処理の幾つかは不必要であることを指示するある冗長度を含む。

この実施形態では、説明されることは、ＤＦＴと同じアプリケーションの多くを有するが実数演算のためにＤＦＴの効率の悪さがないディジタル環境で実数演算するための新しい変換である。この文書のために、ここで説明されているアルゴリズムは修正された離散的フーリエ変換（ＭＤＦＴ）である。

このＤＦＴは下記の式により計算される。

もし入力データｘ（ｋ）が実数であるならば（すなわち、それは虚数成分を有しない）、出力データＸ（ｎ）は下記の特性を有する。

ここで、* 演算子は複素共役を示すために使用される。これは、Ｘ（０）の虚数部、Ｘ（Ｎ／２）の虚数部及び全て｛Ｘ（ｎ）：Ｎ／２＜ｎ＜Ｎ｝は冗長であることを意味する。したがって、ＤＦＴ出力から必要な情報だけを抽出する処理は平凡でない。

代わりの変換は下記に示される。

これは、出力ベクトルＹ（ｎ）がＤＦＴに対する異なる周波数での信号の周波数成分を表すことを除いて標準ＤＦＴと同様である。データの冗長部分がＸ（ｎ）からＹ（ｎ）からよりはっきりと抽出されることを除いて、出力ベクトルＹ（ｎ）は、（丁度ＤＦＴ出力Ｘ（ｎ）が有するように）冗長度を有する。ｘ（ｋ）が実数であるとき、生じるＹ（ｎ）の冗長度は下記のように表され得る。
Ｙ（ｎ）＝［Ｙ（Ｎ−２）］” （４）

これは、このベクトルＹ（ｎ）の２番目の半分は単に最初の半分の複素共役であるので、ｘ（ｎ）が実数であるとき、出力ベクトルの最初の半分だけが情報の全てを含むことが必要とされることを意味する。

上記の式の他の考察は、ベクトルの奇数要素の全てが単に偶数要素の複素共役であることである。すなわち、
Ｙ（１）＝［Ｙ（Ｎ−２）］”
Ｙ（３）＝［Ｙ（Ｎ−４）］”
… （５）
Ｙ（Ｎ−３）＝［Ｙ（２）］”
Ｙ（Ｎ−１）＝［Ｙ（０）］”

これは、実信号ｘ（ｋ）の修正されたＤＦＴから必要とされる情報の全てを得るためにＹ（ｎ）の偶数要素を計算する必要だけがあることを意味する。Ｙ（ｎ）からの偶数要素を含むアレイを下記のようにアレイＺ（ｐ）と名付ける。
０≦ｐ＜Ｎ／２に対して、Ｚ（ｐ）＝Ｙ（２ｐ） （６）

Ｙ（ｎ）に対する上記の式に基づいて、下記の式を得る。

ある操作の後に次のようになる。

Ｎ長の実ベクトルからＮ／２長の複素ベクトルを形成するならば、

０≦ｌ＜Ｎ／２に対して、

下記のようになることが分かる。

これは、長さＮ／２のＤＦＴを使用することによってベクトルＺ（ｐ）が計算されたことを意味する。
Ｚ（ｐ）＝ＭＤＦＴ［ｘ（ｋ）］（ここで、ＭＤＦＴは修正された離散的フーリエ変換演算子を示す。）
Ｚ（ｐ）の計算の後に続く手順は下記のようになる。
１．長さＮの入力ベクトルｘ（ｋ）を調べる。ここで、ｘ（ｋ）の各要素は実数である。
２．ベクトルｘ′（ｌ）、すなわち長さＮ／２の複素ベクトルを上記の式（９）の方法によって形成する。
３．Ｎ／２の複素結果ベクトルＺ（ｐ）を与えるためにＮ／２点ＤＦＴを計算する。

このＭＤＦＴは、ＤＦＴに対する同様な適用にそれを有用にする多くの特性を有する。第１に、それは、ＤＦＴと同様な方法で線形畳み込みを実行するために使用され得る。第２に、正変換と非常に類似している逆変換を有する。すなわち、

ここで、ＩＤＦＴは、Ｎ／２点逆離散的フーリエ変換を示す。

このアルゴリズムは、Ｎ個の実数セットを供給され、かつ入力データのＭＤＦＴを表すＮ／２の複素出力数を発生する電子装置で実現され得る。この装置は、前述のように算術演算の各々を実行するためにディジタル演算素子を使用する。

本発明の他の実施形態は、一対の装置である。この一対の装置の第１は、前述のパラグラフで説明したようにＭＤＦＴを計算し、その第２は、前述した演算手順を使用して逆ＭＤＦＴを計算する。入力データの連続的なストリームからの重複されたデータのブロックをＭＤＦＴコンピュータを通して送り、次に、Ｚ（ｐ）の係数と適当なフィルタ係数を乗算し、次に、その結果のデータを逆ＭＤＦＴコンピュータを通して送り、出力データのセグメントを適当に再結合することによって、修正された高速畳み込みプロセッサが形成され得る。

上記には、特に多数のアプリケーションにそれをより有用にするが前述の実時間フィルタアプリケーションに限定されないＤＦＴに対する修正を説明した。ＤＦＴに対するこれらの拡張の全てはまた、ＦＦＴアルゴリズム及びＤＦＴの他の高速インプリメンテーションに適用され得る。

例１
図１７は、直ぐ前に説明された修正された離散的フーリエ変換（ＭＤＦＴ）がデータストリームを周波数領域へ変換する目的のために適用され、対応する逆修正された離散的フーリエ変換（ＩＭＤＦＴ）がフィルタアルゴリズムの適用の後で、かつ周波数領域からの変換のために廃棄する前に適用される図１１の合計されたフィルタの実現を示す。

図１７のフィルタＦ２では、ＭＤＦＴは６４の実ワードの入力を取り入れ、かつ３２の複合ワードの出力を生じる。ＩＭＤＦＴは３２の複合ワードの入力を取り入れ、かつ６４の実ワードの出力を生じる。

図１７のフィルタＦ３では、ＭＤＦＴは２５６の実ワードの入力を取り入れ、かつ１２８の複合ワードの出力を生じる。ＩＭＤＦＴは１２８の複合ワードの入力を取り入れ、かつ２５６の実ワードの出力を生じる。

図１７のフィルタは、アルゴリズムを実現するために（ＲＯＭから又はホストコンピュータからブート可能な）ソフトウェアを組み込むモトローラＤＳＰ ５６００１プロセッサを使用して実現される。遅延素子は、３つのＭＣＭ ６２０６メモリチップを備えている外部メモリチップのバンクを使用して実現される。

アナログ領域とディジタル領域間のデータ入出力は、ＡＤＣ及びＤＡＣチップ、ＤＳＰ ５６００１の同期直列ポートを介して通信する水晶ＣＳ ４２１６によって達成される。

本発明の実施形態は、ソフトウェア、ハードウェア又は音響システム特性のオーディオフィルタリング又は電子モデリングのようなアプリケーションための両方の組み合わせで実現されるディジタルフィルタに適用される。この方法は、信号処理の分野に広く適用可能であり、かつ例えば、下記のものに役立つように使用され得る。適応フィルタリング、オーディオ残響処理、適応エコー消去、空間処理、仮想現実感オーディオ、相関レーダ、レーダパルス圧縮、コンピュータ解析、地震分析、遠隔通信、パターン認識、ロボテイックス、３Ｄ音響モデリング、（オラリイゼイーション、自動反響マッチングを含む）オーディオポストプロダクション、音声等化、圧縮、ソナー、超音波、安全通信システム、ディジタルオーディオ放送、音響分析、監視、雑音消去、エコー消去。
上記には、本発明の幾つかの実施形態のみを説明し、かつ当業者に明かな修正は、本発明の範囲及び精神を逸脱しないでなされ得る。

周波数領域のフィルタ動作の一般化されたブロック図であり、 畳み込みフィルタのために使用される基本的用語を規定し、 図２のフィルタのレイテンシィ及び長さを規定し、 高速フーリエ変換方法によるサンプルされたデータを処理する従来の方法を図表のフローチャート形式で示し、 図４の方法をさらに示し、 図４の方法と比較すると比較的高効率係数Ｋが達成される、本発明の一般化された第１の実施形態によるフィルタリングの方法を示し、 図４の方法と比較すると比較的高効率係数Ｋが達成される、本発明の一般化された第１の実施形態によるフィルタリングの方法を示し、 図４の方法と比較すると比較的高効率係数Ｋが達成される、本発明の一般化された第１の実施形態によるフィルタリングの方法を示し、 サブフィルタ数は６である図８の方法を実現する本発明の実施形態の図、 その一部が図８のフィルタによって実現され得ることが有利である合計されたフィルタをブロック図形式で示し、 その多くが図８の方法を実現するサブフィルタを組み込む図１０の合計されたフィルタのブロック図であり、 ５つのフィルタ部分を使用した図１０のフィルタ配置例による入力信号の処理方法を示し、 図１２のフィルタのフィルタ特性の選択方法を示し、 図８の合計されたフィルタの他の実施のブロック図であり、 図１２のフィルタＦ2〜Ｆ5に適している（従来の）高速畳み込みアルゴリズム実現の典型的なフローを示し、 実数ストリングを処理するように最適化されるフーリエ変換アルゴリズムの説明のための基礎を形成するＤＦＴエンジンを示し、 図１０の合計されたフィルタが修正された離散的フーリエ変換を使用して実現される本発明の他の実施形態のブロック図である。

Claims (11)

1. ディジタルフィルタであって、
   レイテンシと長さとが異なる複数の構成要素フィルタと、
   それぞれの前記構成要素フィルタが、前記ディジタルフィルタの入力に接続される入力を含み、
   前記複数の構成要素フィルタのインパルス応答の合計として、前記ディジタルフィルタのためのインパルス応答を得るように、前記デジタルフィルタの出力を形成するために、それらの構成要素フィルタの出力を加算する加算手段に接続される出力をそれぞれの前記構成要素フィルタが含み、
   前記ディジタルフィルタが、前記複数の構成要素フィルタのレイテンシの最も短いレイテンシと等しいレイテンシを有し、前記ディジタルフィルタが、前記複数の構成要素フィルタの合計の長さに等しい前記長さを有することを特徴とするディジタルフィルタ。
2. 前記複数の構成要素フィルタの一つがレイテンシの最も短いものに等しいレイテンシを有し、前記複数の構成要素フィルタの一つまたはいくつかが長さの最も長い長さに等しい長さを有している請求項１記載のデジタルフィルタ。
3. 前記構成要素フィルタのいくつかが、レイテンシの合計に等しいレイテンシを有し、かつ前記複数の構成要素フィルタ中の他の構成要素のフィルタの長さを有する請求項２記載のフィルタ。
4. 前記構成要素フィルタの一つまたはいくつかが、高速コンボリューションフィルタの入力に接続された入力を有する変換要素、前記変換要素の出力に接続された入力を有するフィルタ要素、及び前記フィルタ要素の出力に接続された入力と前記高速コンボリューションフィルタの出力に接続された出力とを有する逆変換要素を備える高速コンボリューションフィルタによって実現される請求項３記載のデジタルフィルタ。
5. レイテンシの最も短いものに等しいレイテンシを有する前記構成要素フィルタが、前記高速コンボリューションフィルタの１つによって実現され、長さの最も長いものに等しい長さを有する１つまたはいくつかの前記構成要素フィルタが、前記高速コンボリューションフィルタの１つによって実現される請求項４記載のデジタルフィルタ。
6. 前記複数の構成要素フィルタの少なくとも一つが、前記フィルタ要素が並列に配置された複数のサブフィルタを備える高速コンボリューションフィルタによって実現されており、
   前記サブフィルタのそれぞれが、前記変換要素からの変換された信号出力を受信するために前記変換要素の出力に接続された入力を有し、
   前記サブフィルタのそれぞれが、加算要素の入力に接続された出力を有し、
   前記加算要素が前記逆変換要素の入力に接続された出力を有する請求項４記載のデジタルフィルタ。
7. 前記サブフィルタのそれぞれが、
   当該サブフィルタの入力に接続された入力を有する遅延ユニットと、
   前記遅延ユニットの出力に接続された入力を有し、かつ前記加算要素に接続された出力を有する乗算ユニットと
   を備え、前記乗算ユニットが前記変換された信号に前記サブフィルタの周波数応答を掛ける請求項６記載のディジタルフィルタ。
8. 前記遅延ユニットが事前に決められた遅延期間の整数倍だけ前記変換された信号を遅延させる請求項７記載のデジタルフィルタ。
9. 前記サブフィルタのそれぞれが、
   カスケード接続される複数の遅延ユニットを有し、その遅延ユニットの最初のものが当該サブフィルタの入力に接続される入力を有し、
   前記乗算ユニットそれぞれが、前記カスケード接続された遅延ユニットの一つの出力に接続された入力を有し、かつ前記加算要素に接続された出力を有する請求項６記載のディジタルフィルタ。
10. 前記フィルタ要素が並列に配置された複数のサブフィルタを備える高速コンボリューションフィルタを２以上含むディジタルフィルタ。
11. 前記変換要素が、離散フーリエ変換又は高速フーリエ変換のいずれかで実行する請求項４記載のデジタルフィルタ。

Images